JP4905621B2

JP4905621B2 - 半導体装置及びその製造方法並びに電子機器

Info

Publication number: JP4905621B2
Application number: JP2004001276A
Authority: JP
Inventors: 秀樹湯澤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-01-06
Filing date: 2004-01-06
Publication date: 2012-03-28
Anticipated expiration: 2024-01-06
Also published as: JP2005197412A

Description

本発明は、半導体装置及びその製造方法並びに電子機器に関する。

半導体チップの電極と配線パターンとを電気的に接続する際に、超音波振動を印加することが知られている。超音波振動を印加することによって、電極と配線パターンとを安定して接続させることができれば、信頼性の高い半導体装置を製造することができる。

本発明の目的は、信頼性の高い半導体装置及びその製造方法並びに電子機器を提供することにある。
特開平６−１０４２６４号公報

（１）本発明に係る半導体装置の製造方法は、複数の第１の部分と、それぞれの前記第１の部分に延設された第２の部分と、前記第２の部分から引き出された第３の部分とを含む配線パターンが設けられた配線基板に、複数の電極を有する半導体チップを搭載して、それぞれの前記電極の先端面をいずれか１つの前記第１の部分に接触させて超音波振動を印加して、前記電極と前記配線パターンとを電気的に接続することを含み、
前記電極は、前記半導体チップの４辺のうち少なくとも隣り合う２辺に沿って配列されてなり、
前記配線パターンの前記第２の部分は、それぞれの前記第１の部分から、複数の平行な仮想直線のいずれかに沿って延びてなり、
前記超音波振動を、前記仮想直線に沿った方向のみに印加する。本発明によれば、第１の部分から第２の部分が延びる方向と超音波振動の方向とが一致する。そのため、電極と配線パターンとを安定して電気的に接続させることができる。
（２）この半導体装置の製造方法において、
前記第１の部分は、いずれかの前記仮想直線に沿って拡がった外形をなしてもよい。
（３）この半導体装置の製造方法において、
前記半導体チップの外形は長方形をなし、
前記半導体チップを、前記長方形の長辺が前記仮想直線と直交するように搭載してもよい。
（４）この半導体装置の製造方法において、
前記電極の前記先端面は、複数の平行な第２の仮想直線のいずれかに沿って拡がった外形をなし、
前記仮想直線と前記第２の仮想直線とが平行になるように、前記半導体チップを搭載してもよい。
（５）本発明に係る半導体装置は、上記方法によって製造されてなる。
（６）本発明に係る半導体装置は、複数の第１の部分と、それぞれの前記第１の部分に延設された第２の部分と、前記第２の部分から引き出された第３の部分とを含む配線パターンが設けられた配線基板と、
複数の電極を有し、それぞれの前記電極がいずれか１つの前記第１の部分と対向するように前記配線基板に搭載された半導体チップと、
を含み、
前記電極は、前記半導体チップの４辺のうち少なくとも隣り合う２辺に沿って配列されてなり、
前記配線パターンの前記第２の部分は、それぞれの前記第１の部分から、複数の平行な仮想直線のいずれかに沿った方向に延びている。本発明によれば、電気的な信頼性の高い半導体装置を提供することができる。
（７）この半導体装置において、
前記第１の部分は、いずれかの前記仮想直線に沿って拡がった外形をなしてもよい。
（８）この半導体装置において、
前記半導体チップの外形は長方形をなし、
前記半導体チップは、前記外形の長辺が前記仮想直線と直交するように搭載されていてもよい。
（９）本発明に係る電子機器は、上記半導体装置を有する。

以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。図１〜図６は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。

本実施の形態に係る半導体装置の製造方法は、図１に示す、配線基板１０を用意することを含んでいてもよい。なお、図１は、配線基板１０の一部拡大図である。配線基板１０の材料は特に限定されるものではなく、有機系（例えばエポキシ基板）、無機系（例えばセラミック基板、ガラス基板）、又は、それらの複合構造（例えばガラスエポキシ基板）からなるものであってもよい。配線基板１０は、リジッド基板であってもよい。あるいは、配線基板１０は、ポリエステル基板やポリイミド基板などのフレキシブル基板であってもよい。配線基板１０は、COF（Chip On Film）用の基板であってもよい。また、配線基板１０は、単一の層からなる単層基板であってもよく、積層された複数の層を有する積層基板であってもよい。そして、配線基板１０の形状や厚みについても、特に限定されるものではない。なお、図１に示すように、配線基板１０は、半導体チップ３０を搭載するための領域１１を有していてもよい。

配線基板１０には配線パターン２０が設けられてなる。配線パターン２０は、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれかを積層して、あるいはいずれかの一層で形成されていてもよい。配線基板１０として積層基板を用意した場合、配線パターン２０は、各層間に設けられていてもよい。配線パターン２０の形成方法は特に限定されない。例えば、スパッタリング等によって配線パターン２０を形成してもよいし、無電解メッキで配線パターン２０を形成するアディティブ法を適用してもよい。また、配線パターン２０は、ハンダ、スズ、金、ニッケル等でメッキされていてもよい。

配線パターン２０は、図１及び図２に示すように、複数の第１の部分２２と、第１の部分２２に延設された第２の部分２４と、第２の部分２４から引き出された第３の部分２６とを含む。なお、図２は、配線パターン２０の一部拡大図である。第１、第２及び第３の部分２２，２４，２６をあわせてリード２８と称してもよい（図１参照）。このとき、配線パターン２０は、複数のリードを有するといえる。第１の部分２２は、半導体チップ３０の電極３２と対向して電気的に接続される部分である（図４参照）。なお、本実施の形態では、電極３２は、半導体チップ３０の４辺のうち少なくとも２辺に沿って配列されてなる（図３参照）。そして、配線パターン２０の第１の部分２２は、電極３２と対向する。このことから、配線パターン２０の第１の部分２２は、配線基板１０の半導体チップ３０を搭載するための領域１１の外形の４辺のうち少なくとも２辺に沿って配列されていてもよい。このとき、図１に示すように、第１の部分２２は、領域１１の外形の４辺に沿って配列されていてもよい。そして、図１に示すように、第２の部分２４は、第１の部分２２から、複数の平行な仮想直線１００のいずれかに沿って延びてなる。このとき、図１に示すように、第１の部分２２は、仮想直線１００に沿って拡がった外形をなしていてもよい。

本実施の形態に係る半導体装置の製造方法は、図３に示す、半導体チップ３０を用意することを含んでもよい。半導体チップ３０の外形は特に限定されず、矩形をなしていてもよい。半導体チップ３０の外形は、例えば、図３に示すように、長方形をなしていてもよい。半導体チップ３０には集積回路３１が形成されていてもよい（図５参照）。集積回路３１の内容は特に限定されず、トランジスタやメモリ素子等によって構成されていてもよい。

半導体チップ３０は、図３に示すように、複数の電極３２を有する。電極３２は、半導体チップ３０の４辺のうち少なくとも隣り合う２辺に沿って配置されている。電極３２は、図３に示すように、半導体チップ３０の４辺に沿って配置されていてもよい。電極３２の先端面３３は、図３に示すように、複数の平行な第２の仮想直線２００のいずれかに沿って拡がった外形をなしていてもよい。図３に示すように、半導体チップ３０の外形が長方形をなす場合、第２の仮想直線２００は、半導体チップ３０の外形の長辺に直行する方向に延びていてもよい。電極３２は、半導体チップ３０の内部と電気的に接続されていてもよい。このとき、すべての電極３２が、半導体チップ３０の内部と電気的に接続されていてもよい。あるいは、半導体チップ３０の内部と電気的に接続されていない電極を含めて、電極３２と称してもよい。電極３２は、集積回路３１と電気的に接続されていてもよい。あるいは、集積回路３１と電気的に接続されていない電極を含めて、電極３２と称してもよい。電極３２は、パッドと該パッドに設けられたバンプとを有してもよい（図示せず）。

本実施の形態に係る半導体装置の製造方法は、配線基板１０に半導体チップ３０を搭載して、電極３２の先端面３３を配線パターン２０の第１の部分２２に接触させて超音波振動を印加して、電極３２と配線パターン２０とを電気的に接続することを含む。本実施の形態に係る半導体装置の製造方法では、超音波振動を、仮想直線１００に沿った方向のみに印加する。例えば、ボンディングヘッド４２（図５参照）によって半導体チップ３０を保持して、配線基板１０と半導体チップ３０との位置合わせを行い、図４に示すように、電極３２と第１の部分２２とを対向させる。なお、図４は、電極３２と第１の部分２２とが対向した状態を説明するための図である。そして、図５に示すように、電極３２の先端面３３と第１の部分２２とを接触させる。そして、超音波振動装置４４を利用してボンディングヘッド４２を振動させて、半導体チップ３０に超音波振動を印加してもよい。このとき、ボンディングヘッド４２が仮想直線１００に沿った方向（図５に示す例では矢印３００の方向）のみに振動するように、超音波振動装置４４を制御してもよい。先に説明したように、配線パターン２０は、電極３２と対向する第１の部分２２と、第１の部分２２に延設された第２の部分２４とを含む。そして、第２の部分２４は、第１の部分２２から仮想直線１００に沿って延びてなる。そのため、仮想直線１００に沿った方向のみに超音波振動を印加すれば、振動方向と第２の部分２４が延びる方向とが一致する。そのため、電極３２と第１の部分２２とを安定して接続させることができる。また、この方法によれば、すべての電極３２と配線パターン２０とを一括して接続することができる。すなわち、この半導体装置の製造方法によれば、信頼性の高い半導体装置を効率よく製造することができる。なお、半導体チップ３０を配線基板１０に向かって押圧しながら、超音波振動を印加してもよい。図５に示すように、押圧部４６によってボンディングヘッド４２を押圧することで、半導体チップ３０を押圧してもよい。これにより、さらに信頼性の高い半導体装置を製造することができる。本工程はこれに限られるものではなく、例えば、支持台４８を振動させてもよい。これによっても、先に説明した方法と同様の効果が得られるため、信頼性の高い半導体装置を効率よく製造することができる。なお、電極３２の先端面３３が第２の仮想直線２００に沿って拡がった外形をなす場合、図４に示すように、配線基板１０と半導体チップ３０との位置合わせを、第２の仮想直線２００が仮想直線１００と平行になるように行ってもよい。これによれば、電極３２の先端面３３と第１の部分２２との接触面積が広くなるため、さらに信頼性の高い半導体装置を製造することができる。また、図３に示すように、半導体チップ３０の外形が長方形をなす場合、該長方形の長辺が仮想直線１００と直交するように、半導体チップ３０を搭載してもよい。このとき、第２の仮想直線２００は、半導体チップ３０の外形の長辺に直交する方向に延びていてもよい。

そして、配線基板１０を半導体チップ３０に固着するための補強部を形成する工程や、検査工程などを経て、図６に示す半導体装置１を製造してもよい。半導体装置１は、配線基板１０を含む。配線基板１０には、複数の第１の部分２２と、それぞれの第１の部分２２に延設された第２の部分２４と、第２の部分２４から引き出された第３の部分とを含む配線パターン２０が設けられてなる。半導体装置１は、複数の電極３２を有する半導体チップ３０を含む。半導体チップ３０は、配線基板１０に、電極３２が第１の部分２２と対向するように搭載されてなる。電極３２は、半導体チップ３０の４辺のうち少なくとも隣り合う２辺に沿って配列されてなる。そして、配線パターン２０の第２の部分２４は、第１の部分２２から、複数の平行な仮想直線１００のいずれかに沿った方向に延びてなる。そして、図７には、本発明を適用した実施の形態に係る半導体装置１を有する表示デバイス１０００を示す。表示デバイス１０００は、例えば液晶表示デバイスやＥＬ（Electrical Luminescence）表示デバイスであってもよい。本発明を適用した実施の形態に係る半導体装置を有する電子機器として、図８にノート型パーソナルコンピュータ２０００を、図９に携帯電話をそれぞれ示す。

なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

図１は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。図２は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。図３は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。図４は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。図５は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。図６は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。図７は、本発明を適用した実施の形態に係る半導体装置を有する表示デバイスを示す図である。図８は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。図９は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。

符号の説明

１０配線基板、２０配線パターン、２２第１の部分、２４第２の部分、２６第３の部分、３０半導体チップ、３２電極、３３先端面、１００仮想直線

Claims

複数の第１の部分と、それぞれの前記第１の部分に延設された第２の部分と、前記第２の部分から引き出された第３の部分とを含む配線パターンが設けられた配線基板に、複数の電極を有する半導体チップを搭載して、それぞれの前記電極の先端面をいずれか１つの前記第１の部分に接触させて超音波振動を印加して、前記電極と前記配線パターンとを電気的に接続することを含み、
前記電極は、前記半導体チップの４辺のうち少なくとも隣り合う２辺に沿って配列されてなり、
前記第１の部分は、互いに平行な複数の第１仮想直線のいずれかに沿った方向に延びてなり、
前記配線パターンの前記第２の部分は、それぞれの前記第１の部分から、前記第１仮想直線のいずれかに沿って延びてなり、
前記電極の前記先端面は、互いに平行な複数の第２仮想直線のいずれかに沿って拡がった外形をなし、
前記第１仮想直線と前記第２仮想直線とが平行になるように、前記半導体チップを搭載し、
前記超音波振動を、前記第１及び第２仮想直線に沿った方向のみに印加する半導体装置の製造方法。
請求項１記載の半導体装置の製造方法において、
前記半導体チップの外形は長方形をなし、
前記半導体チップを、前記長方形の長辺が前記第１仮想直線と直交するように搭載する半導体装置の製造方法。
請求項１または２に記載の方法で製造された半導体装置。
複数の第１の部分と、それぞれの前記第１の部分に延設された第２の部分と、前記第２の部分から引き出された第３の部分とを含む配線パターンが設けられた配線基板と、
複数の電極を有し、それぞれの前記電極の先端面がいずれか１つの前記第１の部分と対向するように前記配線基板に搭載された半導体チップと、
を含み、
前記電極は、前記半導体チップの４辺のうち少なくとも隣り合う２辺に沿って配列されてなり、
前記第１の部分は、互いに平行な複数の仮想直線のいずれかに沿った方向に延びてなり、
前記配線パターンの前記第２の部分は、それぞれの前記第１の部分から、前記仮想直線のいずれかに沿った方向に延びてなり、
前記電極の前記先端面は、前記仮想直線のいずれかに沿って拡がった外形をなし、
前記半導体チップを搭載する場合には、前記半導体チップに超音波振動を前記仮想直線に沿った方向のみに印加された、半導体装置。
請求項４に記載の半導体装置において、
前記半導体チップの外形は長方形をなし、
前記半導体チップは、前記外形の長辺が前記仮想直線と直交するように搭載されてなる半導体装置。
請求項３から請求項５のいずれか１項に記載の半導体装置を有する電子機器。