JP2008072144A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2008072144A JP2008072144A JP2007311243A JP2007311243A JP2008072144A JP 2008072144 A JP2008072144 A JP 2008072144A JP 2007311243 A JP2007311243 A JP 2007311243A JP 2007311243 A JP2007311243 A JP 2007311243A JP 2008072144 A JP2008072144 A JP 2008072144A
- Authority
- JP
- Japan
- Prior art keywords
- conductor wiring
- protruding electrode
- tape carrier
- conductor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】長辺および短辺を有するフィルム基材1と、長辺方向に整列して設けられた複数本の第1の導体配線5と、短辺方向に整列して設けられた複数本の第2の導体配線5と、第1の導体配線および第2の導体配線上に形成された突起電極8とを備える。複数本の第1の導体配線は各々、長手方向において互いに平行である平行部を有し、第2の導体配線は屈曲部を有し、第2の導体配線の屈曲部に対して一方の部分は第1の導体配線の長手方向と平行となる平行部5aを有する。
【選択図】図7
Description
位置合わせの精度が悪いと、良好な突起電極35を形成することができない。
実施の形態1におけるテープキャリア基板の製造方法について、図1−1および図1−2を参照して説明する。図1−1(a1)〜(f1)、図1−2(g1)〜(k1)はテープキャリア基板の製造工程を示し、半導体素子搭載部の平面図である。図1−1(a2)〜(f2)、図1−2(g2)〜(k2)は各々、上記各平面図における図1−1(d1)のA−A断面に対応する位置で示した拡大断面図である。
3aを形成して下地金属層2を一部露出させる。次に第1フォトレジスト層3の開口部3aを通して金属めっきを施すことにより、図1−1(e1)、(e2)に示すように導体配線5を形成する。
実施の形態2におけるテープキャリア基板の製造方法について、図2を参照して説明する。本実施の形態の製造方法の初期段階では、実施の形態1の図1−1(a1)〜(i1)までと同様の工程を行う。従って重複する工程の説明を省略し、図2には、図1−1(i1)に相当する工程以降を、図2(i1)〜(n1)として図示する。図2(i2)〜(n2)は各々、図2(i1)〜(n1)における図1−1(d1)のA−A断面に対応する位置で示した拡大断面図である。
起電極8を電解めっきにより形成すると、突起電極8の高さが例えば8μmである場合、高さバラツキが1〜4μm程度発生してしまう。従って、封止樹脂15を用いた熱圧着工法や超音波接合工法を適用する際に、多数の突起電極8のうち高さが低いものについては、図3(b)に示すように、半導体素子13の各電極パッド14面と対向する突起電極8の接合面から封止樹脂15が排出されずに残留し、金属結合を妨げる原因となる。
実施の形態3におけるテープキャリア基板の構造とその製造方法について、図7〜図11を参照して説明する。本実施の形態において用いるテープキャリア基板を、図7に示す。このテープキャリア基板では、複数本の導体配線5のうち、フィルム基材1の短辺方向に配列されたものが、直角に屈曲した平行部5aを有する。平行部5aは、フィルム基材1の長辺方向に配列された導体配線5と平行である。短辺方向に配列された導体配線5では、平行部5aに突起電極8が配置される。この構造により、以下に説明する問題を回避することができる。
位置が導体配線5の長手方向に移動するのに対して、フィルム基材1の短辺方向に配置された導体配線5上では、突起電極8の位置が移動しないからである。
金属めっきを施すことにより、図11−2(i1)、(i2)に示すように、導体配線5上に突起電極8が形成される。
実施の形態4における半導体装置およびその製造方法について、図12を参照して説明する。本実施の形態において用いるテープキャリア基板は、図12(a)には一例として実施の形態1により製造したものを示したが、上述の実施の形態に基づいて製造したいずれのテープキャリア基板を用いてもよい。
実施の形態5における画像表示パネルを、図13および14に示す。この画像表示パネルは、本発明のテープキャリア基板を用いた電子回路装置の一例である。すなわち、上述のいずれかの実施の形態により製造されたテープキャリア基板に半導体素子を実装して半導体装置を作製し、その半導体装置を組み込んで構成されている。
2 下地金属層
3 第1フォトレジスト層
3a、6a、9a 開口部
4、7、10、18、19 露光マスク
5 導体配線
5a 平行部
6 第2フォトレジスト層
7a、10a、18a、18b 光透過領域
8 突起電極
9 第3フォトレジスト層
11、11a、11b 上皮層
12、16 テープキャリア基板
13 半導体素子
14、14a、14b 電極パッド
15 封止樹脂
17 ソルダーレジスト
20 画像表示パネル
21a、21b パネル基板
22 パネル電極
23、26 異方性導電膜
24 プリント基板
25 電極
Claims (1)
- 長辺および短辺を有するフィルム基材と、前記長辺方向に整列して設けられた複数本の第1の導体配線と、前記短辺方向に整列して設けられた複数本の第2の導体配線と、前記第1の導体配線および前記第2の導体配線上に形成された突起電極とを備え、
前記複数本の第1の導体配線は各々、長手方向において互いに平行である平行部を有し、前記第2の導体配線は屈曲部を有し、前記第2の導体配線の屈曲部に対して一方の部分は前記第1の導体配線の長手方向と平行となる平行部を有することを特徴とする配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007311243A JP2008072144A (ja) | 2007-11-30 | 2007-11-30 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007311243A JP2008072144A (ja) | 2007-11-30 | 2007-11-30 | 配線基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004020399A Division JP4068575B2 (ja) | 2004-01-28 | 2004-01-28 | 配線基板の製造方法ならびに半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008072144A true JP2008072144A (ja) | 2008-03-27 |
Family
ID=39293398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007311243A Pending JP2008072144A (ja) | 2007-11-30 | 2007-11-30 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008072144A (ja) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01136345A (ja) * | 1987-11-21 | 1989-05-29 | Mitsui Mining & Smelting Co Ltd | バンプ付テープキャリヤの製造法 |
JPH02183549A (ja) * | 1989-01-09 | 1990-07-18 | Sonitsukusu:Kk | バンプ付きフィルムキャリア及びその製造方法 |
JPH0357223A (ja) * | 1989-07-26 | 1991-03-12 | Hitachi Ltd | 半導体装置 |
JPH03222340A (ja) * | 1990-01-26 | 1991-10-01 | Matsushita Electric Works Ltd | 半導体装置実装用回路基板 |
JPH09321086A (ja) * | 1996-05-31 | 1997-12-12 | Toshiba Microelectron Corp | 半導体装置およびその製造方法 |
JPH104125A (ja) * | 1996-06-14 | 1998-01-06 | Toshiba Microelectron Corp | 半導体メモリ装置及びその製造方法 |
JP2001156121A (ja) * | 1999-11-26 | 2001-06-08 | Furukawa Electric Co Ltd:The | バンプ付き二層回路テープキャリアおよびその製造方法 |
JP2001291742A (ja) * | 2000-04-06 | 2001-10-19 | Nippon Dempa Kogyo Co Ltd | Icチップの接合方法及びこれを用いた水晶発振器 |
JP2002184812A (ja) * | 2000-12-15 | 2002-06-28 | Murata Mfg Co Ltd | 電子部品装置 |
JP2003068803A (ja) * | 2001-08-29 | 2003-03-07 | Hitachi Cable Ltd | 半導体装置用テープキャリアおよびそれを用いた半導体装置 |
JP2005197412A (ja) * | 2004-01-06 | 2005-07-21 | Seiko Epson Corp | 半導体装置及びその製造方法並びに電子機器 |
-
2007
- 2007-11-30 JP JP2007311243A patent/JP2008072144A/ja active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01136345A (ja) * | 1987-11-21 | 1989-05-29 | Mitsui Mining & Smelting Co Ltd | バンプ付テープキャリヤの製造法 |
JPH02183549A (ja) * | 1989-01-09 | 1990-07-18 | Sonitsukusu:Kk | バンプ付きフィルムキャリア及びその製造方法 |
JPH0357223A (ja) * | 1989-07-26 | 1991-03-12 | Hitachi Ltd | 半導体装置 |
JPH03222340A (ja) * | 1990-01-26 | 1991-10-01 | Matsushita Electric Works Ltd | 半導体装置実装用回路基板 |
JPH09321086A (ja) * | 1996-05-31 | 1997-12-12 | Toshiba Microelectron Corp | 半導体装置およびその製造方法 |
JPH104125A (ja) * | 1996-06-14 | 1998-01-06 | Toshiba Microelectron Corp | 半導体メモリ装置及びその製造方法 |
JP2001156121A (ja) * | 1999-11-26 | 2001-06-08 | Furukawa Electric Co Ltd:The | バンプ付き二層回路テープキャリアおよびその製造方法 |
JP2001291742A (ja) * | 2000-04-06 | 2001-10-19 | Nippon Dempa Kogyo Co Ltd | Icチップの接合方法及びこれを用いた水晶発振器 |
JP2002184812A (ja) * | 2000-12-15 | 2002-06-28 | Murata Mfg Co Ltd | 電子部品装置 |
JP2003068803A (ja) * | 2001-08-29 | 2003-03-07 | Hitachi Cable Ltd | 半導体装置用テープキャリアおよびそれを用いた半導体装置 |
JP2005197412A (ja) * | 2004-01-06 | 2005-07-21 | Seiko Epson Corp | 半導体装置及びその製造方法並びに電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3565835B1 (ja) | 配線基板およびその製造方法ならびに半導体装置およびその製造方法 | |
KR100689681B1 (ko) | 필름기판 및 그 제조방법과 화상표시용 기판 | |
JP2002083897A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2006269605A (ja) | フレキシブル回路基板及びその製造方法 | |
JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置 | |
JP2009094361A (ja) | Cof基板 | |
CN111477593A (zh) | 覆晶薄膜及其制造方法 | |
JP2005117036A (ja) | テープ配線基板とそれを利用した半導体チップパッケージ | |
JP2009182227A (ja) | 配線回路基板およびその製造方法 | |
JP4171492B2 (ja) | 半導体装置およびその製造方法 | |
JP5083300B2 (ja) | 半導体装置用配線基板及びそれを用いた半導体装置 | |
KR20070105853A (ko) | 실장 기판 | |
JP4068575B2 (ja) | 配線基板の製造方法ならびに半導体装置の製造方法 | |
JP2008072144A (ja) | 配線基板 | |
KR100396869B1 (ko) | 연성인쇄회로기판의 접합방법 | |
US11272614B2 (en) | Printed wiring board and method for manufacturing the same | |
JP2005109377A (ja) | 半導体装置およびその製造方法 | |
KR100986294B1 (ko) | 인쇄회로기판의 제조방법 | |
JP2003188486A (ja) | 配線基板及び半導体装置並びにそれらの製造方法 | |
JP4108641B2 (ja) | 配線基板の製造方法、及び半導体装置の製造方法 | |
JP2009194058A (ja) | 電気接続装置 | |
JP2009087793A (ja) | 凸形スパイラルコンタクタ、及びその製造方法 | |
JP2005340292A (ja) | 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器 | |
JP3453900B2 (ja) | フィルムキャリアテープ | |
JPH09199819A (ja) | 基板上の配線端子間の接続構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120329 |