JPH02183549A - バンプ付きフィルムキャリア及びその製造方法 - Google Patents

バンプ付きフィルムキャリア及びその製造方法

Info

Publication number
JPH02183549A
JPH02183549A JP337489A JP337489A JPH02183549A JP H02183549 A JPH02183549 A JP H02183549A JP 337489 A JP337489 A JP 337489A JP 337489 A JP337489 A JP 337489A JP H02183549 A JPH02183549 A JP H02183549A
Authority
JP
Japan
Prior art keywords
plating
film carrier
bumps
inner lead
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP337489A
Other languages
English (en)
Other versions
JPH0618226B2 (ja
Inventor
Yasuo Shimazu
島津 泰生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SONITSUKUSU KK
Sonix Co Ltd
Original Assignee
SONITSUKUSU KK
Sonix Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SONITSUKUSU KK, Sonix Co Ltd filed Critical SONITSUKUSU KK
Priority to JP337489A priority Critical patent/JPH0618226B2/ja
Publication of JPH02183549A publication Critical patent/JPH02183549A/ja
Publication of JPH0618226B2 publication Critical patent/JPH0618226B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、超薄型高密度S、積回路素子用半導体チップ
のワイヤレスボンディングに係り、フィルムキャリア側
にチップボンディング用のバンプを精密に形成するよう
にしたバンプ付きフィルムキャリア及びその製造方法に
関する。
[従来の技術] 一般にICやLSI等を製造する場合、半導体チップを
リードフレームのグイパッドに接着した後、該チップの
各電極とリードフレームの7ウタ一リード間を、極細の
純金線等ボンディング用のワイヤーにより1本づつボン
ディングするワイヤボンディングが周知である。
しかし乍ら、超高密度集積化されたLSI等の場合、ア
ウターリードに対応するビン数は数百に及ぶ為、各ビン
間距離が数十ミクロンの間隔で接近しており、上記ワイ
ヤーボンディングでは製造工程や品質上限界が出てくる
このようなことから昨今では、該半導体チップの各電極
を直接インナーリードに熱圧着するテープ・オートメイ
テッド・ボンディング(TAB)方式が多用されている
在来のTABは、ポリイミド樹脂、ボエステル樹脂、ガ
ラスエポキシ樹脂等で成形された厚さ125μ程の長尺
のテープフィルムに、厚さ35μ程の銅箔を積層形成し
てあって、これにフィルム送り用のスプロケットと噛合
するパーフォレーションやデイバイスホールを穿設し、
又、フォトレジスト及びエツチングにより所定の回路パ
ターンやインナーリード等を写真フィルムと同様に多数
の駒として連設状態で形成し、更に該各リード部分に無
電解銅メッキ成るいは電解金メッキ+2!L理したフィ
ルムキャリアを使用するものである。
又、半導体チップは、拡散済みウェハのパッド部分に熱
圧着用の突起(バンプ)を形成するもので、該チップの
裏面に所定の金属でバリヤ屑(バリヤメタル)を形成し
且つその上に、金やsWの金属で所定サイズのバンプを
形成し、これを上記各リードに熱圧着してチップ電極と
外部回路とをワイヤレスボンディングで接続するもので
ある。
このTAB方式の在来例は、半導体チップ側にボンディ
ング用の突起(バンプ)を金や錫等で形成するものであ
るが、上記バリヤメタルやバンプを形成する為、拡散済
みウェハのに金属膜形成工程へフォトリソ工程〜ストラ
イク処理工程〜メ7キ工程〜レジスト除去工程〜フオト
リソ工程〜フォトリソ工程〜エッチング工程〜レジスト
除去工程〜アニール工程等を必要とし、且つこのように
して得られたバンプ付きウェハを1枚づつホストプレー
トにワックスで貼着〜ダイシング後チップ化した後、前
記ボンディングを行うものである。
従って、製造工程がかなり複雑であり、又、小片チップ
の各電極上に微小なバンプを多数精密にメッキ析出させ
ることが難しく、必然的に生産コストが嵩み特殊用途向
けにしかならない。
このようなことから、昨今ではフィルムキャリアのイン
ナーリード開に金等の金属で厚みが10〜30μのバン
グを形成する手段が汎用化されつつあり、以下の方法が
周知である。
まず第1例は、インナーリード端にフォトエツチング加
工し、そこに噴射メッキ処理でインナーリド表面より若
干盛り上がったメサ状のバンプを形成する方法である。
第2例は転写バンプ方式であって、ガラス基板にマスク
を使用して一旦所定数の金バンプのみをメッキで析出形
成し、次にこれを前記フィルムキャリアのインナーリー
ド側に熱圧着して該バンプをそこに転写する方法である
[発明が解決しようとする課題] 而で、上記第1例は、従来の部分メッキ手段でによりイ
ンナーリード先端に微小メッキ部を形成する為、メサ状
のバンプとは言え実際にはメッキ析出層は薄く、シかも
形状が不整形なためメッキ厚みのバラツキが生じ、その
ままではチップとのボンディングに支障が出てくる。
従って、後加工で該バンプ表面の整形処理を必要とし、
又、完全な整形ができない場合はボンディングエラーが
出やすく、品質や生産性及びコストの点で問題があった
一方、第2例の手段によれば、ガラス基板にバンプを形
成する時と、該バンプをフィルムキャリアに転写する時
の2回精密な位置合わせが必要であるため、実装工程で
の歩留まりが低く、特に超多ビン構造の半導体チップの
場合実装が難しいことらある。
特に、ガラス基板にバンプを形成すると、その時点では
先鋭メサ状のバンプとなるが、それをフィルムキャリア
側に熱転写した時には上下が反転した状態になる。
即ち、上記先鋭部分がインナーリードの表面に貼着し、
それより広い面積の底面が上向き(逆テーパー状)にな
って、バンプ頂部の直径が底部のそれより大となり且つ
インナーリードの幅員よりも大きくなり易い。
そのため、リード間隔をf!m細化できず超多ピン構造
千ノブ用には不向きである。
又、バンプの頂部が広く且つフラットであるため、チッ
プとのボンディングに際して、該バンプの頂部表面が加
熱及び加圧力により変形しにくい状態となる。
更に、該バンプの頂部表面が押圧力によりくずれ乍らチ
ップ電極と接合する時、バンプ内部の新鮮な金属面(新
生面)が次々と露出してこない為接合能力が低下し、高
精度及び高品位のチップボンディングが困難であるとい
う問題があった。
叙上の他、在来のフィルムキャリアに形成されている各
駒(回路パターン)は、エンチング処理工程上、全駒の
各リードがコモンパターンで連結された状態であり、長
尺フィルムテープ上の各リードは全て電気的に接続され
た状態である。
この為、従来はチップをボンディングした後、別工程で
該コモンパターンを各駒毎にパンチングし、各リードを
分断独立させていた。
このなめ、パンチングエラーが生じると、チップ実装済
みのフィルムキャリアが全部損失となり易く、又、チッ
プボンディングエラーの電気的チエツクも、最終工程で
のチップ分断後でなければ行えず工程品質管理上に支障
があった。
以上の他、従来のバンプ付きフィルムキャリアは、イン
ナーリードのみにバンプが形成されており、インナーリ
ドボンディング(ILB)でチップを接合した後、別工
程でアウターリードボンディング(OLB)を行い外部
回路基板電極との接合をしていた。
このOLBの場合は前記チップの接合と異なって、接合
部の表面処理材は錯等の金属を使用するもので、処理厚
みも前記バンプと比較して相当薄い(2〜3μ)もので
ある。
このように、ILBとOLBとは全く別異の接合機能及
び処理工程が要求されるものであり、従来より両者は完
全に分離して処理されていた。
従って、段取りを含めてかなりの工数がかかるという問
題もあった。
更に、前記第1及び第2公知例ともバンプ形成に際して
、メッキ析出速度が1μ/数十秒にもなり、バンプを形
成するのにかなり時間ががかる。
しかし、チップに直接形成する場合は、多数のチップが
配置されているウェハー毎に処理するため、チップが多
数個に分断された時点では1個当りの工経費が比較的低
顎にし得る。
これに対して、フィルムキャリア側に在来手段でバンプ
を形成する場合、1駒づつ処理するため上記工経費がか
なり嵩むという問題があった。
[課題を解決するための手段] 本発明は叙上の問題点に鑑み成されたものであり、半導
体チップ実装用のリードフレームやフィルムキャリアの
リード先端に直接バンプを形成する方法であって、該バ
ンプを精密な位置に形成し且つ高品位なものが得られる
ようにし、超多ビンの半導体チップも高効率で実装可能
としたバンプ形成方法の提供を目的とするものである。
上記目的を達成する手段として、バンプ形成用の部分メ
ッキ処理をする際に必要なカソード電位を得るため、予
めフィルムキャリア上に形成されたパターン全体電気的
に接続している部分をパンチングにより切断して、全イ
ンナーリードを電気的に独立させた後各インナーリード
にプローブを接触させ、該プローブと前記カソード間に
所定のメッキ電源を印加し、このメッキ電流〜メッキ時
間等を制御せしめることでインナーリードの先端に精密
なバンプを形成可能としである。
又、予め分断されたインナーリード先端に形成されたバ
ンプは、ボンディングに際してその表面から順次新生面
が露呈可能な形態とし、且つインナーリードの幅員より
小さいサイズとして、超多ビン構造の半導体チップ向け
としてあり、チップボンディング完了時点でも必要に応
じて電気的チエツクが可能としである。
更に、上記インナーリードの先端には半導体チップとの
ボンディング(ILB)用の主バンブが形成され、且つ
アウターリードの所定部には外部回路電極とのボンディ
ング(OLB)用の副バンプが形成され、ILBとOL
Bの両方が連続的に処理可能としである。
[作用] 上記の如く、メッキ処理する際に必要なカソード電位を
得るためインナーリードを予め分断し、該各インナーリ
ードと当接したプローブに抵抗を直列接続し、該抵抗と
並列に接続される掃引信号発生器部やA/D変換器及び
コンピュータを介して各インナーリードに流れるメッキ
電流値を計測し、このデータをアナログ−デジタル変換
してコンピュータで読み取り、且つ該電流値にサンプリ
ングインターバル時間を乗じてクーロン量に変換する。
又、析出金属の電気化学当量と、クーロン量から該サン
プリングインターバル間に析出した金属量が得られる一
方、各インナーリード先端のバング形成のメッキ面積は
予め設定されているから、析出金属の比重と、メッキ面
積で該析出金属量を除算すればメッキ析出厚みが得られ
る。
即ち、k i t = s h l) −(1)  が
成り立つ。
但し、電気化学当量□に メッキ電流値□i サンプリングインターバル時間−t メッキ面’m    s メッキ析出厚み−h 析出金属比重−ρ とすれば、上記 0式より h−kit/sρ が得られる。
従って、析出厚さの累積値が所定の厚みに達した時点で
前記スイッチ部を切り、バンプ形成のメッキを終了させ
ることにより、全体が均一厚さのバンプがテープキャリ
アの先端に形成できる。
この場合、メッキ面積が変化しないようにするため、マ
スキングしたメッキ処理又は、インナーリード先端部に
メッキレジストを形成させておく必要がある。
例えば、−辺が100ビン(即ち、全体で4゜Oピン)
のTABの場合、4ケのA/D変換素子の計測器を用い
て1秒間を計測周期とすれば、100ビンを1ケのA/
D変撓素子に分担させることになり、lビン当つ1/1
00sec= 10m5ecが計測時間となる。
−aに12ビット逐次比較型のAIDインバータの変換
速度は、ソフトウェアの時間を含めても数十μsecで
あるから、上記計測は充分可能である。
従って、累積メッキ厚みが所定の値に達したが歪かの判
定で1μ/secの析出速度程度であれば、100ビン
間でのメッキ厚みのバラツキは1μ以内の値となり、同
バラツキの許容度は、メッキ電流密度に関連させること
ができる。
このようにして各インナーリード毎に独立してバンプを
形成し得るので、該バンプのサイズ、厚み、形状等を正
確に形成できるため、バンプをインナーリードの幅員よ
り小とすることや、ILBに際してバンプの接合面に新
生面が形成される形状とすることら容易であり、且つボ
ンディング結果を電気的に監視することも可能である。
更には、アウターリードにも絹やハンダ等の金属でOL
B用の第2バンブ(副バンブ)を形成して、外部回路電
極とのボンディングも連続的に自動処理することができ
る。
[実施例コ 次に本発明の実施例について図面に基づき説明する。
第1図に図示のフィルムキャリア1は、銅箔が積層され
たポリイミド樹脂フィルムを長尺テープ状に形成し、こ
れにフィルム送り用の角孔(パーフォレーション)2と
、デバイスホール3を穿設し、且つ外部回路基板(図示
せず)の電極と接続するアウターリード4と、その先端
に位置し半導体子/ブ5の電極に接続するインナーリー
ド6で構成される駒をエツチングで多数連設し、更に全
駒が接続されるコモンパターン7を同じく工/チング形
成した一般的なものである。
本実施例では、先ずフィルムキャリアの所定部分にフオ
トエ・/チング等によりメッキレジストを処理し、必要
個所のみ銅箔部分を露出させて後述のバンプ形成個所と
する。
次いで、パンチングにより前記コモンパターン7の所定
個所を穿設し、各アウターリード4をそれぞれ電気的に
分離状態とする。
該フィルムキャリア1にバンプを形成する手段としては
、第2図に図示のような構成の下で処理してあって、上
記状態のフィルムキャリア1のアウターリード4をカソ
ード電極に側としである。
又、アウターリード4毎にそれぞれ対応させて所定数の
プローブ9を配設し、該プローブ9にメッキ電流通電制
御用の開閉スイッチ10及び抵抗11を直列判続し、該
抵抗11をカソード電極12に接続してあり、これとア
ノード電極A(メ/キ液噴射用ノズル等)との間に所定
のメッキ用電源13とタイマー14を接続しである。
又、タイマー14により駆動制御され、且つ前記各抵抗
11と開閉スイッチ10の間に掃引信号発生器15を設
け、各抵抗ll毎の電圧降下を順次計測可能とし、その
出力を次段のアナログデジタル変換器(A/D変撓器)
16に入力してデジタル信号に変10 した陸制御用コ
ンピュータ(CPU)17に入力し、該CPU17のり
レージ−ケンス制御出力信号で前記開閉スイ/チ10を
大切制御するようにしである。
尚、上記掃引信号発生器15は、第3111に図示の如
く、ベース18上に上記各プローブ10と各々対応接続
した多数の近接センサー19を円周状に配設し、且つ各
々をCPU17に接続し、又、一定速度で回転するロー
タ20を設けてこれが近接センサー19に順次接触し、
何番目の近接センサー1つのところから信号が出力され
ているかが判るようにしである。
上記状態下に於て、各リードの先端にバンプを形成する
場合、先ずメッキ液を噴射する一方、タイマー14を作
動させてアノードf!8とカソードf!12間を閉成し
所定の直流電圧を印加することで、所定個所にバンプを
析出形成させることができる。
このバンプ用金属としては、金、錫、アルミニウム、銅
等である。
又、上記メッキ処理に際し、本発明では多数のメッキ個
所を一定周期間隔で順次スキャンニングし、当該部分の
メッキ電流を制御管理することで精密なメッキ金属の析
出量が得られるようにしである。
次に、上記作用について第4図のタイムチャート図に基
づき説明する。
先ず、タイマー14がオン状態になると(イ)のように
メッキ電流が通電し、これと同時に掃引信号発生器15
が駆動し、(ロ)で示される掃引信号が発生する。
即ち、前記ローラ20が回転することで上記パルス状の
掃引信号が一定間隔で1〜nヶ発生するが、1巡を麦の
n+1〜n+nケ掃引信号が発生する時点から、メッキ
状態の計測が開始される。
このようにして、(ニ)で図示の如く一定の電流計測期
間には数次に亘りメッキ金属析出状態を間欠的に計測す
るが、所定値に達したメッキ部ではそこに接続されてい
る開閉スイッチ10が開きメッキ電流の通電が停止する
。[(ホ)参照コ最後の開閉スイッチ10が開くと、全
メッキの析出が完了する。[(へ)参照] 即ち、電流計測期間中は、それに対応する回路の抵抗1
1の電圧降下値(メッキ電流値)がA/D変換器から得
られる。
この値は、CPU17内の予め定めらノtたメモリ一番
地に順次加算する状態で書き込む。
この加算結果は、 A=ΣiJ   であるから、 j=0 今、計測周期をTとすると、全電荷はQ=ATとなる。
例えば、1giの金の電気化学当量をm、金の比重をρ
、メッキ面積をS、メ・Iキ厚さをhとすると、mQ=
mAT=shpが成り立つ。
故に、h=mAT/5p=A −mT/spとなるが、
上式のm T / sρは、予め設定されている定数で
あるから、h=A・C(Cは定数)で表せる。
ここで、hは必要とするメッキ厚さであるからhを設定
値とすれば、A=h/Cも定数となる。
従って、プローブ9を介して得られる計測値Xが、X<
Aの状態の時はメッキをそのまま続行させ、X≧Aの時
はメッキを終了させれば良い。
このメッキ終了は、前記CPU17からの停止命令信号
により、当該開閉スイッチ10のみを開放して通電を停
止させれば、特定のインナーリード6のみメッキ処理が
停止する。
勿論、この時も他のインナーリード6には各々メッキ電
流が通電しているが、それらも所定のメッキ厚さに到達
すると順次同様に停止するから、多数のインナーリード
を個別に、且つ精密なメッキ処理制御が可能である。
又、このようなメッキ制御手段により、インナーリード
端にメッキ金属を徐々に盛り上げる状態で析出させるこ
とができるから、ボンディングにl&適な厚さや形状及
びサイズのバンブを形成することが可能であり、第5図
に図示のように、インナーリード6の幅員Wより小径の
バンブ22が得られ、又、その断面形状も第6図に図示
の如く切頭円錐台形状のものが得られた。
このバンブ22の形状であれば、チップ5とのボンディ
ングに際して、第7図に図示のように加熱押圧力でその
頭部が押し潰されながら接合するため、該接合部分には
バンブの内部から次々と析出金属の新生面が露出し、強
固なボンディングができる。
次に、該バンブを得る手段の他の実施例について説明す
る。
これは、特許第1261266号「微小面積のメッキ方
法及びその装置」等に係る手段を用いて直接各インナー
リード6に微小部分メ・/キを行いバンブを形成するも
のである。
即ち、第8図に図示のようにフィルムキャリアのインナ
ーリード6に被メッキ域設定用のマスク23を当接する
と共に、該マスク23に所定の密閉空間を形成する外套
管24を連結し、且つこの外套管24内を一定の負圧状
態に保持しである。
又、外套管24の中にはメッキ液噴射用のノズル25を
上記ワークと接近した状態で配置してあって、これをア
ノード極Aに接続する一方上記インナーリード6をカソ
ード極Kに接続しである。
尚、該プローブ9に接続される電気制御系は前記実施例
と同一である為、説明を省略する。
この状態下に於て金等の貴金属メッキ処理を行うが、前
記のように電極間距離を接近させであるため高電流密度
でのメッキ処理が行われ、且つ外套管24内が負圧状店
であるから、ノズル近辺に滞留するメッキ液を強制的に
吸引排除し、常に新鮮なメッキ液を供給できるので極め
て精密な微小部分メッキができる上、その処理時間は極
めて短時間で済む。
このようにして得られたメッキ金属析出物(バンブ22
)は、ボンディングに十分な厚み(30μ)で且つその
断面形状は台形となり、メッキ部の輪郭もマスク形状に
応じた精密なバンプ22が得られる。
しかも、前記した如く、メッキ厚さを補償する制御を具
備しているため、各インナーリード6間にはバンブ22
の厚みにバラツキが無く、メッキ厚み公差上1.0μの
精度が十分保持できる。
又、本実施例に係る手段を用いると、メッキ精度は勿論
、メッキ処理時間や工程歩留まりがレジストを利用した
部分メッキ手段より遥かに良好であるから、生産コスト
を極めて廉価に抑制できるという実用性がある。
次に池の実施例について第9[21i!:参照し乍ら説
明する。
まず、処理工程を複数段としてあって、前記第1実施例
と同様のメッキ処理構成に係る第1バンプ形成工程と、
同構成の第2バンブ形成工程を連設しである。
この第1バンプ形成工程は、ILBに適した金等の金属
メッキを処理するようにしであるが、第2バンブ形成工
程は、OLBに適した錫等の金属メッキを処理するよう
にしてあり、且つ各CPU17内の制御用閾値を変えて
あって、メッキ厚みをそれぞれに適するメッキ処理がで
きるようにしである。
而て、インナーリード6とアウターリード4のそれぞれ
所定部分にメッキレジストをフォトエツチング%FiL
、メッキ処理個所を設定する。
その後、パンチングにより各リードを電気的に分能して
から、第1バンプ形成工程で先ずインナーリード6に第
1実施例と同様の方式により金等で主バンプ26を形成
する。
この主パン126は冒頭で説明したようなチップとのボ
ンディングに適した材質、厚み1寸法、形状としである
その陵、次段の第2バンブ形成工程で第1実施例と同様
の方式により、今度はアウターリード4に錫等で副バン
プ27を形成する。
この副バンプ27は外部回路素子の電極とのボンディン
グに適した材質、厚み、寸法、形状としてあって、前記
メッキ処理制御系の設定値を調整することで容易に実現
できる。
上記連続工程により得られたフィルムキャリア1には、
用途の異なる複数のバンブが同時に加工されているので
、インナーリードボンディングとアウターリードボンデ
ィングの両方が簡単に処理可能となった。。
勿論、この複数バンプの形成手段に前記の負圧密閉空間
内に於ける微小部分メッキ方法が利用できるし、この方
が生産性や品質上有利である。
尚、第10図に図示のように、フィルムキャリア1のデ
イバイスホール3内に突設したインナーリード6の先端
位置を保持するため、フィルムキャリア本体にブリッジ
28で連結した枠体29をインナーリード6とアウター
リード4との間に介在させたものにも、本発明に係る手
段でもって単数又は複数のバンブを形成することができ
る。
[発明の効果コ 以上説明したように本発明によれば、次のような効果が
ある。
■、インナーリードの幅員より小径サイズのバンブが形
成可能であり、且つ形成位置を正確にし得るから、極@
細ビ/チのリードを有する超多ビン用のフィルムキャリ
アに最適である。
■、バンブの厚みlQ%めて精密にコントロールできる
ので、チップボンディングに際して真に必要なバンプが
形成可能であり、接合工程における歩留まりを向上でき
る。
■、バンプの形状を切頭円錐白状にすることができるの
で、ボンディングに際し、チップとの接合面に順次新生
面が露呈してくるから、高品位のボンディングができる
■、各リードが予め電気的に分断されているので、チッ
プボンディング後にこの分断処理工程を要せずに済み、
リード分断工程に於ける歩留まりが向上し、且つボンデ
ィングエラーの有無を容易にチエツクし得る。
■、アウターリードとインナーリードのそれぞれに、用
途に対応した複数種のバンプを各々に形成できるので、
アウターリードボンディングとインナーリードボンディ
ングの両方を連続的に処理可能となり、生産性分類る向
上できる。
■、フィルムキャリアへのバンブ形成工程が在来、公知
手段と比較すると大幅に合理化され、且つ遥かに精密に
形成できる上、歩留まりが数段と向上できるので、゛高
品位製品が極めて[価に提供できる。
【図面の簡単な説明】
第1図は一般的なフィルムキャリアの1駒分の平面説明
図、第2図以下は本発明の実施例に係るものであって、
第2図は上記フィルムキャリアにバンプを形成する工程
の説明図、第3図は同工程に使用される掃引信号発生器
の構造を示す説明斜視図、第4図は同工程のタイムチャ
ート図、第5図はインナーリードに形成されたバンプを
示す部分平面図、第6図は同上部分断面図、第7図はチ
ップボンディングの状態を示す説明断面図、第8図はバ
ンプ形成手段の他の実施例に係るもので、負圧利用の部
分メッキ処理装置の概略構成断面図であり、第9図は複
数種のバンブをインナーリード及びアウターリードの各
々に形成した実施例に係る同主要部の部分斜視図、第1
0図はインナーリードの保護枠が形成されているフィル
ムキャリアに上記複数種のバンブを形成した例に係る主
要部の部分斜視図である。 1   フィルムキャリア 4   アウターリード 6   インナーリード 7   コモンパターン 8   アノード極 9  10−ブ 10□開閉スイツチ 13□メッキ用電源 14□タイマー 15□掃引信号発生器 16−A / D変1gL器 17−CP U 22□バンプ 26  主バンプ 舅4図 (へ) 舅9回

Claims (1)

  1. 【特許請求の範囲】 1、合成樹脂製フィルムキャリア本体のインナーリード
    各先端の表面及び/又は裏面に、半導体チップをボンデ
    ィングするのに適した材質でボンディング部(頂部)面
    積が底部面積より狭く且つインナーリード表面から所定
    厚みだけ盛り上がった形状の主バンプを形成し、且つア
    ウターリードの表面及び/又は裏面の所定部に、外部回
    路基板電極をボンディングするのに適した材質で上記主
    バンプと同様形態の副バンプを形成し、インナーリード
    ボンディングとアウターリードボンディングの両方を処
    理可能としたことを特徴とするバンプ付きフィルムキャ
    リア。 2、合成樹脂製フィルムキャリア本体のインナーリード
    を各回路に応じて各々独立的に分離せしめたことを特徴
    とする特許請求の範囲第1項記載のバンプ付きフィルム
    キャリア。 3、合成樹脂製フィルムキャリア本体と前記インナーリ
    ードとの間に、該フィルムキャリア本体とブリッジで連
    結した構造の枠体を介在し、上記主バンプと副バンプの
    位置を保持したことを特徴とする特許請求の範囲第1項
    乃至第2項に記載したバンプ付きフィルムキャリア。 4、フィルムキャリア本体の各インナーリードを電気的
    に分離し、且つ該分離インナーリード毎に各々当接した
    所定数のプローブを介してこれをカソード電極とし、イ
    ンナーリードの所定部位にメッキ液を噴射するノズル側
    をアノード電極とし且つ両電極間に所定のメッキ電源を
    接続せしめ、インナーリード部にメッキ液を噴射し乍ら
    、該プローブを介してメッキ電流を計測すると同時に該
    電流値を制御してメッキ析出量及びメッキ形状を各イン
    ナーリード毎に個別制御するようにしたバンプ付きフィ
    ルムキャリアの製造方法。 5、フィルムキャリア本体のインナーリード及び/又は
    アウターリードの表面所定部位にレジスト処理してメッ
    キ処理部を設定し、且つ上記部分メッキを処理し前記バ
    ンプを析出形成するようにしたことを特徴とする特許請
    求の範囲第4項記載のバンプ付きフィルムキャリアの製
    造方法。 6、フィルムキャリア本体のインナーリード及び/又は
    アウターリードの表面の所定部位にマスクを密着してメ
    ッキ部位を設定し、該マスクに外套管を連結して密閉空
    間を形成すると共に負圧状態とし、且つこの外套管内に
    配設したノズルよりメッキ液を噴射し乍ら上記プローブ
    を介して通電し前記バンプを形成するようにしたとを特
    徴とする特許請求の範囲第4項記載のバンプ付きフィル
    ムキャリアの製造方法。
JP337489A 1989-01-09 1989-01-09 バンプ付きフィルムキャリア及びその製造方法 Expired - Lifetime JPH0618226B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP337489A JPH0618226B2 (ja) 1989-01-09 1989-01-09 バンプ付きフィルムキャリア及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP337489A JPH0618226B2 (ja) 1989-01-09 1989-01-09 バンプ付きフィルムキャリア及びその製造方法

Publications (2)

Publication Number Publication Date
JPH02183549A true JPH02183549A (ja) 1990-07-18
JPH0618226B2 JPH0618226B2 (ja) 1994-03-09

Family

ID=11555576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP337489A Expired - Lifetime JPH0618226B2 (ja) 1989-01-09 1989-01-09 バンプ付きフィルムキャリア及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0618226B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287743A (ja) * 2006-04-12 2007-11-01 Matsushita Electric Ind Co Ltd 配線基板及びこれを用いた半導体装置並びに配線基板の製造方法
JP2008072144A (ja) * 2007-11-30 2008-03-27 Matsushita Electric Ind Co Ltd 配線基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287743A (ja) * 2006-04-12 2007-11-01 Matsushita Electric Ind Co Ltd 配線基板及びこれを用いた半導体装置並びに配線基板の製造方法
JP2008072144A (ja) * 2007-11-30 2008-03-27 Matsushita Electric Ind Co Ltd 配線基板

Also Published As

Publication number Publication date
JPH0618226B2 (ja) 1994-03-09

Similar Documents

Publication Publication Date Title
US6316289B1 (en) Method of forming fine-pitch interconnections employing a standoff mask
US5191708A (en) Manufacturing method of a probe head for semiconductor LSI inspection apparatus
US20060003481A1 (en) Method for fabricating semiconductor components using conductive layer and grooves
JP2002009196A (ja) 半導体装置の製造方法
JPH07211995A (ja) インピーダンス制御された可撓性回路の形成方法およびその装置
US6729528B2 (en) Recognition device, bonding device, and method of manufacturing a circuit device
TW583395B (en) Method for producing micro probe tips
TW201019446A (en) Lead frame board, method of forming the same, and semiconductor device
KR20030007212A (ko) 회로 장치의 제조 방법
JPH05144995A (ja) 半導体パツケージ
US7066372B2 (en) Recognition device, bonding device, and method of manufacturing a circuit device
JPH02183549A (ja) バンプ付きフィルムキャリア及びその製造方法
JPH09203749A (ja) 半導体lsi検査装置用プローブヘッド及びその製造方法
JPS6150339A (ja) 半導体装置の製造方法
JPH11121647A (ja) 半導体装置及びその製造方法
JPH09297154A (ja) 半導体ウエハの検査方法
JPH05291260A (ja) バンプ形成方法
JPH06124952A (ja) 半導体チップのバンプ形成方法
JP3223071B2 (ja) 材料片供給方法および材料片の製造方法
JP4372906B2 (ja) 配線接続部形成方法
JP3706481B2 (ja) 微細ボール配列用基板およびその製造方法
JP3600132B2 (ja) 回路装置の製造方法
JPS62178359A (ja) 通電記録ヘツド
JPH06104314A (ja) フィルムキャリア
JP3049984B2 (ja) 配線基板の製造方法