JPH11121647A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11121647A JPH11121647A JP9284067A JP28406797A JPH11121647A JP H11121647 A JPH11121647 A JP H11121647A JP 9284067 A JP9284067 A JP 9284067A JP 28406797 A JP28406797 A JP 28406797A JP H11121647 A JPH11121647 A JP H11121647A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- metal
- electrode
- metal wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
グするには、Al電極の酸化膜を除去し、さらにバリア
メタルと称する金属層を形成する必要があるため、工程
数が多くなり、コストも非常に高くなる。 【解決手段】 ウエハ上への積層法によるパッケージン
グにおいて、半導体素子4の素子電極5上に、バリアメ
タルを形成する替わりに直接無電解Niメッキを行うこ
とにより、Ni突起8を形成する。
Description
路を保護し、かつ外部装置と半導体装置の電気的接続を
安定に確保し、さらにもっとも高密度な実装を可能とし
た半導体装置であり、情報通信機器、事務用電子機器、
家庭用電子機器、測定装置、組立ロボット等の産業用電
子機器、医療用電子機器、電子玩具等に用いられている
チップサイズパッケージ(以後CSPと称する)に関す
るものである。
照しながら説明する。図4は従来のCSPを示す構成図
である。a)は平面図、b)はa)のA1−A2間の断
面図である。図4を参照しながら従来のCSPの構成に
ついて説明する。
31上に形成されたパッケージ電極32で行われる。半
導体素子33の素子電極34と電気的に接続されている
金属配線35は第一の樹脂層36上に形成され、この金
属配線35により、半導体素子33の素子電極34とパ
ッケージ電極32が電気的に接続される。この時金属配
線35と素子電極33の間には、バリアメタルが存在し
ている。またパシベーション膜38上に形成される第一
の樹脂層36と第二の樹脂層31とにより、このCSP
が搭載されるプリント基板とCSPのSiとの熱膨張係
数の差によって生じる応力を緩和している。
は第一の樹脂層上に金属配線を形成する際に、半導体素
子のAl電極上にTi/Pdをはじめとしたバリアメタ
ルを形成する必要がある。このバリアメタルの形成に
は、蒸着技術と電気的に貴な金属のエッチング技術を必
要とし、非常に難易度の高い技術と高いコストを課すこ
ととなっている。
メタルの形成に難易度の高い技術と高いコストが必要と
されるという課題を考慮し、バリアメタルの形成を行う
ことなくCSPの配線層の形成を行うことによって、従
来に比べて容易に、しかも低いコストで製造される半導
体装置及びその製造方法を提供することを目的とするも
のである。
ために、請求項1の本発明は、表面に素子電極およびパ
シベーション膜を有する半導体素子と、前記パシベーシ
ョン膜上に形成され、前記素子電極の位置に開口部を有
する第一の樹脂層と、前記第一の樹脂層上に形成された
金属配線と、前記素子電極上に直接形成され、前記素子
電極と前記金属配線とを接続する金属層と、前記金属配
線上と前記第一の樹脂層上に形成され、前記金属配線上
の一部分に開口部を有する第二の樹脂層と、前記第二の
樹脂層の開口部に配置され、前記金属配線と接続する金
属電極とを備え、前記金属層は、無電解メッキによって
形成されていることを特徴とする半導体装置である。
素子電極上に無電解メッキ法により金属層を形成する金
属層形成工程と、前記素子電極の位置に開口部を設ける
ように前記半導体素子のパシベーション膜上に第一の樹
脂層を形成する第一樹脂層形成工程と、前記第一の樹脂
層上に前記金属層と接続する金属配線を形成する金属配
線形成工程と、前記金属配線の一部に開口部を設けるよ
うに前記第一の樹脂層と前記金属配線層上に第二の樹脂
層を形成する第二樹脂層形成工程と、前記第二の樹脂層
の開口部に金属電極を形成する金属電極形成工程とを備
えることを特徴とする半導体装置製造方法である。
面を参照して説明する。
CSPの平面図(a)、図aのA1−A2部の断面図
(b)、及び底面図(c)である。
1上に形成されたパッケージ電極2で行われる。必要が
あれば、この電極2に半田ボール3等の接続材料を形成
する。半導体素子4の素子電極5と電気的に接続されて
いる金属配線6は第一の樹脂層7上に形成され、この金
属配線6により、半導体素子4の素子電極5とパッケー
ジ電極2が電気的に接続される。この時、金属配線6は
素子電極5上に無電界メッキによって形成されたNi突
起8を介して形成され、素子電極5のAlと電気的接続
が行われる。
けるCSPは、工法的にも工程数が多くさらにコストも
かさむバリアメタルを用いていないので、従来に比べて
容易に、しかも低いコストで製造できる。
の形態におけるCSPの製造方法について説明する。本
実施の形態におけるCSPの製造方法によって、製造さ
れるCSPは、上述した第1の実施の形態におけるCS
Pと同じ構成のものである。
電極10上に無電解メッキ法を用いて高さ数μmのNi
突起11を形成する(a)。次に、ウエハ9全体(パシ
ベーション膜12上)に均一な厚さの第一の樹脂層13
(ポリイミド樹脂層あるいはエポキシ系の樹脂層)を形
成し、さらにNi突起11に相当する位置にビア14
(Ni突起11を露出させる微小穴)を形成する
(b)。第一の樹脂層13の形成は、スピンコート法に
より液状樹脂を均一に塗布し、加熱硬化させることによ
り、またビアの形成にはフォトマスクによるエッチング
法あるいはレーザーを用いる。次にウエハ9全体に蒸着
法あるいは無電界メッキ法を用いてCu等の金属層15
を形成し、さらにエッチングにより必要のない金属を取
り除き、金属配線パターン16を第一の樹脂層13およ
びNi突起11上に形成させる(c)。さらに、第二の
樹脂層17を第一の樹脂層13と同様の方法で形成し、
パッケージ電極18を形成させる位置にビア19(金属
配線パターン16の一部を露出させる微小穴)を形成す
る(d)。金属配線パターン16の形成と同様の方法を
用いて、パッケージ電極18を形成し、要すれば半田ボ
ールを装着する(e)。最後にウエハの裏面研磨とダイ
シングによる個片化により、CSP20が形成される。
けるCSPの製造方法は、工法的にも工程数が多くさら
にコストもかさむバリアメタルの形成工程を含んでない
ので、従来に比べて容易に、しかも低いコストでCSP
を製造できる製造方法である。
形態におけるCSP製造方法について説明する。本実施
の形態におけるCSPの製造方法によって、製造される
CSPも、上述した第1の実施の形態におけるCSPと
同じ構成のものである。
に、均一な第一の樹脂層22(ポリイミド樹脂層あるい
はエポキシ系の樹脂層)を形成し、素子電極23に相当
する位置にビア24(素子電極23を露出させる微小
穴)を形成する(a)。第一の樹脂層22の形成にはあ
らかじめ均一な厚さに加工された樹脂フィルムを接着剤
或は真空圧着及び加熱により形成する。この時の樹脂フ
ィルムは完全硬化されていないものであれば、そのまま
張り付け加熱圧着させる。また、ビアの形成方法につい
ては、上述した第2の実施の形態におけるCSPの製造
方法と同様である。次に、ウエハ21上の露出した素子
電極23上に無電解メッキ法によりNi突起25を形成
する(b)。以降の工程については、上述した第2の実
施の形態におけるCSPの製造方法と同様である。
けるCSPの製造方法は、工法的にも工程数が多くさら
にコストもかさむバリアメタルの形成工程を含んでない
ので、従来に比べて容易に、しかも低いコストでCSP
を製造できる製造方法である。
第3の実施の形態においては、Ni突起であるとして説
明したが、これに限らず、無電解メッキ法によって形成
され、素子電極および金属配線の材質と接合性のよい材
質の金属でありさえすればよい。
述した第2および第3の実施の形態においては、複数の
小素子の平面集合体を製造して、金属電極形成工程の
後、前記平面集合体をダイシングにより小素子毎に対応
する個片に分割するとして説明したが、個々の小素子を
単独に製造するとしてもよい。
に、本発明は、バリアメタルの形成を行うことなくCS
Pの配線層の形成を行うことによって、従来に比べて容
易に、しかも低いコストで製造される半導体装置及びそ
の製造方法を提供することができる。
面図、及び断面図。
造方法を示す断面フロー図。
方法を示す断面フロー図。
Claims (6)
- 【請求項1】 表面に素子電極およびパシベーション膜
を有する半導体素子と、前記パシベーション膜上に形成
され、前記素子電極の位置に開口部を有する第一の樹脂
層と、前記第一の樹脂層上に形成された金属配線と、前
記素子電極上に直接形成され、前記素子電極と前記金属
配線とを接続する金属層と、前記金属配線上と前記第一
の樹脂層上に形成され、前記金属配線上の一部分に開口
部を有する第二の樹脂層と、前記第二の樹脂層の開口部
に配置され、前記金属配線と接続する金属電極とを備
え、前記金属層は、無電解メッキによって形成されてい
ることを特徴とする半導体装置。 - 【請求項2】 前記金属層は、ニッケルであることを特
徴とする請求項1に記載の半導体装置。 - 【請求項3】 半導体素子の素子電極上に無電解メッキ
法により金属層を形成する金属層形成工程と、前記素子
電極の位置に開口部を設けるように前記半導体素子のパ
シベーション膜上に第一の樹脂層を形成する第一樹脂層
形成工程と、前記第一の樹脂層上に前記金属層と接続す
る金属配線を形成する金属配線形成工程と、前記金属配
線の一部に開口部を設けるように前記第一の樹脂層と前
記金属配線層上に第二の樹脂層を形成する第二樹脂層形
成工程と、前記第二の樹脂層の開口部に金属電極を形成
する金属電極形成工程とを備えることを特徴とする半導
体装置製造方法。 - 【請求項4】 前記金属層形成工程の後、前記第一樹脂
層形成工程が行われることを特徴とする請求項3に記載
の半導体装置製造方法。 - 【請求項5】 前記第一樹脂層形成工程の後、前記金属
層形成工程が行われることを特徴とする請求項3に記載
の半導体装置製造方法。 - 【請求項6】 前記半導体素子は、複数の小素子の平面
集合体であり、前記金属電極形成工程の後、ダイシング
により前記小素子毎に対応する個片に分割するダイシン
グ工程を備えることを特徴とする請求項3〜5のいずれ
かに記載の半導体装置製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28406797A JP3394696B2 (ja) | 1997-10-16 | 1997-10-16 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28406797A JP3394696B2 (ja) | 1997-10-16 | 1997-10-16 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11121647A true JPH11121647A (ja) | 1999-04-30 |
JP3394696B2 JP3394696B2 (ja) | 2003-04-07 |
Family
ID=17673869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28406797A Expired - Fee Related JP3394696B2 (ja) | 1997-10-16 | 1997-10-16 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3394696B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010061775A (ko) * | 1999-12-29 | 2001-07-07 | 이수남 | 웨이퍼 레벨 패키지 및 그의 제조 방법 |
WO2001052315A1 (fr) * | 2000-01-12 | 2001-07-19 | Toyo Kohan Co., Ltd. | Dispositif semi-conducteur et procede de production de celui-ci |
KR100333383B1 (ko) * | 1999-06-28 | 2002-04-18 | 박종섭 | 반도체 패키지의 솔더 볼 접합 강도 강화 방법 |
US6608377B2 (en) | 2001-01-30 | 2003-08-19 | Samsung Electronics Co., Ltd. | Wafer level package including ground metal layer |
JP2003282787A (ja) * | 2002-03-18 | 2003-10-03 | Samsung Electro Mech Co Ltd | チップパッケージ及びその製造方法 |
US6657282B2 (en) | 1998-02-27 | 2003-12-02 | Fujitsu Limited | Semiconductor device having a ball grid array and a fabrication process thereof |
JP2012074487A (ja) * | 2010-09-28 | 2012-04-12 | Toppan Printing Co Ltd | 半導体パッケージの製造方法 |
-
1997
- 1997-10-16 JP JP28406797A patent/JP3394696B2/ja not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6657282B2 (en) | 1998-02-27 | 2003-12-02 | Fujitsu Limited | Semiconductor device having a ball grid array and a fabrication process thereof |
US6784542B2 (en) | 1998-02-27 | 2004-08-31 | Fujitsu Limited | Semiconductor device having a ball grid array and a fabrication process thereof |
US6987054B2 (en) | 1998-02-27 | 2006-01-17 | Fujitsu Limited | Method of fabricating a semiconductor device having a groove formed in a resin layer |
US7064047B2 (en) | 1998-02-27 | 2006-06-20 | Fujitsu Limited | Semiconductor device having a ball grid array and a fabrication process thereof |
US7556985B2 (en) | 1998-02-27 | 2009-07-07 | Fujitsu Microelectronics Limited | Method of fabricating semiconductor device |
KR100333383B1 (ko) * | 1999-06-28 | 2002-04-18 | 박종섭 | 반도체 패키지의 솔더 볼 접합 강도 강화 방법 |
KR20010061775A (ko) * | 1999-12-29 | 2001-07-07 | 이수남 | 웨이퍼 레벨 패키지 및 그의 제조 방법 |
WO2001052315A1 (fr) * | 2000-01-12 | 2001-07-19 | Toyo Kohan Co., Ltd. | Dispositif semi-conducteur et procede de production de celui-ci |
US6608377B2 (en) | 2001-01-30 | 2003-08-19 | Samsung Electronics Co., Ltd. | Wafer level package including ground metal layer |
JP2003282787A (ja) * | 2002-03-18 | 2003-10-03 | Samsung Electro Mech Co Ltd | チップパッケージ及びその製造方法 |
JP2012074487A (ja) * | 2010-09-28 | 2012-04-12 | Toppan Printing Co Ltd | 半導体パッケージの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3394696B2 (ja) | 2003-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7125798B2 (en) | Circuit device and manufacturing method of circuit device | |
KR101193416B1 (ko) | 3차원 실장 반도체 장치 및 그의 제조 방법 | |
KR100386520B1 (ko) | 회로 장치의 제조 방법 및 회로 장치 | |
JP3335575B2 (ja) | 半導体装置およびその製造方法 | |
JP5065586B2 (ja) | 半導体装置の製造方法 | |
JP3888854B2 (ja) | 半導体集積回路の製造方法 | |
JP3842548B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US20050205977A1 (en) | Methods and apparatus for packaging integrated circuit devices | |
WO2000077844A1 (en) | Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package | |
JP3639514B2 (ja) | 回路装置の製造方法 | |
JPH07169796A (ja) | 半導体装置とその製造方法 | |
TWI390684B (zh) | 半導體封裝及其製造方法 | |
KR101214499B1 (ko) | 반도체 장치 및 전자 장치 | |
JP2001320011A (ja) | 板状体および半導体装置の製造方法 | |
JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
JP3618212B2 (ja) | 半導体装置及びその製造方法 | |
JP4739198B2 (ja) | 半導体装置の製造方法 | |
JP2001308258A (ja) | 半導体パッケージ及びその製造方法 | |
JP3394696B2 (ja) | 半導体装置及びその製造方法 | |
JP2001250876A (ja) | 半導体装置及びその製造方法 | |
JP2001217353A (ja) | 回路装置およびその製造方法 | |
JP2009147117A (ja) | リードフレーム型基板の製造方法及び半導体基板 | |
JP2003037344A (ja) | 回路装置およびその製造方法 | |
JP3733077B2 (ja) | 半導体装置およびその製造方法 | |
JP2001035866A (ja) | チップ型電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080131 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |