JP2001035866A - チップ型電子部品の製造方法 - Google Patents
チップ型電子部品の製造方法Info
- Publication number
- JP2001035866A JP2001035866A JP20995499A JP20995499A JP2001035866A JP 2001035866 A JP2001035866 A JP 2001035866A JP 20995499 A JP20995499 A JP 20995499A JP 20995499 A JP20995499 A JP 20995499A JP 2001035866 A JP2001035866 A JP 2001035866A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electronic component
- type electronic
- temporary holding
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【目的】 チップ型電子部品の外部端子ピッチを短くす
る。チップ型電子部品のサイズ及び厚みをほぼ半導体チ
ップの面積及び厚みに等しくする。 【解決手段】 半導体ウエハに形成された半導体素子１
２にバンプ１４を設け、バンプ１４の表面を保護膜１５
で覆う。仮保持基板１６に仮接着層１７を塗布し、バン
プ１４を仮接着層１７に埋め込むようにして半導体ウエ
ハと仮保持基板１６を一体化する。半導体ウエハをカッ
トして半導体素子１２を個々に分離した後、半導体素子
１２を封止樹脂１９で覆う。この封止樹脂１９も各半導
体素子１２毎にカットして分離し、ついで仮接着層１７
を溶解させて各半導体素子１２を仮保持基板１６から分
離する。最後に、バンプ１４を覆っている保護膜１５を
剥離させる。
る。チップ型電子部品のサイズ及び厚みをほぼ半導体チ
ップの面積及び厚みに等しくする。 【解決手段】 半導体ウエハに形成された半導体素子１
２にバンプ１４を設け、バンプ１４の表面を保護膜１５
で覆う。仮保持基板１６に仮接着層１７を塗布し、バン
プ１４を仮接着層１７に埋め込むようにして半導体ウエ
ハと仮保持基板１６を一体化する。半導体ウエハをカッ
トして半導体素子１２を個々に分離した後、半導体素子
１２を封止樹脂１９で覆う。この封止樹脂１９も各半導
体素子１２毎にカットして分離し、ついで仮接着層１７
を溶解させて各半導体素子１２を仮保持基板１６から分
離する。最後に、バンプ１４を覆っている保護膜１５を
剥離させる。
Description
【０００１】
【発明の属する技術分野】本発明はチップ型電子部品の
製造方法に関する。特に、フェースダウン実装用のチッ
プ部品の製造方法に関する。
製造方法に関する。特に、フェースダウン実装用のチッ
プ部品の製造方法に関する。
【０００２】
【従来の技術】従来より用いられているチップサイズの
パッケージ部品の製造方法を図１（ａ）〜（ｃ）に示
す。この製造方法では、まず合成樹脂等からなるパッケ
ージ基板１の上面に、金属層によって所定の配線パター
ン２を形成し、パッケージ基板１の表面に絶縁層３を形
成して絶縁層３により配線パターン２を覆う。ついで、
絶縁層３を部分的に開口し、配線パターン２の一部（半
導体等のチップの内部バンプとの接続部位）を開口４か
ら露出させる。パッケージ基板１には、配線パターン２
が形成されている位置でビアホール５を開口し、ビアホ
ール５を通して配線パターン２の一部をパッケージ基板
１の裏面へ露出させる〔図１（ａ）〕。
パッケージ部品の製造方法を図１（ａ）〜（ｃ）に示
す。この製造方法では、まず合成樹脂等からなるパッケ
ージ基板１の上面に、金属層によって所定の配線パター
ン２を形成し、パッケージ基板１の表面に絶縁層３を形
成して絶縁層３により配線パターン２を覆う。ついで、
絶縁層３を部分的に開口し、配線パターン２の一部（半
導体等のチップの内部バンプとの接続部位）を開口４か
ら露出させる。パッケージ基板１には、配線パターン２
が形成されている位置でビアホール５を開口し、ビアホ
ール５を通して配線パターン２の一部をパッケージ基板
１の裏面へ露出させる〔図１（ａ）〕。
【０００３】次に、電極パッド７上に内部バンプ８を形
成されたチップ６をパッケージ基板１上にフェースダウ
ン実装し、絶縁層３の開口４を通して内部バンプ８をパ
ッケージ基板１の配線パターン２に接続する〔図１
（ｂ）〕。
成されたチップ６をパッケージ基板１上にフェースダウ
ン実装し、絶縁層３の開口４を通して内部バンプ８をパ
ッケージ基板１の配線パターン２に接続する〔図１
（ｂ）〕。
【０００４】この後、例えばエポキシ樹脂等の封止樹脂
９により、チップ６全体を包むようにしてパッケージ基
板１の上面でチップ６を封止する。ついで、パッケージ
基板１を裏返してビアホール５に半田ボールを搭載し、
この状態でリフロー炉に通し、半田ボールをリフローさ
せることによってパッケージ基板１の裏面に配線パター
ン２と導通した外部バンプ１０を形成する〔図１
（ｃ）〕。
９により、チップ６全体を包むようにしてパッケージ基
板１の上面でチップ６を封止する。ついで、パッケージ
基板１を裏返してビアホール５に半田ボールを搭載し、
この状態でリフロー炉に通し、半田ボールをリフローさ
せることによってパッケージ基板１の裏面に配線パター
ン２と導通した外部バンプ１０を形成する〔図１
（ｃ）〕。
【０００５】
【発明が解決しようとする課題】上記のような製造方法
では、外部バンプ１０間のピッチ（外部端子ピッチ）
は、パッケージ基板１のビアホール５の間隔によって決
まり、現在標準化されている０.５〜１.０ｍｍ程度の外
部端子ピッチへの対応は容易である。しかし、パッケー
ジ基板１のビアホール５では狭ピッチ化に限界があるこ
とから、外部バンプ１０の狭ピッチ化やパッケージ部品
サイズの小型化に限界があった。また、パッケージ基板
１とチップ６とを重ね合わせる構造となっているので、
パッケージ部品の厚みの低減にも限界があった。
では、外部バンプ１０間のピッチ（外部端子ピッチ）
は、パッケージ基板１のビアホール５の間隔によって決
まり、現在標準化されている０.５〜１.０ｍｍ程度の外
部端子ピッチへの対応は容易である。しかし、パッケー
ジ基板１のビアホール５では狭ピッチ化に限界があるこ
とから、外部バンプ１０の狭ピッチ化やパッケージ部品
サイズの小型化に限界があった。また、パッケージ基板
１とチップ６とを重ね合わせる構造となっているので、
パッケージ部品の厚みの低減にも限界があった。
【０００６】本発明は上述の技術的問題点を解決するた
めになされたものであり、その目的とするところは、チ
ップ型電子部品の外部端子ピッチを短くでき、チップ型
電子部品のサイズ及び厚みをほぼチップの面積及び厚み
に等しくすることができるチップ型電子部品の製造方法
を提供することにある。
めになされたものであり、その目的とするところは、チ
ップ型電子部品の外部端子ピッチを短くでき、チップ型
電子部品のサイズ及び厚みをほぼチップの面積及び厚み
に等しくすることができるチップ型電子部品の製造方法
を提供することにある。
【０００７】
【課題を解決するための手段とその作用】請求項１に記
載のチップ型電子部品の製造方法は、基板に形成された
複数の素子の各電極パッド上に、バンプを形成する工程
と、前記各バンプを仮保持基板に固定する工程と、前記
基板を切断して個々の素子に分割する工程と、前記仮保
持基板に固定された各素子を被覆材で被覆する工程と、
前記被覆材が硬化した後、前記仮保持基板から各素子を
分離する工程とからなることを特徴としている。
載のチップ型電子部品の製造方法は、基板に形成された
複数の素子の各電極パッド上に、バンプを形成する工程
と、前記各バンプを仮保持基板に固定する工程と、前記
基板を切断して個々の素子に分割する工程と、前記仮保
持基板に固定された各素子を被覆材で被覆する工程と、
前記被覆材が硬化した後、前記仮保持基板から各素子を
分離する工程とからなることを特徴としている。
【０００８】請求項１に記載のチップ型電子部品の製造
方法によれば、各素子に形成されたバンプを仮保持基板
に固定した状態で各素子を被覆材で覆うことができるの
で、バンプ全体が被覆材によって覆われることがなく、
各素子に設けられたバンプを外部バンプとすることがで
きる。従って、外部バンプを素子の製造工程において形
成することができ、外部端子ピッチを狭ピッチ化するこ
とができる。
方法によれば、各素子に形成されたバンプを仮保持基板
に固定した状態で各素子を被覆材で覆うことができるの
で、バンプ全体が被覆材によって覆われることがなく、
各素子に設けられたバンプを外部バンプとすることがで
きる。従って、外部バンプを素子の製造工程において形
成することができ、外部端子ピッチを狭ピッチ化するこ
とができる。
【０００９】また、分離された各素子は仮保持基板に固
定されているので、複数の素子を一度に処理することが
でき、チップ型電子部品の製造効率を向上させることが
できる。
定されているので、複数の素子を一度に処理することが
でき、チップ型電子部品の製造効率を向上させることが
できる。
【００１０】また、本発明の方法によれば、素子を直接
に被覆材で被覆することができるので、チップ型電子部
品の薄型化や小型化が可能になる。
に被覆材で被覆することができるので、チップ型電子部
品の薄型化や小型化が可能になる。
【００１１】請求項２に記載のチップ型電子部品の製造
方法は、請求項１に記載したチップ型電子部品の製造方
法において、前記バンプを前記仮保持基板に固定する前
に、前記バンプの表面を保護膜によって被覆しておき、
前記仮保持基板から各素子を分離した後、前記保護膜を
バンプから除去することを特徴としている。
方法は、請求項１に記載したチップ型電子部品の製造方
法において、前記バンプを前記仮保持基板に固定する前
に、前記バンプの表面を保護膜によって被覆しておき、
前記仮保持基板から各素子を分離した後、前記保護膜を
バンプから除去することを特徴としている。
【００１２】請求項２に記載のチップ型電子部品の製造
方法にあっては、バンプを保護膜によって被覆してから
バンプを仮保持基板に固定し、仮保持基板から各素子を
分離した後、保護膜をバンプから除去しているので、バ
ンプを仮保持基板に固定する接着剤等の仮止め剤がバン
プに付着して残留するのを防ぐことができる。また、仮
保持基板に接着剤を介さずバンプを固定する場合、保護
膜によって、バンプと仮保持基板が直接接触することに
よるバンプの変質や変形を防ぐことができる。
方法にあっては、バンプを保護膜によって被覆してから
バンプを仮保持基板に固定し、仮保持基板から各素子を
分離した後、保護膜をバンプから除去しているので、バ
ンプを仮保持基板に固定する接着剤等の仮止め剤がバン
プに付着して残留するのを防ぐことができる。また、仮
保持基板に接着剤を介さずバンプを固定する場合、保護
膜によって、バンプと仮保持基板が直接接触することに
よるバンプの変質や変形を防ぐことができる。
【００１３】請求項３に記載のチップ型電子部品の製造
方法は、請求項１又は２に記載したチップ型電子部品の
製造方法における前記被覆工程が、樹脂によるディップ
法又はスピンコート法によって各素子を前記樹脂で被覆
するものであることを特徴としている。
方法は、請求項１又は２に記載したチップ型電子部品の
製造方法における前記被覆工程が、樹脂によるディップ
法又はスピンコート法によって各素子を前記樹脂で被覆
するものであることを特徴としている。
【００１４】請求項３に記載のチップ型電子部品の製造
方法にあっては、被覆材を樹脂によるディップ法又はス
ピンコート法によって形成しているので、簡単かつ安価
に各素子を被覆することができる。
方法にあっては、被覆材を樹脂によるディップ法又はス
ピンコート法によって形成しているので、簡単かつ安価
に各素子を被覆することができる。
【００１５】請求項４に記載のチップ型電子部品の製造
方法は、請求項１、２又は３に記載したチップ型電子部
品の製造方法において、前記被覆工程で各素子を被覆し
た被覆材が硬化した後、前記素子の分離位置と対応する
位置で被覆材を切断して分離することを特徴としてい
る。
方法は、請求項１、２又は３に記載したチップ型電子部
品の製造方法において、前記被覆工程で各素子を被覆し
た被覆材が硬化した後、前記素子の分離位置と対応する
位置で被覆材を切断して分離することを特徴としてい
る。
【００１６】請求項４に記載のチップ型電子部品の製造
方法にあっては、素子を被覆する被覆材を各素子の分離
位置と対応する位置で切断して分離しているから、各素
子を樹脂で被覆する際、各素子同士が、樹脂を介して結
合するような被覆条件又はダイシングライン幅であって
も、各素子を個別に樹脂で被覆する必要がなく、ウエハ
全体を一括被覆できるため、樹脂による被覆工程を簡略
にすることができる。
方法にあっては、素子を被覆する被覆材を各素子の分離
位置と対応する位置で切断して分離しているから、各素
子を樹脂で被覆する際、各素子同士が、樹脂を介して結
合するような被覆条件又はダイシングライン幅であって
も、各素子を個別に樹脂で被覆する必要がなく、ウエハ
全体を一括被覆できるため、樹脂による被覆工程を簡略
にすることができる。
【００１７】請求項５に記載のチップ型電子部品の製造
方法は、請求項１、２、３又は４に記載のチップ型電子
部品の製造方法における前記仮保持基板から各素子を分
離する工程が、前記仮保持基板をエッチング除去するこ
とにより、各素子を分離させるものであることを特徴と
している。
方法は、請求項１、２、３又は４に記載のチップ型電子
部品の製造方法における前記仮保持基板から各素子を分
離する工程が、前記仮保持基板をエッチング除去するこ
とにより、各素子を分離させるものであることを特徴と
している。
【００１８】請求項５に記載のチップ型電子部品の製造
方法にあっては、仮保持基板をエッチング除去するよう
にしているので、容易に仮保持基板を除去することがで
きる。
方法にあっては、仮保持基板をエッチング除去するよう
にしているので、容易に仮保持基板を除去することがで
きる。
【００１９】請求項６に記載のチップ型電子部品の製造
方法は、請求項１、２、３、４又は５に記載のチップ型
電子部品の製造方法における前記基板が半導体基板であ
り、前記素子が半導体素子であることを特徴としてい
る。
方法は、請求項１、２、３、４又は５に記載のチップ型
電子部品の製造方法における前記基板が半導体基板であ
り、前記素子が半導体素子であることを特徴としてい
る。
【００２０】特に、請求項６に記載のように、前記基板
が半導体基板であり、前記素子が半導体素子である場合
には、半導体製造プロセスを利用して製造することがで
き、外部端子をより狭ピッチ化することができる。
が半導体基板であり、前記素子が半導体素子である場合
には、半導体製造プロセスを利用して製造することがで
き、外部端子をより狭ピッチ化することができる。
【００２１】
【発明の実施の形態】（第１の実施形態）本発明の一実
施形態によるチップ型電子部品の製造方法を図２（ａ）
（ｂ）〜図５（ａ）（ｂ）に従って説明する。本実施形
態では、半導体素子のチップ型電子部品を製造する場合
について説明する。図２（ａ）に示すものは、複数個の
素子分離された半導体素子１２を形成されたＧａＡｓ等
の半導体ウエハ１１であって、各半導体素子１２の上面
には電極パッド１３が設けられ、各電極パッド１３上に
は例えば高さ１００μｍのバンプ１４が形成されてい
る。このバンプ１４は、例えばワイヤバンピングによっ
て形成することができるが、これに限らず蒸着法、電解
メッキ法、無電解メッキ法等によって形成されたもので
もよい。また、このバンプ１４の材料は特に限定される
ものではないが、例えばＡｕ、ハンダ等を用いることが
できる。ついで、図２（ｂ）に示すように、各バンプ１
４のみをフォトレジスト等の保護膜１５によって被覆す
る。なお、図２（ｂ）は図２（ａ）のＡ−Ａ線における
断面を拡大して表わしている。
施形態によるチップ型電子部品の製造方法を図２（ａ）
（ｂ）〜図５（ａ）（ｂ）に従って説明する。本実施形
態では、半導体素子のチップ型電子部品を製造する場合
について説明する。図２（ａ）に示すものは、複数個の
素子分離された半導体素子１２を形成されたＧａＡｓ等
の半導体ウエハ１１であって、各半導体素子１２の上面
には電極パッド１３が設けられ、各電極パッド１３上に
は例えば高さ１００μｍのバンプ１４が形成されてい
る。このバンプ１４は、例えばワイヤバンピングによっ
て形成することができるが、これに限らず蒸着法、電解
メッキ法、無電解メッキ法等によって形成されたもので
もよい。また、このバンプ１４の材料は特に限定される
ものではないが、例えばＡｕ、ハンダ等を用いることが
できる。ついで、図２（ｂ）に示すように、各バンプ１
４のみをフォトレジスト等の保護膜１５によって被覆す
る。なお、図２（ｂ）は図２（ａ）のＡ−Ａ線における
断面を拡大して表わしている。
【００２２】さらに、半導体ウエハやセラミック基板、
金属基板、樹脂基板等からなる仮保持基板１６の表面に
例えば５０μｍの均一な厚さで接着剤を塗布して仮接着
層１７を形成しておき、図３（ａ）（ｂ）に示すよう
に、この仮接着層１７内にバンプ１４の先端部を埋め込
むようにして仮保持基板１６に半導体ウエハ１１を接着
固定する。
金属基板、樹脂基板等からなる仮保持基板１６の表面に
例えば５０μｍの均一な厚さで接着剤を塗布して仮接着
層１７を形成しておき、図３（ａ）（ｂ）に示すよう
に、この仮接着層１７内にバンプ１４の先端部を埋め込
むようにして仮保持基板１６に半導体ウエハ１１を接着
固定する。
【００２３】なお、バンプ１４の固定に必ずしも仮接着
層１７は必要なく、バンプ１４を仮保持基板１６に、直
接あるいはバンプ表面の保護膜１５を介して固定しても
よい。仮接着層１７を用いず、保護膜１５を介してバン
プ１４を固定した場合には、バンプ１４と仮保持基板１
６とが接触することによってバンプ１４が変質したり、
変形したりするのを避けることができる。
層１７は必要なく、バンプ１４を仮保持基板１６に、直
接あるいはバンプ表面の保護膜１５を介して固定しても
よい。仮接着層１７を用いず、保護膜１５を介してバン
プ１４を固定した場合には、バンプ１４と仮保持基板１
６とが接触することによってバンプ１４が変質したり、
変形したりするのを避けることができる。
【００２４】この後、図４（ａ）に示すように、半導体
ウエハ１１のみを各素子毎にダイシングし、半導体ウエ
ハ１１を半導体チップ（分離された半導体素子１２）に
分割する。この状態では、各半導体チップ１２（以下、
半導体素子と同じ符号を用いることがある。）は個々に
分離されているが、各バンプ１４は仮保持基板１６に固
定されている。ついで、図４（ｂ）に示すように、例え
ば樹脂ディップ法やスピンコート法等により仮保持基板
１６の表面にエポキシ樹脂のような封止樹脂を塗布し、
半導体チップ１２全体を封止樹脂で被覆した後、例え
ば、仮保持基板１６を下にして封止樹脂１９を硬化させ
る。
ウエハ１１のみを各素子毎にダイシングし、半導体ウエ
ハ１１を半導体チップ（分離された半導体素子１２）に
分割する。この状態では、各半導体チップ１２（以下、
半導体素子と同じ符号を用いることがある。）は個々に
分離されているが、各バンプ１４は仮保持基板１６に固
定されている。ついで、図４（ｂ）に示すように、例え
ば樹脂ディップ法やスピンコート法等により仮保持基板
１６の表面にエポキシ樹脂のような封止樹脂を塗布し、
半導体チップ１２全体を封止樹脂で被覆した後、例え
ば、仮保持基板１６を下にして封止樹脂１９を硬化させ
る。
【００２５】封止樹脂１９で封止する際、半導体チップ
１２間の空間（ダイシングライン１８）が封止樹脂１９
で充填されている場合には、封止樹脂１９が硬化した
後、図４（ｃ）に示すように再び半導体チップ１２間で
封止樹脂１９をダイシングし、ダイシングライン２０に
よって個々の半導体チップ１２に分割する。このとき、
仮接着層１７の一部も一緒にダイシングしてもよい。こ
の結果、半導体チップ１２を封止樹脂１９で被覆された
チップ型電子部品２１が形成され、個々のチップ型電子
部品２１は仮接着層１７によってバンプ１４部分を仮保
持基板１６に固定されている。
１２間の空間（ダイシングライン１８）が封止樹脂１９
で充填されている場合には、封止樹脂１９が硬化した
後、図４（ｃ）に示すように再び半導体チップ１２間で
封止樹脂１９をダイシングし、ダイシングライン２０に
よって個々の半導体チップ１２に分割する。このとき、
仮接着層１７の一部も一緒にダイシングしてもよい。こ
の結果、半導体チップ１２を封止樹脂１９で被覆された
チップ型電子部品２１が形成され、個々のチップ型電子
部品２１は仮接着層１７によってバンプ１４部分を仮保
持基板１６に固定されている。
【００２６】ついで、仮接着層１７を例えば溶剤によっ
て溶解させることによって各チップ型電子部品２１を仮
保持基板１６から離脱させ、さらにバンプ１４表面の保
護膜１５を剥離除去し、図５（ａ）（ｂ）に示すような
チップ型電子部品２１を製作する。なお、仮保持基板１
６は仮接着層１７を溶解除去することにより、再使用で
きる。
て溶解させることによって各チップ型電子部品２１を仮
保持基板１６から離脱させ、さらにバンプ１４表面の保
護膜１５を剥離除去し、図５（ａ）（ｂ）に示すような
チップ型電子部品２１を製作する。なお、仮保持基板１
６は仮接着層１７を溶解除去することにより、再使用で
きる。
【００２７】このチップ型電子部品２１は、上記のよう
にして製造されるので、バンプ１４が封止樹脂１９によ
って覆われることがなく、各半導体素子１２に設けられ
たバンプ１４を外部バンプとすることができる。従っ
て、外部バンプを半導体素子の製造工程において精密に
形成することができ、外部端子ピッチを０.１ｍｍ程度
以下に狭ピッチ化することができる。
にして製造されるので、バンプ１４が封止樹脂１９によ
って覆われることがなく、各半導体素子１２に設けられ
たバンプ１４を外部バンプとすることができる。従っ
て、外部バンプを半導体素子の製造工程において精密に
形成することができ、外部端子ピッチを０.１ｍｍ程度
以下に狭ピッチ化することができる。
【００２８】また、このようにしてチップ型電子部品２
１を製造すれば、分離された各半導体素子１２を仮保持
基板１６に固定した状態で扱うことができるので、複数
の半導体素子１２を一度に処理することができ、チップ
型電子部品２１の製造効率を向上させることができる。
１を製造すれば、分離された各半導体素子１２を仮保持
基板１６に固定した状態で扱うことができるので、複数
の半導体素子１２を一度に処理することができ、チップ
型電子部品２１の製造効率を向上させることができる。
【００２９】また、本発明の方法によれば、半導体素子
１２を直接に封止樹脂１９で被覆することができるの
で、チップ型電子部品２１の薄型化や小型化が可能にな
ると共に、チップサイズパッケージを少ない材料費と製
造コストで簡便に製造することができる。
１２を直接に封止樹脂１９で被覆することができるの
で、チップ型電子部品２１の薄型化や小型化が可能にな
ると共に、チップサイズパッケージを少ない材料費と製
造コストで簡便に製造することができる。
【００３０】また、上記実施形態では、バンプ１４の表
面を保護膜１５で覆ったが、この保護膜１５は使用しな
くても差し支えない。保護膜１５を使用しない場合に
は、保護膜１５を形成する工程と保護膜１５を剥離除去
する工程とを省略できるので、チップ型電子部品２１の
製造工程を簡略にできる。一方、保護膜１５を用いるこ
とにより、バンプ１４に仮接着層１７が付着して残留す
るのを防ぐことができる。また、仮保持基板に接着剤を
介さずバンプを固定する場合、保護膜によって、バンプ
と基板が直接接触することによるバンプの変質や変形を
防ぐことができる。
面を保護膜１５で覆ったが、この保護膜１５は使用しな
くても差し支えない。保護膜１５を使用しない場合に
は、保護膜１５を形成する工程と保護膜１５を剥離除去
する工程とを省略できるので、チップ型電子部品２１の
製造工程を簡略にできる。一方、保護膜１５を用いるこ
とにより、バンプ１４に仮接着層１７が付着して残留す
るのを防ぐことができる。また、仮保持基板に接着剤を
介さずバンプを固定する場合、保護膜によって、バンプ
と基板が直接接触することによるバンプの変質や変形を
防ぐことができる。
【００３１】また、封止樹脂１９は個々の半導体チップ
１２毎に個別に形成すれば、封止樹脂をダイシングする
必要が無くなるが、図４（ｂ）のように封止樹脂を全体
に一度に塗布すれば、封止樹脂の塗布工程を容易にでき
る。
１２毎に個別に形成すれば、封止樹脂をダイシングする
必要が無くなるが、図４（ｂ）のように封止樹脂を全体
に一度に塗布すれば、封止樹脂の塗布工程を容易にでき
る。
【００３２】（第２の実施形態）また、図示しないが、
別な実施形態としては、次のようにしてもよい。仮保持
基板１６として、エッチング除去可能な材質からなるも
のを用い、上記実施形態の図２〜図４（ｃ）に示すよう
にして、仮接着層１７によって仮保持基板１６に固定さ
れた複数のチップ型電子部品２１を形成する。この後、
仮保持基板１６をエッチング除去してチップ型電子部品
２１を個々に分離させる。ついで、チップ型電子部品２
１に付着している仮接着層１７を例えば溶剤等で溶解さ
せ、さらに保護膜１５も剥離除去し、図５のようなチッ
プ型電子部品２１を製作する。
別な実施形態としては、次のようにしてもよい。仮保持
基板１６として、エッチング除去可能な材質からなるも
のを用い、上記実施形態の図２〜図４（ｃ）に示すよう
にして、仮接着層１７によって仮保持基板１６に固定さ
れた複数のチップ型電子部品２１を形成する。この後、
仮保持基板１６をエッチング除去してチップ型電子部品
２１を個々に分離させる。ついで、チップ型電子部品２
１に付着している仮接着層１７を例えば溶剤等で溶解さ
せ、さらに保護膜１５も剥離除去し、図５のようなチッ
プ型電子部品２１を製作する。
【００３３】このように仮保持基板を溶解させるように
すれば、容易に仮保持基板を除去することができる。な
お、上記実施形態では半導体素子のチップ型電子部品を
製造する場合について説明したが、これに限られること
なく、本発明は、例えば圧電素子等の、その他の電子素
子のチップ型電子部品を製造する場合にも適用すること
ができる。
すれば、容易に仮保持基板を除去することができる。な
お、上記実施形態では半導体素子のチップ型電子部品を
製造する場合について説明したが、これに限られること
なく、本発明は、例えば圧電素子等の、その他の電子素
子のチップ型電子部品を製造する場合にも適用すること
ができる。
【００３４】
【発明の効果】請求項１に記載のチップ型電子部品の製
造方法によれば、各素子に形成されたバンプを仮保持基
板に固定した状態で各素子を被覆材で覆うことができる
ので、バンプが被覆材によって覆われることがなく、各
素子に設けられたバンプを外部バンプとすることがで
き、外部端子ピッチを狭ピッチ化することができる。
造方法によれば、各素子に形成されたバンプを仮保持基
板に固定した状態で各素子を被覆材で覆うことができる
ので、バンプが被覆材によって覆われることがなく、各
素子に設けられたバンプを外部バンプとすることがで
き、外部端子ピッチを狭ピッチ化することができる。
【００３５】また、分離された各素子は仮保持基板に固
定されているので、複数の素子を一度に処理することが
でき、チップ型電子部品の製造効率を向上させることが
できる。さらに、本発明の方法によれば、素子を直接に
被覆材で被覆することができるので、チップ型電子部品
の薄型化や小型化が可能になる。
定されているので、複数の素子を一度に処理することが
でき、チップ型電子部品の製造効率を向上させることが
できる。さらに、本発明の方法によれば、素子を直接に
被覆材で被覆することができるので、チップ型電子部品
の薄型化や小型化が可能になる。
【００３６】請求項２に記載のチップ型電子部品の製造
方法によれば、バンプを保護膜によって被覆してからバ
ンプを仮保持基板に固定し、仮保持基板から各素子を分
離した後、保護膜をバンプから除去しているので、バン
プを仮保持基板に固定する接着剤等の仮止め剤がバンプ
に付着して残留するのを防ぐことができる。
方法によれば、バンプを保護膜によって被覆してからバ
ンプを仮保持基板に固定し、仮保持基板から各素子を分
離した後、保護膜をバンプから除去しているので、バン
プを仮保持基板に固定する接着剤等の仮止め剤がバンプ
に付着して残留するのを防ぐことができる。
【００３７】請求項３に記載のチップ型電子部品の製造
方法によれば、被覆材を樹脂によるディップ法又はスピ
ンコート法によって形成しているので、簡単かつ安価に
各素子を被覆することができる。
方法によれば、被覆材を樹脂によるディップ法又はスピ
ンコート法によって形成しているので、簡単かつ安価に
各素子を被覆することができる。
【００３８】請求項４に記載のチップ型電子部品の製造
方法によれば、素子を被覆する被覆材を各素子の分離位
置と対応する位置で切断して分離しているから、各素子
を樹脂で被覆する際、各素子を個別に樹脂で被覆する必
要がなく、樹脂による被覆工程を簡略にすることができ
る。
方法によれば、素子を被覆する被覆材を各素子の分離位
置と対応する位置で切断して分離しているから、各素子
を樹脂で被覆する際、各素子を個別に樹脂で被覆する必
要がなく、樹脂による被覆工程を簡略にすることができ
る。
【００３９】請求項５に記載のチップ型電子部品の製造
方法によれば、仮保持基板をエッチング除去するように
しているので、容易に仮保持基板を除去することができ
る。
方法によれば、仮保持基板をエッチング除去するように
しているので、容易に仮保持基板を除去することができ
る。
【図１】（ａ）（ｂ）（ｃ）は、従来におけるチップ型
電子部品の製造工程を示す断面図である。
電子部品の製造工程を示す断面図である。
【図２】本発明の一実施形態によるチップ型電子部品の
製造方法を示す図であって、（ａ）はウエハの各半導体
チップに形成されたバンプを示す斜視図、（ｂ）はバン
プの表面を保護膜で覆った状態を示す一部破断した断面
図である。
製造方法を示す図であって、（ａ）はウエハの各半導体
チップに形成されたバンプを示す斜視図、（ｂ）はバン
プの表面を保護膜で覆った状態を示す一部破断した断面
図である。
【図３】（ａ）（ｂ）は、図２の次工程において仮接着
層により仮保持基板１６と接合されたウエハを示す一部
破断した断面図及び斜視図である。
層により仮保持基板１６と接合されたウエハを示す一部
破断した断面図及び斜視図である。
【図４】図３の次工程であって、（ａ）は分離された半
導体チップを示す一部破断した断面図、（ｂ）は封止樹
脂に封止された半導体チップを示す一部破断した断面
図、（ｃ）は分離された封止樹脂を示す一部破断した断
面図である。
導体チップを示す一部破断した断面図、（ｂ）は封止樹
脂に封止された半導体チップを示す一部破断した断面
図、（ｃ）は分離された封止樹脂を示す一部破断した断
面図である。
【図５】（ａ）（ｂ）は、同上の工程を経て製作された
チップ型電子部品を示す一部破断した断面図及び斜視図
である。
チップ型電子部品を示す一部破断した断面図及び斜視図
である。
１１ 半導体ウエハ １２ 半導体チップ（半導体素子） １４ バンプ １５ 保護膜 １６ 仮保持基板 １７ 仮接着層 １９ 封止樹脂
Claims (6)
- 【請求項１】 基板上に形成された複数の素子の各電極
パッド上に、バンプを形成する工程と、 前記各バンプを仮保持基板に固定する工程と、 前記基板を切断して個々の素子に分割する工程と、 前記仮保持基板に固定された各素子を被覆材で被覆する
工程と、 前記被覆材が硬化した後、前記仮保持基板から各素子を
分離する工程とを有することを特徴とするチップ型電子
部品の製造方法。 - 【請求項２】 前記バンプを前記仮保持基板に固定する
前に、前記バンプの表面を保護膜によって被覆してお
き、前記仮保持基板から各素子を分離した後、前記保護
膜をバンプから除去することを特徴とする、請求項１に
記載のチップ型電子部品の製造方法。 - 【請求項３】 前記被覆工程は、樹脂によるディップ法
又はスピンコート法によって各素子を前記被覆材で被覆
するものであることを特徴とする、請求項１又は２に記
載のチップ型電子部品の製造方法。 - 【請求項４】 前記被覆工程において各素子を被覆した
被覆材が硬化した後、前記素子の分離位置と対応する位
置で該被覆材を切断して分離することを特徴とする、請
求項１、２又は３に記載のチップ型電子部品の製造方
法。 - 【請求項５】 前記仮保持基板から各素子を分離する工
程は、前記仮保持基板をエッチング除去することによ
り、各素子を分離させるものであることを特徴とする、
請求項１、２、３又は４に記載のチップ型電子部品の製
造方法。 - 【請求項６】 前記基板が半導体基板であり、前記素子
が半導体素子であることを特徴とする、請求項１、２、
３、４又は５に記載のチップ型電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20995499A JP4078760B2 (ja) | 1999-07-23 | 1999-07-23 | チップ型電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20995499A JP4078760B2 (ja) | 1999-07-23 | 1999-07-23 | チップ型電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001035866A true JP2001035866A (ja) | 2001-02-09 |
| JP4078760B2 JP4078760B2 (ja) | 2008-04-23 |
Family
ID=16581426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20995499A Expired - Lifetime JP4078760B2 (ja) | 1999-07-23 | 1999-07-23 | チップ型電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4078760B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1298060C (zh) * | 2002-03-04 | 2007-01-31 | 松下电器产业株式会社 | 薄膜压电元件的制造方法和元件收纳夹具 |
| JP2007273941A (ja) * | 2006-03-07 | 2007-10-18 | Sanyo Semiconductor Co Ltd | 半導体装置の製造方法 |
| JP2014177398A (ja) * | 2007-09-12 | 2014-09-25 | Smoltek Ab | ナノ構造体による隣接層の接続および接合 |
| JP2016525799A (ja) * | 2013-07-19 | 2016-08-25 | コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． | 基板キャリアを有さず光学素子を有するｐｃｌｅｄ |
| KR101680978B1 (ko) | 2015-08-04 | 2016-11-29 | 앰코 테크놀로지 코리아 주식회사 | 플렉시블 반도체 패키지 및 이의 제조 방법 |
-
1999
- 1999-07-23 JP JP20995499A patent/JP4078760B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1298060C (zh) * | 2002-03-04 | 2007-01-31 | 松下电器产业株式会社 | 薄膜压电元件的制造方法和元件收纳夹具 |
| JP2007273941A (ja) * | 2006-03-07 | 2007-10-18 | Sanyo Semiconductor Co Ltd | 半導体装置の製造方法 |
| JP2014177398A (ja) * | 2007-09-12 | 2014-09-25 | Smoltek Ab | ナノ構造体による隣接層の接続および接合 |
| JP2016525799A (ja) * | 2013-07-19 | 2016-08-25 | コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． | 基板キャリアを有さず光学素子を有するｐｃｌｅｄ |
| KR101680978B1 (ko) | 2015-08-04 | 2016-11-29 | 앰코 테크놀로지 코리아 주식회사 | 플렉시블 반도체 패키지 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4078760B2 (ja) | 2008-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6972480B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| US7576004B2 (en) | Semiconductor chip and method of manufacturing semiconductor chip | |
| KR100510556B1 (ko) | 초박형 반도체 패키지 및 그 제조방법 | |
| JP3842548B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US20040056340A1 (en) | Semiconductor package and method of fabricating the same | |
| JPH11312749A (ja) | 半導体装置及びその製造方法及びリードフレームの製造方法 | |
| JP2002246535A (ja) | 半導体集積回路 | |
| KR101214499B1 (ko) | 반도체 장치 및 전자 장치 | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000269166A (ja) | 集積回路チップの製造方法及び半導体装置 | |
| US20040127011A1 (en) | [method of assembling passive component] | |
| US8072068B2 (en) | Semiconductor device and a method for manufacturing the same | |
| JP2002009108A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001094033A (ja) | 半導体チップモジュール及びその製造方法 | |
| JP4078760B2 (ja) | チップ型電子部品の製造方法 | |
| US20220344300A1 (en) | Electronic device and manufacturing method thereof | |
| JP2004235420A (ja) | 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法 | |
| US7160796B2 (en) | Method for manufacturing wiring board and semiconductor device | |
| JP2000306949A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JPH11121647A (ja) | 半導体装置及びその製造方法 | |
| JP2000150557A (ja) | 半導体装置およびその製造方法 | |
| JP2008053406A (ja) | 半導体装置およびその製造方法 | |
| US20240203919A1 (en) | Integrated circuit having exposed leads | |
| KR100379086B1 (ko) | 반도체패키지제조방법 | |
| JPH10340923A (ja) | 半導体装置の接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4078760 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |