JP2002246535A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2002246535A JP2002246535A JP2001040302A JP2001040302A JP2002246535A JP 2002246535 A JP2002246535 A JP 2002246535A JP 2001040302 A JP2001040302 A JP 2001040302A JP 2001040302 A JP2001040302 A JP 2001040302A JP 2002246535 A JP2002246535 A JP 2002246535A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- connection
- semiconductor chip
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02377—Fan-in arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05184—Tungsten [W] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0616—Random array, i.e. array with no symmetry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73207—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
複数個搭載して、プリント配線板上の部品点数を削減す
る。 【解決手段】 複数の接続電極が設けられた半導体チッ
プの表面を、接続電極が露出されるように下部絶縁膜で
被覆し、下部絶縁膜上に一端が接続電極に接続されると
ともに他端に部品用接続部が設けられた複数の配線パタ
ーンを形成し、部品用接続部が露出されるように配線パ
ターンを上部絶縁膜で被覆し、異なる部品用接続部間に
ディスクリート電子部品を接続した構成とする。
Description
関し、さらに詳しくは、電子機器に搭載、内蔵される半
導体集積回路に関する。
分野では、内部に搭載される電子部品の小型化、高機能
化、高密度化、高密度実装化が図られている。また、機
器の小型化を図るため、できるだけ少ない電子部品で機
器を構成することも研究されており、これに応じて、従
来では別々のパッケージに収納していた複数の半導体集
積回路(以下「IC」ともいう)を、一個のパッケージ
に収納することも行われている。
公報に記載のような構造の半導体装置が知られている。
この半導体装置では、半導体チップに並設した導電板上
にディスクリート電子部品を接着固定することで、半導
体チップとディスクリート電子部品とを一個のパッケー
ジに収納した構造となっている。この構造を図9(a)
および図9(b)に示す。図9(b)は図9(a)のD
−D断面を示している。
絶縁層82を設け、その上に2枚の導電板83,84を
並設し、この上に導電性接着剤86によりディスクリー
ト電子部品85を接着固定している。そして、各部の電
極等をリード端子87に電気的に接続し、その周囲を樹
脂封止部88で覆うことで、基板への実装密着の優れた
半導体パッケージを形成した構造となっている。
10(a)および図10(b)に示すような、パッケー
ジのサイズが半導体チップと同じサイズとなっているC
SP(Chip Size Package :チップ・サイズ・パッケー
ジ)の一種の半導体装置が知られている。図10(b)
は図10(a)のE−E断面である。
93が設けられた半導体チップ92の表面を、電極パッ
ド93が露出されるように第1絶縁層94で被覆し、第
1絶縁層94上に、一端が電極パッド93に接続される
とともに他端に外部端子用電極パッド97が設けられた
複数の配線パターン95を形成し、配線パターン95
を、外部端子用電極パッド97が露出されるように第2
絶縁層96で被覆し、外部端子用電極パッド97上にハ
ンダバンプからなる外部接続用端子99を形成した構造
となっている。
(a)および図9(b)で示した半導体装置では、導電
板83,84を半導体チップ81に取り付けるために、
接着剤としてのポリイミド等からなる絶縁性シート82
を半導体チップ81に貼り付け、それにCuからなる導
電板83,84を貼り付ける工程が必要であり、この作
業が難しいという問題がある。すなわち、機械的動作
で、接着剤を介して0.5mm角以下の板状の物体を貼
り付ける作業は難しく、特に複数枚の導電板を密な状態
で貼り付けるのは極めて困難である。
0.8mmサイズのディスクリート電子部品を実装する
には、理論的には、0.7×1.0mmの領域に実装用
導電部が2箇所あれば十分である。しかし、図9では、
2枚の導電板83,84が半導体チップ81の7〜8割
を占めている。これは、導電板83,84の取り扱いを
容易にし、接地電極または電源電極に接続する際のワイ
ヤーを短くするために、導電板83,84を大きくして
いるものと思われる。
れたもので、半導体チップ上にディスクリート電子部品
を複数個搭載して、プリント配線板上の部品点数を削減
するようにした半導体集積回路を提供するものである。
極が表面に設けられた半導体チップと、接続電極が露出
されるように半導体チップの表面を被覆する下部絶縁層
と、下部絶縁層上に形成され一端が接続電極に接続され
るとともに他端に部品用接続部が設けられた複数の配線
部と、部品用接続部が露出されるように配線部を被覆す
る上部絶縁層と、異なる部品用接続部間に接続された電
子部品とを備えてなる半導体集積回路である。
部品用接続部を設けた配線部を形成し、異なる部品用接
続部間に電子部品を接続した構成としたので、半導体チ
ップの表面に電子部品を搭載したものを一つの半導体集
積回路としてパッケージ化することができる。
接続電極が表面に設けられたものであればよい。接続電
極とは、ワイヤーでリード端子とボンディグ接合され
る、通常電極パッドと呼ばれる部分を意味する。半導体
チップは、どのような半導体チップであってもよく、例
えば、Si等の14族(旧IV族・日本式)半導体ある
いは化合物半導体などの各種の半導体基板(ウェーハ)
に集積回路を形成してダイシングした、一般に半導体チ
ップと呼ばれるものであればよい。
の容易性、およびコストの点から、有機系のポリマーを
用いて形成することが望ましい。このポリマーとして
は、例えばポリイミドなどが挙げられる。接続電極が露
出されるようにするためには、パターニングが必要であ
るが、そのためには感光性のポリマーを用いてもよい。
また非感光性のポリマーを形成し、それを感光性のレジ
ストでパターニングしてもよい。
ものであり、各種のエッチングや電解メッキで形成した
各種の配線パターンを含むものである。
品と呼ばれるものであり、異なる部品用接続部間に接続
される。部品用接続部は、通常表面に金メッキが施され
ていることが多く、ディスクリート電子部品を異なる部
品用接続部間に接続するには、部品用接続部にハンダペ
ーストを載せてその上にディスクリート電子部品を置
き、リフロー炉などを通してリフローすることにより接
続することができる。
〜図8に基づき説明する。なお、これによって本発明が
限定されるものではない。
の実施形態1を示す説明図である。図1(b)は図1
(a)のA−A断面を示している。半導体集積回路1
は、電極パッド(第1の接続部)3が設けられた半導体
チップ(「ICチップ」ともいう)2、下部絶縁膜(下
部絶縁層)4、配線(配線部)5、上部絶縁膜(上部絶
縁層)6、部品接続端子(第2の接続部)7、ディスク
リート電子部品8から構成されている。
電極パッド3が設けられている。半導体チップ2の表面
は、電極パッド3の部分を除いて、下部絶縁膜4により
被覆されている。下部絶縁膜4の上には複数の配線5が
形成されている。配線5の一端は電極パッド3に接続さ
れ、他端には接続用パッドが設けられ、接続用パッドの
上にハンダからなる部品接続端子7が形成されている。
続用パッドの部分を除いて、上部絶縁膜6により被覆さ
れている。ディスクリート電子部品8は、異なる配線5
の部品接続端子7間に接続されている。
導体集積回路の製造プロセスを示す説明図である。これ
らの図に基づいて製造プロセスを説明する。半導体チッ
プ2は、シリコン(Si)をベースとし、内部に集積回
路が形成されたものである。この半導体チップ2には、
金属でできたワイヤーがボンディング接合される電極パ
ッド3が設けられている。
ド3の部分を除いて、厚さ5μmのポリイミドの下部絶
縁膜4で覆う(図2(a)参照)。下部絶縁膜4の下に
は、図示していないが、SiO2 やSiN等の絶縁膜が
存在する。
キで形成する。この配線5は、電極パッド3からディス
クリート電子部品8が搭載される部分にかけて、電気的
に導通のとれるパターンを形成している(図2(b)参
照)。
まず、電極パッド3と下部絶縁膜4の上、つまり半導体
チップ2の全面に、チタンタングステン(TiW)と銅
(Cu)を順に、各々約0.1μmの厚みになるようス
パッター処理にて形成する。次に、銅の上に感光性レジ
ストを10μmの厚さで塗布し、マスクを介して露光
し、現像を行うことにより、配線5を形成する部分の溝
を形成する(図示せず)。その溝に電解メッキにより、
厚さ5μmの銅を析出させ、先の感光性レジストを化学
的に剥離し、表面に露出した銅とチタンタングステンの
スパッター膜を除去することで、独立した銅の配線5を
形成する。
半導体チップ2の全面に、感光性ポリマーを10μmの
厚さで塗布し、ディスクリート電子部品8が搭載される
部分、つまり接続用パッドの部分が露出されるように、
マスクを介して露光し、現像を行うことで、上部絶縁膜
6を形成する(図2(c)参照)。
性のポリマーと感光性レジストを使用してもよい。すな
わち、非感光性のポリマーを塗布し、その上に感光性レ
ジストを塗布し、マスクを介して露光し、現像を行うこ
とで、感光性レジストと非感光性ポリマーに対して同時
に、ディスクリート電子部品接続用の開口(接続用パッ
ド)を形成してもよい。この方法でも同一の構造が得ら
れる。
きるように露出させた銅の配線5の部分、つまり接続用
パッドの部分に、無電解メッキによりニッケル(Ni)
を3μm、その上に金(Au)を0.1μm形成する
(図示していない)。
することで部品接続端子7を形成し(図2(d)参
照)、その部品接続端子7の上にディスクリート電子部
品8を載せ、リフロー処理によりディスクリート電子部
品8を固定する(図2(e)参照)。
化(ダイシング)を行い、半導体集積回路1が完成す
る。このように、ウェーハ状態で半導体チップ2の組み
立てを行った後、ディスクリート電子部品8を搭載し、
その後ダイシングを行う。
造プロセスにより完成した半導体集積回路1をパッケー
ジ化した状態を示す説明図である。図3(a)はTSO
P(Thin Small Outline Package:シン・スモール・ア
ウトライン・パッケージ)とよばれる半導体パッケージ
の内部構造を示し、図3(b)はCSPとよばれる半導
体パッケージの内部構造を示している。
体集積回路1を樹脂モールドすることにより、従来のパ
ッケージと全く同じ外観の、例えば半導体パッケージ7
0や半導体パッケージ71を製造する。
は、ディスクリート電子部品8が搭載された半導体チッ
プ2を、ダイパッド14とよばれる領域に、銀ペースト
等のダイアタッチ材11で固定し、全体をエポキシ系樹
脂16で封止し、電極パッドとリード端子17をワイヤ
ー12で電気的に接続した構造となっている。
は、半導体チップのサイズに極めて近いパッケージであ
る。この半導体パッケージ71では、絶縁部15aと導
電部15bを有するプリント回路基板15の上に、ディ
スクリート電子部品8が搭載された半導体チップ2を、
ポリイミド系の絶縁シート等のダイアタッチ材11で固
定し、全体をエポキシ系樹脂16で封止し、電極パッド
と導電部15bをワイヤー12で電気的に接続し、プリ
ント回路基板15の半導体チップ2を搭載していない面
に、外部接続端子19を設けた構造となっている。
の実施形態2を示す説明図である。図4(b)は図4
(a)のB−B断面を示している。本実施形態の半導体
集積回路は、実施形態1で示した半導体集積回路を発展
させた構造となっている。
22の電極パッド23形成面を下向きにし、この下向き
面に、下部絶縁膜24、配線25、上部絶縁膜26、部
品接続端子27、外部接続端子29を形成した構造とな
っている。すなわち、配線25上に、接続用パッドと外
部接続端子用パッドを形成している。そして、接続用パ
ッドの上に部品接続端子27を形成し、部品接続端子2
7にディスクリート電子部品28を搭載している。ま
た、外部接続端子用パッドの上にハンダバンプからなる
外部接続端子29を形成している。
ド23から外部接続端子29まで配置した配線25の途
中または分岐した部分に設けてもよいし、外部接続端子
29から延長した配線25の部分に設けてもよい。
の領域は、厚さ10μmの感光性ポリマーからなる上部
絶縁膜26で覆われている。
導体集積回路の製造プロセスを示す説明図である。これ
らの図に基づいて製造プロセスを説明する。半導体チッ
プ22は実施形態1のものと同じであり、まず、実施形
態1と同様に、半導体チップ2の表面を下部絶縁膜4で
覆う(図5(a)参照)。
(図5(b)参照)、次に、接続用パッドと外部接続端
子用パッドの部分を除く半導体チップ2の全面に、上部
絶縁膜6を形成する(図5(c)参照)。
用パッドの部分に、ハンダペーストを印刷することで、
ディスクリート電子部品8搭載用の部品接続端子27と
外部接続端子形成用の接続部27aを形成する(図5
(d)参照)。
ト電子部品8を載せるとともに、接続部27aの上にハ
ンダーボールを載せ、リフロー処理を行うことにより、
部品接続端子7にディスクリート電子部品8を固定する
とともに、接続部27aの上にハンダバンプからなる外
部接続端子29を形成する(図5(e)参照)。このよ
うに、外部接続端子29の取り付けは、ディスクリート
電子部品8の取り付けと同時に行う。そして、最後にダ
イシングを行う。
なる点は、ワイヤー12が接続される電極パッド23上
の配線25が上部絶縁膜26で覆われていることと、外
部接続端子29を取り付けていることである。
の実施形態3を示す説明図である。図6(b)は図6
(a)のC−C断面を示している。本実施形態の半導体
集積回路も、実施形態1で示した半導体集積回路を発展
させた構造となっている。
形成面を上に向けた半導体チップ42と電極パッド53
形成面を下に向けた半導体チップ52とをフリップチッ
プで接続した構造となっている。
3形成面には、下部絶縁膜44、配線45、上部絶縁膜
46が順次形成されている。配線45は、一端が電極パ
ッド43に接続され、他端にはディスクリート電子部品
48が搭載される部品接続端子47と、ハンダバンプか
らなる接続部59に接続するための円形パッドが形成さ
れている。この円形パッドは、配線45の端または途中
に形成されている。上向きの半導体チップ42の上面
は、それらの円形パッドの一部が露出するように、厚さ
10μmの感光性ポリマーからなる上部絶縁膜46で覆
われている。
3形成面には、下部絶縁膜54、配線55、上部絶縁膜
56が順次形成されている。配線55は、一端が電極パ
ッド53に接続され、他端には接続部59に接続するた
めの円形パッドが形成されている。下向きの半導体チッ
プ52の下面は、それらの円形パッドの一部が露出する
ように、厚さ10μmの感光性ポリマーからなる上部絶
縁膜56で覆われている。
パッドと下向きの半導体チップ52の円形パッドが接続
部59を介して接合されている。
体集積回路41では、配線45、配線55、接続部59
を介して、半導体チップ42、半導体チップ52、ディ
スクリート電子部品48が必要な箇所に応じて相互に電
気的接続がなされていることになる。
チップ52の電極パッド53は全て半導体チップ42の
電極パッド43と電気的に接続しているが、半導体チッ
プ52専用の接続パッドを半導体チップ42上に配線4
5の一部として設けるようにしてもよい。
ケージ化した状態を示す説明図であり、上述した半導体
集積回路41は、この図に示すようなパッケージ73に
組み立てられる。
態の半導体集積回路を示す説明図であり、この図に示す
ように、上述した半導体集積回路は、ウェーハ100の
状態で終始一貫して組み立て、最後にダイシングを行う
ことで個片化する。
られた半導体チップの表面を、電極パッドが露出される
ように下部絶縁膜で被覆し、その上に複数の配線を形成
して、配線の一端を電極パッド接続するとともに、配線
の他端に部品接続端子を設け、部品接続端子が露出され
るように配線部を上部絶縁膜で被覆し、異なる配線の部
品接続端子間にディスクリート電子部品を接続すること
により、半導体チップ上に、小さなディスクリート電子
部品を複数個搭載することができ、これによりプリント
配線板上の部品点数を削減することができる。
電子部品を半導体チップ上に複数個搭載することができ
るので、プリント配線板上の部品点数削減に寄与でき
る。
明図である。
示す説明図である。
体集積回路をパッケージ化した状態を示す説明図であ
る。
明図である。
示す説明図である。
明図である。
た状態を示す説明図である。
ある。
とを一個のパッケージに収納した構造を示す説明図であ
る。
導体装置を示す説明図である。
Claims (6)
- 【請求項1】 複数の接続電極が表面に設けられた半導
体チップと、 接続電極が露出されるように半導体チップの表面を被覆
する下部絶縁層と、 下部絶縁層上に形成され一端が接続電極に接続されると
ともに他端に部品用接続部が設けられた複数の配線部
と、 部品用接続部が露出されるように配線部を被覆する上部
絶縁層と、 異なる部品用接続部間に接続された電子部品を備えてな
る半導体集積回路。 - 【請求項2】 請求項1記載の半導体集積回路に、他の
半導体集積回路をフリップチップ接続してなる半導体集
積回路。 - 【請求項3】 配線部に形成された外部端子用接続部
と、外部端子用接続部に形成された外部接続用端子をさ
らに備えてなる請求項1記載の半導体集積回路。 - 【請求項4】 請求項3記載の半導体集積回路の外部接
続用端子に、他の半導体集積回路をフリップチップ接続
してなる半導体集積回路。 - 【請求項5】 請求項1または2記載の半導体集積回路
をダイパットに搭載し、接続電極とリード端子とをワイ
ヤーで接続し、半導体集積回路、ダイパットおよびワイ
ヤーを樹脂により封止し、リード端子の一部を露出させ
てなる半導体集積回路装置。 - 【請求項6】 請求項1または2記載の半導体集積回路
を、絶縁基板と導電部からなるプリント回路基板の一方
面に搭載し、接続電極とプリント回路基板の導電部とを
ワイヤーで接続し、半導体集積回路およびワイヤーを樹
脂により封止し、プリント回路基板の他方面に導電部と
電気的に接続された外部接続用端子を形成してなる半導
体集積回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001040302A JP3888854B2 (ja) | 2001-02-16 | 2001-02-16 | 半導体集積回路の製造方法 |
US10/059,113 US6921980B2 (en) | 2001-02-16 | 2002-01-31 | Integrated semiconductor circuit including electronic component connected between different component connection portions |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001040302A JP3888854B2 (ja) | 2001-02-16 | 2001-02-16 | 半導体集積回路の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006174056A Division JP2006295208A (ja) | 2006-06-23 | 2006-06-23 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002246535A true JP2002246535A (ja) | 2002-08-30 |
JP3888854B2 JP3888854B2 (ja) | 2007-03-07 |
Family
ID=18902937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001040302A Expired - Fee Related JP3888854B2 (ja) | 2001-02-16 | 2001-02-16 | 半導体集積回路の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6921980B2 (ja) |
JP (1) | JP3888854B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006041401A (ja) * | 2004-07-29 | 2006-02-09 | Sharp Corp | 半導体装置及びその製造方法 |
US7166916B2 (en) | 2004-03-31 | 2007-01-23 | Sharp Kabushiki Kaisha | Manufacturing method for semiconductor integrated circuit, semiconductor integrated circuit, and semiconductor integrated circuit apparatus |
JP2011049530A (ja) * | 2009-07-30 | 2011-03-10 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8178435B2 (en) | 1998-12-21 | 2012-05-15 | Megica Corporation | High performance system-on-chip inductor using post passivation process |
US8421158B2 (en) * | 1998-12-21 | 2013-04-16 | Megica Corporation | Chip structure with a passive device and method for forming the same |
US6869870B2 (en) | 1998-12-21 | 2005-03-22 | Megic Corporation | High performance system-on-chip discrete components using post passivation process |
US6303423B1 (en) | 1998-12-21 | 2001-10-16 | Megic Corporation | Method for forming high performance system-on-chip using post passivation process |
DE60144280D1 (en) * | 2000-05-19 | 2011-05-05 | Hamamatsu Photonics Kk | Lung |
US6759275B1 (en) | 2001-09-04 | 2004-07-06 | Megic Corporation | Method for making high-performance RF integrated circuits |
JP2003243604A (ja) * | 2002-02-13 | 2003-08-29 | Sony Corp | 電子部品及び電子部品の製造方法 |
JP3529050B2 (ja) * | 2002-07-12 | 2004-05-24 | 沖電気工業株式会社 | 半導体装置の製造方法 |
US8368150B2 (en) * | 2003-03-17 | 2013-02-05 | Megica Corporation | High performance IC chip having discrete decoupling capacitors attached to its IC surface |
TWI278947B (en) * | 2004-01-13 | 2007-04-11 | Samsung Electronics Co Ltd | A multi-chip package, a semiconductor device used therein and manufacturing method thereof |
JP4660259B2 (ja) * | 2004-06-10 | 2011-03-30 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP2006005101A (ja) * | 2004-06-16 | 2006-01-05 | Rohm Co Ltd | 半導体装置 |
US7355282B2 (en) | 2004-09-09 | 2008-04-08 | Megica Corporation | Post passivation interconnection process and structures |
US8008775B2 (en) | 2004-09-09 | 2011-08-30 | Megica Corporation | Post passivation interconnection structures |
US8384189B2 (en) | 2005-03-29 | 2013-02-26 | Megica Corporation | High performance system-on-chip using post passivation process |
US7332808B2 (en) * | 2005-03-30 | 2008-02-19 | Sanyo Electric Co., Ltd. | Semiconductor module and method of manufacturing the same |
CN1901161B (zh) | 2005-07-22 | 2010-10-27 | 米辑电子股份有限公司 | 连续电镀制作线路组件的方法及线路组件结构 |
US7696696B2 (en) * | 2005-08-04 | 2010-04-13 | Stc.Unm | Magnetron having a transparent cathode and related methods of generating high power microwaves |
US8324811B1 (en) | 2005-08-04 | 2012-12-04 | Stc.Unm | Magnetron having a transparent cathode and related methods of generating high power microwaves |
TWI264787B (en) * | 2005-10-13 | 2006-10-21 | Phoenix Prec Technology Corp | Wafer structure with electroless plating metal connecting layer and method for fabricating the same |
US7883940B1 (en) * | 2006-07-07 | 2011-02-08 | Marvell International Ltd. | Ball grid array including redistribution layer, packaged integrated circuit including the same, and methods of making and using the same |
DE102006032251A1 (de) * | 2006-07-12 | 2008-01-17 | Infineon Technologies Ag | Verfahren zum Herstellen von Chip-Packages sowie derartig hergestelltes Chip-Package |
US7833840B2 (en) * | 2006-08-03 | 2010-11-16 | Stats Chippac Ltd. | Integrated circuit package system with down-set die pad and method of manufacture thereof |
US20080073778A1 (en) * | 2006-09-27 | 2008-03-27 | Texas Instruments Incorporated | Two-way heat extraction from packaged semiconductor chips |
US8749021B2 (en) * | 2006-12-26 | 2014-06-10 | Megit Acquisition Corp. | Voltage regulator integrated with semiconductor chip |
JP5301108B2 (ja) * | 2007-04-20 | 2013-09-25 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置 |
US7683495B2 (en) * | 2008-02-27 | 2010-03-23 | Broadcom Corporation | Integrated circuit package substrate having configurable bond pads |
KR101332228B1 (ko) | 2008-12-26 | 2013-11-25 | 메키트 에퀴지션 코포레이션 | 전력 관리 집적 회로들을 갖는 칩 패키지들 및 관련 기술들 |
TWI455271B (zh) * | 2011-05-24 | 2014-10-01 | 矽品精密工業股份有限公司 | 半導體元件結構及其製法 |
TWI620296B (zh) * | 2015-08-14 | 2018-04-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
CN107017215A (zh) * | 2016-01-27 | 2017-08-04 | 晨星半导体股份有限公司 | 芯片封装结构及其制作方法 |
TWI587465B (zh) * | 2016-10-03 | 2017-06-11 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0521698A (ja) | 1991-07-11 | 1993-01-29 | Mitsubishi Electric Corp | 半導体装置 |
US5209817A (en) * | 1991-08-22 | 1993-05-11 | International Business Machines Corporation | Selective plating method for forming integral via and wiring layers |
KR950012658B1 (ko) * | 1992-07-24 | 1995-10-19 | 삼성전자주식회사 | 반도체 칩 실장방법 및 기판 구조체 |
DE69635397T2 (de) * | 1995-03-24 | 2006-05-24 | Shinko Electric Industries Co., Ltd. | Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren |
US5719440A (en) * | 1995-12-19 | 1998-02-17 | Micron Technology, Inc. | Flip chip adaptor package for bare die |
US5851911A (en) * | 1996-03-07 | 1998-12-22 | Micron Technology, Inc. | Mask repattern process |
US5817541A (en) * | 1997-03-20 | 1998-10-06 | Raytheon Company | Methods of fabricating an HDMI decal chip scale package |
US6441487B2 (en) * | 1997-10-20 | 2002-08-27 | Flip Chip Technologies, L.L.C. | Chip scale package using large ductile solder balls |
US6002178A (en) * | 1997-11-12 | 1999-12-14 | Lin; Paul T. | Multiple chip module configuration to simplify testing process and reuse of known-good chip-size package (CSP) |
US6187680B1 (en) * | 1998-10-07 | 2001-02-13 | International Business Machines Corporation | Method/structure for creating aluminum wirebound pad on copper BEOL |
TW444236B (en) * | 1998-12-17 | 2001-07-01 | Charles Wen Chyang Lin | Bumpless flip chip assembly with strips and via-fill |
US6479900B1 (en) * | 1998-12-22 | 2002-11-12 | Sanyo Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
US6539624B1 (en) * | 1999-03-27 | 2003-04-01 | Industrial Technology Research Institute | Method for forming wafer level package |
EP1050905B1 (en) * | 1999-05-07 | 2017-06-21 | Shinko Electric Industries Co. Ltd. | Method of producing a semiconductor device with insulating layer |
US6181569B1 (en) * | 1999-06-07 | 2001-01-30 | Kishore K. Chakravorty | Low cost chip size package and method of fabricating the same |
US6228687B1 (en) * | 1999-06-28 | 2001-05-08 | Micron Technology, Inc. | Wafer-level package and methods of fabricating |
KR100306842B1 (ko) * | 1999-09-30 | 2001-11-02 | 윤종용 | 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법 |
JP3813402B2 (ja) * | 2000-01-31 | 2006-08-23 | 新光電気工業株式会社 | 半導体装置の製造方法 |
JP3386029B2 (ja) * | 2000-02-09 | 2003-03-10 | 日本電気株式会社 | フリップチップ型半導体装置及びその製造方法 |
US6362087B1 (en) * | 2000-05-05 | 2002-03-26 | Aptos Corporation | Method for fabricating a microelectronic fabrication having formed therein a redistribution structure |
US6580170B2 (en) * | 2000-06-22 | 2003-06-17 | Texas Instruments Incorporated | Semiconductor device protective overcoat with enhanced adhesion to polymeric materials |
US6350633B1 (en) * | 2000-08-22 | 2002-02-26 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint |
US6350386B1 (en) * | 2000-09-20 | 2002-02-26 | Charles W. C. Lin | Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly |
US6350632B1 (en) * | 2000-09-20 | 2002-02-26 | Charles W. C. Lin | Semiconductor chip assembly with ball bond connection joint |
US6440835B1 (en) * | 2000-10-13 | 2002-08-27 | Charles W. C. Lin | Method of connecting a conductive trace to a semiconductor chip |
JP3526548B2 (ja) * | 2000-11-29 | 2004-05-17 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
US20020117753A1 (en) * | 2001-02-23 | 2002-08-29 | Lee Michael G. | Three dimensional packaging |
-
2001
- 2001-02-16 JP JP2001040302A patent/JP3888854B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-31 US US10/059,113 patent/US6921980B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7166916B2 (en) | 2004-03-31 | 2007-01-23 | Sharp Kabushiki Kaisha | Manufacturing method for semiconductor integrated circuit, semiconductor integrated circuit, and semiconductor integrated circuit apparatus |
JP2006041401A (ja) * | 2004-07-29 | 2006-02-09 | Sharp Corp | 半導体装置及びその製造方法 |
JP2011049530A (ja) * | 2009-07-30 | 2011-03-10 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3888854B2 (ja) | 2007-03-07 |
US20020113323A1 (en) | 2002-08-22 |
US6921980B2 (en) | 2005-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3888854B2 (ja) | 半導体集積回路の製造方法 | |
KR100658543B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US7045391B2 (en) | Multi-chips bumpless assembly package and manufacturing method thereof | |
US7750467B2 (en) | Chip scale package structure with metal pads exposed from an encapsulant | |
JP4400802B2 (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
US6441500B1 (en) | Semiconductor device having resin members provided separately corresponding to externally connecting electrodes | |
JP2000208512A (ja) | 半導体装置 | |
JP2005045268A (ja) | 再配線バンプ形成方法及びそれを利用した半導体チップと実装構造 | |
JP2001230369A (ja) | 半導体装置およびその製造方法 | |
JP2005294451A (ja) | 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置 | |
JP2001110831A (ja) | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 | |
US9324681B2 (en) | Pin attachment | |
JP2009033153A (ja) | 半導体素子パッケージ用の相互接続構造およびその方法 | |
JP2001250836A (ja) | 半導体装置およびその製造方法 | |
US6664176B2 (en) | Method of making pad-rerouting for integrated circuit chips | |
JPH07201864A (ja) | 突起電極形成方法 | |
US20040127011A1 (en) | [method of assembling passive component] | |
JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
JP2001250876A (ja) | 半導体装置及びその製造方法 | |
JPH11204678A (ja) | 半導体装置及びその製造方法 | |
JPH11204560A (ja) | 半導体装置及びその製造方法 | |
JP2004235420A (ja) | 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法 | |
JP2003031727A (ja) | 半導体チップおよびその製造方法並びにそれを使用した半導体装置 | |
JP3949077B2 (ja) | 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法 | |
JPH1022440A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060313 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060425 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060623 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060628 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061128 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |