JP4660259B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4660259B2
JP4660259B2 JP2005117857A JP2005117857A JP4660259B2 JP 4660259 B2 JP4660259 B2 JP 4660259B2 JP 2005117857 A JP2005117857 A JP 2005117857A JP 2005117857 A JP2005117857 A JP 2005117857A JP 4660259 B2 JP4660259 B2 JP 4660259B2
Authority
JP
Japan
Prior art keywords
pad electrode
semiconductor device
semiconductor
support
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005117857A
Other languages
English (en)
Other versions
JP2006024891A (ja
Inventor
崇 野間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005117857A priority Critical patent/JP4660259B2/ja
Priority to TW094117769A priority patent/TWI294165B/zh
Priority to US11/145,176 priority patent/US7397134B2/en
Priority to KR1020050049134A priority patent/KR100712159B1/ko
Priority to EP05012443A priority patent/EP1605519A3/en
Publication of JP2006024891A publication Critical patent/JP2006024891A/ja
Application granted granted Critical
Publication of JP4660259B2 publication Critical patent/JP4660259B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に、パッケージ型の半導体装置及びその製造方法に関するものである。
近年、パッケージ型の半導体装置として、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が注目されている。ＣＳＰとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。
従来より、ＣＳＰの一種として、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置が知られている。このＢＧＡ型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他の面上に搭載される半導体チップと電気的に接続したものである。
そして、このＢＧＡ型の半導体装置を電子機器に組み込む際には、各導電端子を回路基板（例えばプリント基板）上の配線パターンに圧着することで、半導体チップと回路基板上に搭載される外部回路とを電気的に接続している。
次に、従来のパッケージ型の半導体装置の一例として、従来例に係るＢＧＡ型の半導体装置について図面を参照して説明する。図２６は、従来例に係るＢＧＡ型の半導体装置の概略構成を成すものであり、図２６（Ａ）は、当該ＢＧＡ型の半導体装置の表面側からみた斜視図である。また、図２６（Ｂ）は、当該ＢＧＡ型の半導体装置の裏面側からみた斜視図である。
このＢＧＡ型の半導体装置１０１は、第１及び第２のガラス基板１０２、１０３の間に半導体チップ１０４がエポキシ樹脂１０５ａ、１０５ｂを介して封止されて成る。ここで、半導体チップ１０４の一主面である表面上には、不図示の電子デバイスが形成されているものとする。また、第２のガラス基板１０３の一主面上、即ちＢＧＡ型の半導体装置１０１の裏面上には、導電端子１０６が格子状に複数配置されている。この導電端子１０６は、第２の配線１１０を介して、半導体チップ１０４と接続される。複数の第２の配線１１０には、それぞれ半導体チップ１０４の内部から引き出された第１の配線が接続されており、各導電端子１０６と半導体チップ１０４との電気的接続がなされている。
このＢＧＡ型の半導体装置１０１の断面構造について図２７を参照して更に詳しく説明する。図２７は、ダイシングラインに沿って個々のチップに分割されたＢＧＡ型の半導体装置１０１の断面図を示している。
半導体チップ１０４の表面に配置された絶縁膜１０８上に第１の配線１０７が設けられている。この半導体チップ１０４は樹脂層１０５ａによって第１のガラス基板１０２と接着されている。また、この半導体チップ１０４の裏面は、樹脂層１０５ｂによって第２のガラス基板１０３と接着されている。
そして、第１の配線１０７の一端は第２の配線１１０と接続されている。この第２の配線１１０は、第１の配線１０７の一端から第２のガラス基板１０３の表面に延在している。そして、第２のガラス基板１０３上に延在した第２の配線１１０上には、ボール状の導電端子１０６が形成されている。
上述した技術は、例えば以下の特許文献１に記載されている。
特表２００２−５１２４３６号公報
しかしながら、上述した従来例に係るパッケージ型の半導体装置１０１を製造する場合、その製造方法に含まれる工程が複雑になるという問題があった。これにより、製造コストが増大するという問題が生じていた。
また、上記半導体装置１０１は、その構造が複雑であるために、十分な信頼性が得られていなかった。例えば、半導体装置１０１の第１の配線１０７と第２の配線１１０との接触面積が非常に小さいため、第２の配線１１０は、この接触部分で断線するおそれがあった。また、第２の配線１１０のステップカバレージにも問題があった。
また、半導体装置１０１は、その裏面の導電端子１０６が回路基板と対向して接続されることにより実装されるため、当該半導体装置の傾きやずれが生じるという問題が生じていた。そのため、不図示の電子デバイスがＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｅｉｃｅ）等の受光素子である場合、上記傾きやずれにより、撮像時の像にボケが生じていた。
上述したような製造コストの増大を避けることが可能なパッケージ型の半導体装置としては、従来より、ボンディングワイヤを介して、半導体チップと回路基板とを接続した半導体装置が知られている。しかしながら、このような半導体装置では、当該表面上には保護層が設けられず、当該表面が露出していた。この保護層は、半導体装置の表面を物理的なダメージや湿気から護るものである。また、当該保護層の表面にダストが付着しても、これをクリーニングすることができる。即ち、このような保護層が設けられないため、当該半導体装置では、当該表面の不図示の電子デバイス等の信頼性が低下するという問題が生じていた。
そこで、本発明は、パッケージ型の半導体装置及びその製造方法において、製造コストを極力増大させることなく、信頼性の向上を図る、また、半導体装置の実装の際の傾きを極力低く抑える。
本発明の半導体装置の製造方法は、ダイシングラインにより区分され、かつ第１のパッド電極が形成された半導体基板を準備し、前記半導体基板の前記第１のパッド電極が形成された面に支持体を接着する工程と、前記半導体基板上に前記支持体を接着した後に、前記支持体を選択的に除去することにより、前記支持体を貫通して当該第１のパッド電極を露出する第１の開口部を形成する工程と、前記ダイシングラインに沿ったダイシングにより前記半導体基板を個々の半導体チップに分割する工程と、を有することを特徴とする。ここで、支持体は、ガラス基板、アクリル等のプラスチック基板、もしくは赤外線を透過するシリコン基板のうちいずれか１つから成る。
また、本発明の半導体装置の製造方法は、上記製造方法において、半導体基板を個々の半導体チップに分割する工程の前に、第１の開口部で露出する第１のパッド電極上に、導電端子を形成する工程を有することを特徴とする。
また、本発明の半導体装置の製造方法は、ダイシングラインにより区分された半導体基板を準備し、前記半導体基板上に、第１のパッド電極と、前記ダイシングラインの近傍に沿って、所定の間隔で離間する第２のパッド電極を形成する工程と、前記半導体基板上に、前記第１のパッド電極と前記第２のパッド電極とを接続するようにパターニングされた配線層を形成する工程と、前記半導体基板の前記第１及び第２のパッド電極及び前記配線層が形成された面に支持体を接着する工程と、前記半導体基板上に前記支持体を接着した後に、前記支持体を選択的に除去することにより、前記支持体を貫通して前記第１のパッド電極を露出する第１の開口部と、前記支持体を貫通して前記第２のパッド電極を露出する第２の開口部を形成する工程と、前記第２の開口部で露出する前記第２のパッド電極上に、導電端子を形成する工程と、前記ダイシングラインに沿ったダイシングにより前記半導体基板を個々の半導体チップに分割する工程と、を有することを特徴とする。ここで、支持体は、ガラス基板、アクリル等のプラスチック基板、もしくは赤外線を透過するシリコン基板のうちいずれか１つから成る。
本発明によれば、支持体により、半導体装置の表面に物理的なダメージや湿気から保護される。それと同時に、上記支持体に設けられた第１の開口部を介して、半導体チップ上の第１のパッド電極と回路基板とを電気的に接続することが可能になる。これにより、半導体装置の製造方法が従来例に比して単純になる。また、本発明によれば、半導体装置の構造が単純であるために、当該半導体装置の構造が複雑である場合に生じていた信頼性の低下を、極力低く抑えることが可能となる。従って、パッケージ型の半導体装置の製造方法において、製造工程を複雑にすることなく、当該半導体装置の信頼性の向上を図ることが可能となる。
また、本発明によれば、半導体チップの表面が、ガラス等から成る支持体により保護されるため、当該支持体の表面にダスト等の汚れが付着してもこれをクリーニングできる。ここで、半導体チップに形成された電子デバイスがＣＣＤ等の受光素子である場合、微小なダストが当該支持体の表面の残存しても、当該表面から受光素子までの光路差により像が焦点を結ぶことはない。これにより、半導体装置の歩留まりを向上することが可能となる。
また、本発明によれば、半導体チップの裏面側が回路基板と対向するようにして、半導体装置が回路基板上に載置された場合、従来例に係る半導体装置において生じていた実装（半導体装置の裏面に形成された導電端子と回路基板との接続）の際の半導体装置の傾きやずれを、極力なくすことが可能となる。
また、半導体チップの表面側が回路基板と対向するようにして、半導体装置が回路基板上に載置された場合、上記実装の際の傾きやずれは従来例に係る半導体装置と略同様に生じるが、半導体チップに形成された電子デバイスがＣＣＤ等の受光素子である場合、受光素子に対応する位置の回路基板の受光窓を設けることにより、受光素子の上方に設けるレンズを基準として深い焦点深度が得られる。これにより、上記レンズ等から構成されるカメラモジュールとして半導体装置を回路基板上に実装する際、当該カメラモジュールの厚さを極力薄くすることが可能となる。
また、本発明によれば、半導体チップの表面のうち、当該第１及び第２の辺に沿った端部に、第１のパッド電極と電気的に接続された第２のパッド電極（実装用パッド電極）が形成されている。この第２のパッド電極上の第２の開口部を通して形成された導電端子を介して、半導体チップの第１のパッド電極と回路基板とを電気的に接続することが可能となる。これにより、半導体チップ１０ｃの端部が、回路基板上で一様に保持されるため、半導体装置を回路基板に実装する際に生じる傾きやずれを、極力少なく抑えることが可能となる。また、上記２種類のパッド電極を、それぞれテスト用、実装用として使い分けることが可能となる。
次に、本発明の第１の実施形態に係る半導体装置について図面を参照して説明する。本実施形態に係る半導体装置の製造方法は、例えば以下のように行われる。なお、図１乃至図６は、本実施形態に係る半導体装置の製造方法を説明する断面図である。また、図７は、本実施形態に係る半導体装置及びその製造方法を説明する断面図である。
また、図１乃至図７は、後述するダイシング工程で分割される予定の隣接チップの境界（即ち不図示のダイシングライン近傍）における半導体基板１０の断面を示している。また、図１乃至図７では、半導体装置の表面には、不図示の電子デバイスが形成されている。ここで、不図示の電子デバイスは、例えば、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）等の受光素子であるものとする。
最初に、図１に示すように、半導体基板１０の表面に、不図示の層間絶縁膜（例えばＢＰＳＧ等から成る）を介して、パッド電極１１を形成する。このパッド電極１１は、例えばアルミニウム、アルミニウム合金、銅などの金属層から成る。なお、パッド電極１１を含む半導体基板１０上には、そのパッド電極１１の一部を露出させた状態で、シリコン酸化膜やシリコン窒化膜等から成る不図示のパッシベーション膜が形成されている。
そして、パッド電極１１を含む半導体基板１０の表面上に、例えばエポキシ樹脂から成る樹脂層１２を塗布する。次に、この樹脂層１２を介して、半導体基板１０の表面に、基板状もしくはテープ状の支持体１３を接着する。この支持体１３は、所定の厚さを有している。そして、支持体１３は、半導体基板１０を支持すると共に、半導体基板１０を保護する機能を有するものである。
ここで、上記不図示の電子デバイスが、ＣＣＤ等の受光素子である場合には、外部からの光を、半導体基板１０（半導体装置の完成後はチップ１０ｃ）の表面の当該不図示のデバイスで受光する必要がある。そのため、支持体１３は、例えばガラス基板のような透明、もしくは半透明な性状を有していることが好ましい。即ち、支持体１３は、好ましくは、光学的に透明もしくは半透明なガラス基板、アクリル等のプラスチック基板、もしくは赤外線を透過するシリコン基板等により形成される。もしくは、支持体１３は、透明な性状を有していれば、その他の基板状もしくはテープ状のものであってもよい。また、樹脂層１２についても同様に、透明、もしくは半透明な性状を有していることが好ましい。
不図示の電子デバイスが受光素子ではない場合には、透明もしくは半透明な性状を有した樹脂層１２及び支持体１３を用いる必要は無く、不透明な性状を有した樹脂層１２及び支持体１３を用いてもよい。例えば、不透明な性状を有した金属や有機物から成る基板状のもの、もしくはテープ状のものを支持体１３として用いてもよい。
なお、受光素子である不図示の電子デバイスによる撮像の際に、支持体１３の表面にダスト等の汚れが付着したとしても、上記汚れによる撮像欠陥は、支持体１３の上記所定の厚さにより、無視できる程度に減少されるため、問題とはならない。
次に、この支持体１３が接着された状態で、必要に応じて半導体基板１０の裏面のエッチング、即ち、いわゆるバックグラインドを行う。その後、酸（例えば、ＨＦと硝酸等との混合液）をエッチャントとして用いて、半導体基板１０の裏面をエッチングする。これにより、バックグラインドによって生じた半導体基板１０の機械的なダメージ層が除去され、半導体基板１０の表面に形成された不図示の電子デバイスの特性が改善される。本実施形態では、半導体基板１０の最終仕上がりの厚さは１３０μｍ程度であるが、これは不図示の電子デバイスの種類に応じて適宜選択することができる。
次に、図２に示すように、支持体１３の表面上に、レジスト層１４を選択的に形成する。即ち、レジスト層１４は、パッド電極１１に対応した位置に開口部を有して形成される。
次に、図３に示すように、レジスト層１４をマスクとして、支持体１３の選択的除去を行う。この支持体１３の選択的除去は、例えば、フッ酸（ＨＦ）をエッチング溶液としたディップエッチングにより行われることが好ましい。もしくは、支持体１３の選択的除去は、その他のウェットエッチングやドライエッチングにより行われてもよい。この支持体１３の選択的除去により、支持体１３を貫通する開口部が形成される。ここで、当該開口部の底部では樹脂層１２が露出され、それに接してパッド電極１１がある。
次に、図４に示すように、支持体１３の開口部で露出する樹脂層１２を選択的に除去する。この樹脂層１２の選択的除去により、支持体１３及び樹脂層１２を貫通する開口部１５が形成される。ここで、開口部１５の底部ではパッド電極１１が露出される。
樹脂層１２の選択的除去は、例えば、有機溶剤をエッチング溶液としたディップエッチングにより行われることが好ましい。ここで、上記エッチングの際、レジスト層１４は除去されていてもよいが、エッチングのマスクとして用いられてもよい。レジスト層１４がマスクとして用いられた場合、レジスト層１４はエッチング後に除去される。もしくは、樹脂層１２の選択的除去は、その他のウェットエッチングやドライエッチングにより行われてもよい。もしくは、樹脂層１２の選択的除去は、いわゆるアッシング処理により行われてもよい。この樹脂層１２の選択的除去により、支持体１３及び樹脂層１２を通してパッド電極１１を露出する開口部１５が形成される。
なお、パッド電極１１に対応する位置における支持体１３及び樹脂層１２の選択的除去は、１度のエッチングにより行われてもよい。この場合、支持体１３及び樹脂層１２に対して、レジスト層１４をマスクとして、所定のエッチング溶液もしくはエッチングガスによるウェットエッチングもしくはドライエッチングが行われる。
次に、図５に示すように、開口部１５の底部で露出されたパッド電極１１上に、金属層１６が形成される。この金属層１６は、例えば、ニッケル（Ｎｉ）、金（Ａｕ）、もしくはそれらの化合物により形成されることが好ましい。もしくは、金属層１６は、上記以外のその他の金属により形成されてもよい。
次に、図６に示すように、金属層１６上に導電端子１７が形成される。ここで、導電端子は、支持体１３の表面から突出するように形成される。もしくは、導電端子１７は、支持体１３の表面から突出せずに当該表面と同一の平面を成すようにして形成されてもよい。なお、導電端子１７の形成は省略されてもよい。この場合、開口部１５において金属層１６が露出される。
最後に、図７に示すように、不図示のダイシングラインに沿って、半導体基板１０を、半導体チップ１０ｃに分割する。こうして、本実施形態に係る半導体装置が完成する。完成した半導体装置は、不図示の外部電極がパターン形成された不図示の回路基板上に実装される。その際、不図示の回路基板の外部電極は、導電端子１７と電気的に接続される。導電端子１７が形成されていない場合、当該不図示の外部電極は、金属層１６と電気的に接続される。
上述したように、本実施形態に係る半導体装置では、支持体１３により物理的なダメージや湿気から半導体チップ１０ｃの表面が保護されると共に、当該表面の支持体１３を貫通する開口部１５を通して、パッド電極１１と回路基板とを電気的に接続することが可能となる。これにより、半導体装置の構造及び製造工程が単純となり、当該半導体装置の構造が複雑である場合に比して、信頼性を向上させることが可能となる。即ち、製造コストを増大させること無く、当該半導体装置の信頼性の向上を図ることが可能となる。
次に、本実施形態に係る半導体装置が回路基板上に実装された場合について、図面を参照して説明する。図８は、本実施形態に係る半導体装置を説明する上面図である。また、図９は、図８のＸ−Ｘ線に沿った断面図である。なお、図８では、回路基板１Ａ及び半導体チップ１０ｃ、及びそれらを接続するための各構成要素以外の図示を省略している。
図８に示すように、例えばプリント基板のような回路基板１Ａ上に、半導体チップ１０ｃが載置されている。回路基板１Ａには、外部電極２０がパターン形成されている。この外部電極のパターンは、図８及び図９では簡略的に図示されている。
また、半導体チップ１０ｃは、支持体１３が形成されていない側の主面、即ち裏面が回路基板１Ａに対向するようにして載置されている。また、半導体チップ１０ｃの表面のうち、受光領域１０ｉには、例えばＣＣＤ等の受光素子である不図示の電子デバイスが形成されている。一方、半導体チップ１０ｃの表面のうち、受光領域１０ｉ以外の領域には、開口部１５に形成された導電端子１７が露出している。もしくは、導電端子１７が形成されない場合、その下層の金属層１６が露出している。
そして、半導体チップ１０ｃの導電端子１７と回路基板の外部電極２０とは、例えばボンディングワイヤ２１を介して接続されている。もしくは、ボンディングワイヤ２１の替わりに、導電パターンが形成されて成る不図示のフレキシブルシートもしくはテープを用いて、導電端子１７と回路基板の外部電極２０とを接続してもよい。また、導電端子１７が形成されない場合、金属層１６と回路基板の外部電極２０とが、例えばボンディングワイヤ２１を介して接続されていてもよい。
さらに、図９に示すように、回路基板１Ａのうち、半導体チップ１０ｃが載置された側の主面、即ち表面には、半導体チップ１０ｃを覆うようにして、鏡筒部３０が設けられている。鏡筒部３０のうち、半導体チップ１０ｃの受光領域１０ｉ上に対応する位置には、外光を入射させ得る開口部が設けられている。この開口部には、特定の波長を透過するフィルター３１を介して、受光領域１０ｉに外光を集約させるレンズ３２が設けられている。これらの半導体チップ１０ｃ、鏡筒部３０、フィルター３１、及びレンズ３２等により、いわゆるカメラ−モジュールが構成される。ここで、回路基板１Ａと対向する半導体チップ１０ｃの裏面側には、従来例の半導体装置にみられたような突起状の導電端子が形成されていないため、半導体チップ１０ｃの傾きやずれを、極力なくすことが可能となる。これにより、上記傾きやずれにより、不図示の電子デバイスによる撮像時の像にボケが生じることを極力回避することが可能となる。
また、回路基板１Ａのうち、半導体チップ１０ｃが載置されていない側の主面、即ち裏面には、例えば不図示の電子デバイスであるＣＣＤからの画像信号を処理するＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）チップ４０が実装されてもよい。この場合、半導体チップ１０ｃ及びＤＳＰチップ４０を実装する際に必要な回路基板１Ａの面積を極力小さく抑えることができる。
また、本実施形態に係る半導体装置の回路基板上への実装は、図１０及び図１１に示す構成のように行われてもよい。図１０は、本実施形態に係る半導体装置を説明する上面図である。ここで、図１０は、回路基板のうち、外光が及ぶ側の主面、即ち表面から見た場合の上面図である。また、図１１は、図１０のＹ−Ｙ線に沿った断面図である。なお、図１０及び図１１では、図８及び図９に示されたものと同一の構成要素については、同一の符号を付して説明を省略する。また、図１０では、回路基板１Ｂ及び半導体チップ１０ｃ、及びそれらを接続するための各構成要素以外の図示を省略している。
図１０に示すように、例えばプリント基板のような回路基板１Ｂに、開口部である受光窓１ｗが設けられている。回路基板１Ｂのうち、外光が及ばない側の主面、即ち裏面には、外部電極２０がパターン形成されている。この外部電極２０のパターンは、図１０及び図１１では簡略的に図示されている。
そして、回路基板１Ｂの裏面には、半導体チップ１０ｃが載置されている。半導体チップ１０ｃは、支持体１３が形成されている側の主面、即ち表面が、回路基板１Ｂの裏面に対向するようにして載置されている。ここで、半導体チップ１０ｃの導電端子１７は、回路基板１Ｂの外部電極２０と直接接続されている。
また、半導体チップ１０ｃは、その受光領域１０ｉが回路基板１Ｂの受光窓１ｗから露出するようにして載置されている。これにより、半導体チップ１０ｃが回路基板１Ｂの裏面に載置されていても、受光窓１ｗを通して受光領域１０ｉに外光を入射させることが可能となる。
さらに、図１１に示すように、回路基板１Ｂのうち、半導体チップ１０ｃが載置されていない側の主面、即ち表面には、半導体チップ１０ｃを覆うようにして、鏡筒部３０が設けられている。鏡筒部３０のうち、半導体チップ１０ｃの受光領域１０ｉ上に対応する位置には、外光を入射させ得る開口部が設けられている。この開口部には、特定の波長を透過するフィルター３１を介して、受光領域１０ｉに外光を集約させるレンズ３２が設けられている。
ここで、レンズ３２と半導体チップ１０ｃの受光領域１０ｉとの焦点距離は、レンズ３２の性能に応じた所定の長さの焦点距離を有している必要がある。従って、所定の焦点距離を大きくとる必要がある場合、当該焦点距離が、レンズ３２及び半導体チップ１０ｃ等から成るカメラモジュールの厚み（即ち鏡筒部３０の高さ）を厚くする原因となっていた。これに対して、図１１に示す実施形態では、光が回路基板１Ｂの受光窓１０ｗを通して半導体チップ１０ｃの受光領域１０ｉに導かれるため、回路基板１Ｂの厚みが上記所定の焦点距離の一部となる。これにより、上記回路基板１Ｂの厚みの分だけカメラモジュールの厚さを薄くすることができる。
また、本実施形態に係る半導体装置の回路基板上への実装は、回路基板に形成された凹部内に埋め込まれるようにして行われてもよい。次に、この場合の半導体装置の実装について図面を参照して説明する。図１２、図１４及び図１８は、本実施形態に係る半導体装置を説明する上面図である。また、図１３、図１５及び図１９は、それぞれ、図１２、図１４及び図１８図のＺ−Ｚ線に沿った断面図である。また、図１６及び図１７は、図１４及び図１５の半導体装置の製造方法を説明する断面図である。
図１２及び図１３に示すように、回路基板１Ｃの内部には、所定のパターンを有した外部電極用の金属層として、例えばＣｕ層２０ｍが、所定の樹脂層と共に積層されている。また、回路基板１Ｃの表面（レンズ３２と対向する側）には、半導体チップ１０ｃ及びそれに積層された各層の全体を内包する大きさの凹部Ｈ１が形成されている。凹部Ｈ１の形成は、特に限定されないが、例えば所定の出力のレーザー照射による回路基板１Ｃのエッチングや、ドリルによる回路基板１Ｃの切削等により行われる。
なお、凹部Ｈ１の底部では、図示したようにＣｕ層２０ｍの一部が露出されるものでもよく、さらには、樹脂層が露出されるものでもよい。ただし、この場合のＣｕ層２０ｍは、回路基板１Ｃに実装される電子デバイスとの電気的な接続に用いる外部電極ではない。このＣｕ層２０ｍは、特に限定されないが、例えば、半導体チップ１０ｃの平面の全体を覆うようにしてアイランド状にパターニングされ、かつその一部が回路基板１Ｃの辺縁まで延びてその側面で露出するものであってもよい。
この凹部Ｈ１内に、その底部と半導体チップ１０ｃの裏面とが対向するようにして、半導体チップ１０ｃが載置される。さらに、凹部Ｈ１の側壁と半導体チップ１０ｃとの間に空間が存在する場合、その空間には、半導体装置の製造工程で用いられるエポキシ樹脂等の有機材料、即ちアンダーフィル２２が充填される。
そして、半導体チップ１０ｃの導電端子１７と回路基板１Ｃの外部電極２０は、例えばボンディングワイヤ２１を介して接続される。また、導電端子１７が形成されていない場合、開口部１５内の金属層１６もしくはパッド電極１１と、外部電極２０とが、例えばボンディングワイヤ２１を介して接続されてもよい。
また、本実施形態では、図１４及び図１５のように、凹部Ｈ１内に載置された半導体チップ１０ｃのパッド電極１１と回路基板１Ｃの外部電極２０とは、例えば銀（Ａｇ）粒子を含む導電性ペースト２１ｐが所定のパターンに応じて印刷されて成る配線により接続されてもよい。この場合、図１６に示すように、半導体基板１０及びそれに積層された各層は、開口部１５が形成された後にダイシングにより複数の半導体チップ１０ｃに分離される。そして、図１７に示すように、凹部Ｈ１の底部と半導体チップ１０ｃの裏面とが対向するようにして、回路基板１Ｃの凹部Ｈ１に半導体チップ１０ｃが載置される。
そして、凹部Ｈ１の側壁と半導体チップ１０ｃとの間に空間が存在する場合、その空間にはアンダーフィル２２が充填される。その後、パッド電極１１と電気的に接続されて開口部１５内から回路基板１Ｃの外部電極２０上に延びるようにして、上記導電性ペースト２１ｐが所定のパターンに応じて印刷される。導電性ペースト２１ｐは、開口部１５以外の箇所では、例えば約１００μｍの膜厚を以って形成される。
このように、半導体チップ１０ｃが回路基板１Ｃの凹部Ｈ１に実装された場合、半導体チップ１０ｃが回路基板の表面上に実装された場合に比して、レンズ３２と半導体チップ１０ｃの受光領域１０ｉとの焦点距離が短縮される。これにより、その短縮された距離の分、即ち、少なくとも半導体チップ１０ｃの厚みの分だけ、レンズ３２及び半導体チップ１０ｃ等から成るカメラモジュールの厚み（即ち鏡筒部３０の高さ）を薄くすることができる。
例えば、半導体チップ１０ｃ及びそれに積層された各層の全体の厚さが約０．８５〜１ｍｍ、レンズ３２と半導体チップ１０ｃの受光領域１０ｉとの焦点距離が６〜７ｍｍである場合、カメラモジュールの厚み（即ち鏡筒部３０の高さ）を、上記焦点距離の約６分の１の距離分だけ薄くすることができる。
また、凹部Ｈ１の底部でＣｕ層２０ｍが露出されている場合、凹部Ｈ１の底部で露出するＣｕ層２０ｍと半導体チップ１０ｃの裏面とが接することにより、半導体チップ１０ｃの動作時に生じる熱が、Ｃｕ層２０ｍを伝わって外部に開放され易くなる。その結果、熱により電気的特性が劣化し易いＣＣＤ等の受光素子の性能の劣化を極力抑止することができる。
なお、この場合、Ｃｕ層２０ｍと半導体チップ１０ｃの裏面とは、必ずしも直接接している必要はない。例えば、半導体チップ１０ｃの裏面にシリコン酸化膜やシリコン窒化膜等から成る不図示の絶縁膜が形成され、その絶縁膜を介して、半導体チップ１０ｃの裏面とＣｕ層２０ｍとが接していてもよい。また、凹部Ｈ１の底部でＣｕ層２０ｍが露出されていない場合、半導体チップ１０ｃは、その裏面と凹部Ｈ１の底部の樹脂とが接するようにして実装されてもよい。
さらに、本実施形態に係る半導体装置は、もう一つの実装のされ方として、回路基板の裏面（即ちレンズ３２と対向しない主面側）に形成された凹部に埋め込まれるようにして実装されてもよい。
即ち、図１８及び図１９に示すように、回路基板１Ｄの内部には、所定のパターンを有した外部電極用の金属層として、例えばＣｕ層２０ｍが積層されている。また、回路基板１Ｄの一部の領域には、半導体チップ１０ｃの受光領域１０ｉと同一もしくは略同一の広さの開口部である受光窓１ｗが形成されている。さらに、回路基板１Ｄの裏面には、受光窓１ｗを囲むようにして、半導体チップ１０ｃ及びそれに積層された各層の全体を内包する大きさの凹部Ｈ２が形成されている。また、この凹部Ｈ２の底部では、Ｃｕ層２０ｍが露出されている。凹部Ｈ２の形成は、特に限定されないが、例えば所定の出力のレーザー照射による回路基板１Ｄのエッチングや、ドリルによる回路基板１Ｄの切削等により行われる。
そして、凹部Ｈ２の底部と半導体チップ１０ｃの表面とが対向し、かつ導電端子１７とＣｕ層２０ｍとが不図示の導電性ペーストを介して接続されるようにして、凹部Ｈ２内に半導体チップ１０ｃが載置される。凹部Ｈ２の側壁と半導体チップ１０ｃとの間に空間が存在する場合、その空間には、半導体装置の製造工程で用いられるエポキシ樹脂等の有機材料、即ちアンダーフィル２２が充填される。
この場合においても、半導体チップ１０ｃが回路基板の表面上に実装された場合に比して、レンズ３２と半導体チップ１０ｃの受光領域１０ｉとの焦点距離が短縮される。さらにいえば、回路基板１Ｃの表面に形成された凹部Ｈ１に半導体チップ１０ｃを載置する場合よりも、さらに凹部の底部の回路基板１Ｄの厚みの分だけ焦点距離が短縮される。これにより、その短縮された距離の分だけ、レンズ３２及び半導体チップ１０ｃ等から成るカメラモジュールの厚み（即ち鏡筒部３０の高さ）を薄くすることができる。
次に、本発明の第２の実施形態に係る半導体装置について図面を参照して説明する。本実施形態に係る半導体装置の製造方法は、例えば以下のように行われる。図２０乃至図２２は、本実施形態に係る半導体装置の製造方法を説明する断面図である。なお、図２０乃至図２２は、後述するダイシング工程で分割される予定の隣接チップの境界（即ち不図示のダイシングライン近傍）における半導体基板１０の断面を示している。また、図２０乃至図２２では、半導体装置の表面には、不図示の電子デバイスが形成されているものとする。ここで、不図示の電子デバイスは、ＣＣＤ等の受光素子、もしくは受光素子以外の電子デバイスであるものとする。
最初に、図２０に示すように、半導体基板１０の表面に、不図示の層間絶縁膜（例えばＢＰＳＧ等から成る）を介して、パッド電極１１を形成する。これらの半導体基板１０及びパッド電極１１は、第１の実施形態に係る半導体基板１０及びパッド電極１１と同様の構成を有している。なお、パッド電極１１を含む半導体基板１０上には、そのパッド電極１１の一部を露出させた状態で、シリコン酸化膜やシリコン窒化膜等から成る不図示のパッシベーション膜が形成されている。
そして、パッド電極１１を含む半導体基板１０の表面上に、例えばエポキシ樹脂から成る樹脂層５２を形成する。そして、この樹脂層５２は、半導体基板１０を支持すると共に、半導体基板１０を保護する機能を有するものである。
ここで、上記不図示の電子デバイスが、ＣＣＤ等のような受光素子である場合には、樹脂層５２は、透明もしくは半透明の材質から成るものであることが好ましく、その厚さは、例えば２０μｍ〜３０μｍ程度で形成されることが好ましい。
その後、必要に応じて半導体基板１０のバックグラインドを行い、さらに、酸（例えば、ＨＦと硝酸等との混合液）をエッチャントとして用いて、半導体基板１０の裏面をエッチングする。これにより、バックグラインドによって生じた半導体基板１０の機械的なダメージ層が除去され、半導体基板１０の表面に形成された不図示の電子デバイスの特性が改善される。
次に、図２１に示すように、樹脂層５２の表面上に、レジスト層５４を選択的に形成する。即ち、レジスト層５４は、パッド電極１１に対応した位置に開口部を有して形成される。
次に、図２２に示すように、樹脂層５２の選択的除去を行う。樹脂層５２の選択的除去は、例えば、ドライエッチングもしくはウェットエッチングにより行われることが好ましい。ここで、上記エッチングの際、レジスト層５４はエッチングのマスクとして用いられるが、除去されていてもよい。レジスト層５４がマスクとして用いられた場合、レジスト層５４はエッチング後に除去される。この樹脂層５２の選択的除去により、樹脂層５２を貫通する開口部５５が形成される。ここで、開口部５５の底部ではパッド電極１１が露出される。
その後、図示しないが、開口部５５で露出されたパッド電極１１上に、第１の実施形態と同様の金属層１６を形成する。さらに、金属層１６上には、第１の実施形態と同様の導電端子１７を形成してもよい。
最後に、不図示のダイシングラインに沿って、半導体基板１０を、半導体チップ１０ｃに分割する。こうして、本実施形態に係る半導体装置が完成する。完成した半導体装置は、不図示の外部電極がパターン形成された不図示の回路基板上に実装される。その実装のされ方は、第１の実施形態と同様である。ただし、半導体チップ１０ｃの表面に形成された不図示の電子デバイスが受光素子でない場合には、第１の実施形態の回路基板１Ｂとは異なり、回路基板に受光窓１ｗを設ける必要は無い。
上述したように、本実施形態に係る半導体装置では、当該表面の樹脂層５２を貫通する開口部５５を通して、パッド電極１１と回路基板とを電気的に接続することが可能となる。これにより、半導体装置の構造及び製造工程が単純となり、当該半導体装置の構造が複雑である場合に比して、信頼性を向上させることが可能となる。即ち、製造コストを増大させること無く、当該半導体装置の信頼性の向上を図ることが可能となる。
次に、本発明の第３の実施形態に係る半導体装置について図面を参照して説明する。本実施形態に係る半導体装置の製造方法は、例えば以下のように行われる。図２３及び図２４は、本実施形態に係る半導体装置の製造方法を説明する断面図である。なお、図２３及び図２４は、後述するダイシング工程で分割される予定の隣接チップの境界（即ち不図示のダイシングライン近傍）における半導体基板１０の断面を示している。また、図２３及び図２４では、半導体装置の表面には、不図示の電子デバイスが形成されているものとする。ここで、不図示の電子デバイスは、ＣＣＤ等の受光素子以外の電子デバイスであるものとする。
最初に、図２３に示すように、半導体基板１０の表面に、不図示の層間絶縁膜（例えばＢＰＳＧ等から成る）を介して、パッド電極１１を形成する。これらの半導体基板１０及びパッド電極１１は、第１の実施形態に係る半導体基板１０及びパッド電極１１と同様の構成を有している。なお、パッド電極１１を含む半導体基板１０上には、そのパッド電極１１の一部を露出させた状態で、シリコン酸化膜やシリコン窒化膜等から成る不図示のパッシベーション膜が形成されている。
そして、パッド電極１１上を含む半導体基板１０の表面上に、感光性材料から成る感光性レジスト層６２を形成する。この感光性レジスト層６２は、半導体基板１０を支持すると共に、半導体基板１０を保護する機能を有するものである。
その後、必要に応じて半導体基板１０のバックグラインドを行い、さらに、酸（例えば、ＨＦと硝酸等との混合液）をエッチャントとして用いて、半導体基板１０の裏面をエッチングする。
次に、図２４に示すように、マスクを用いた露光及び現像により、感光性レジスト層６２の一部に開口部６５を形成する。この開口部６５は、感光性レジスト層６２のうち、パッド電極１１に対応した位置に形成される。開口部６５の底部では、パッド電極１１が露出される。
その後、図示しないが、開口部６５で露出されたパッド電極１１上に、第１の実施形態と同様の金属層１６を形成する。さらに、金属層１６上には、第１の実施形態と同様の導電端子１７を形成してもよい。最後に、不図示のダイシングラインに沿って、半導体基板１０を、半導体チップ１０ｃに分割する。こうして、本実施形態に係る半導体装置が完成する。完成した半導体装置は、不図示の外部電極がパターン形成された不図示の回路基板上に実装される。その実装のされ方は、第１の実施形態と同様である。ただし、第１の実施形態の回路基板１Ｂとは異なり、回路基板に受光窓１ｗを設ける必要は無い。
上述したように、本実施形態に係る半導体装置では、当該表面の感光性レジスト層６２を貫通する開口部５５を通して、パッド電極１１と回路基板とを電気的に接続することが可能となる。これにより、半導体装置の構造及び製造工程が単純となり、当該半導体装置の構造が複雑である場合に比して、信頼性を向上させることが可能となる。即ち、製造コストを増大させること無く、当該半導体装置の信頼性の向上を図ることが可能となる。
なお、上述した第１、第２及び第３の実施形態に係る半導体装置の製造方法では、パッド電極を形成する工程において、図２５の上面図に示すように、２種類のパッド電極を半導体基板１０の表面上に形成してもよい。なお、図２５では、完成した半導体装置のうち、半導体チップ１０ｃの表面のみを示している。この場合の半導体装置の製造方法は、例えば以下のように行われる。即ち、図示しないが、例えば半導体基板１０の表面上に、第１のパッド電極としてパッド電極１１を上記実施形態に示したように形成し、さらに、不図示のダイシングラインの近傍に沿って、第２のパッド電極として実装用パッド電極１８を形成する。実装用パッド電極１８は、半導体基板１０の表面のダイシングライン近傍に沿って、所定の間隔を有して形成されることが好ましい。
次に、半導体基板１０の表面に、パッド電極１１と実装用パッド電極１８とを電気的に接続する配線層１９を形成する。この配線層１９は、パッド電極１１と実装用パッド電極１８とを接続するようにパターニングされて形成される。
次に、支持体１３、樹脂層５２、もしくは感光性レジスト層６２を選択的に除去することにより、パッド電極１１を露出する第１の開口部（即ち、開口部１５，５５，６５）を形成する。同時に（もしくは別々の工程において）、支持体１３、樹脂層５２、もしくは感光性レジスト層６２を選択的に除去することにより、実装用パッド電極１８を露出する不図示の第２の開口部を形成する。そして、当該第２の開口部で露出する実装用パッド電極１８上に不図示の導電端子を形成する。同時に、必要に応じてパッド電極１１上にも不図示の導電端子を形成する。最後に、半導体基板１０を半導体チップ１０ｃに分割し、半導体装置が完成する。このとき、実装用パッド電極１８は、半導体チップ１０ｃの表面のうち、当該第１及び第２の辺に沿った端部に形成されている。
なお、半導体装置を不図示の回路基板上に実装する際は、実装用パッド電極１８（即ち第２のパッド電極）上に形成された不図示の導電端子を、回路基板の外部電極に接続する。一方、パッド電極１１（即ち第１のパッド電極）、もしくはその電極上に形成された導電端子１７は、回路基板の外部電極と接続されずに、半導体装置の各種テスト時に、テスト用電極として用いることができる。
この場合、実装用パッド電極１８上の支持体１３、樹脂層５２、感光性レジスト層６２に設けられた開口部（即ち第２の開口部）を介して、パッド電極１１と回路基板とを電気的に接続することが可能となる。これにより、半導体チップ１０ｃの第１及び第２の辺に沿った端部が、回路基板上で一様に保持されるため、半導体装置を回路基板に実装する際に生じる傾きやずれを、極力少なく抑えることが可能となる。また、上記２種類のパッド電極を、それぞれテスト用、実装用として使い分けることが可能となる。
これにより、半導体装置の構造及び製造工程が単純となり、当該半導体装置の製造コストを増大させること無く、当該半導体装置の信頼性の向上を図ることが可能となる。
本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図である。 本発明の第１の実施形態に係る半導体装置を説明する上面図である。 図８のＸ−Ｘ線に沿った断面図である。 本発明の第１の実施形態に係る半導体装置を説明する上面図である。 図１０のＹ−Ｙ線に沿った断面図である。 本発明の第１の実施形態に係る半導体装置を説明する上面図である。 図１８のＺ−Ｚ線に沿った断面図である。 本発明の第１の実施形態に係る半導体装置を説明する上面図である。 図２０のＺ−Ｚ線に沿った断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第１の実施形態に係る半導体装置を説明する上面図である。 図２４のＺ−Ｚ線に沿った断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第３の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第３の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第１、第２及び第３の実施形態に係る半導体装置を説明する上面図である。 従来に係る半導体装置を説明する図である。 従来に係る半導体装置を説明する図である。

Claims (5)

  1. ダイシングラインにより区分され、かつ第１のパッド電極が形成された半導体基板を準備し、
    前記半導体基板の前記第１のパッド電極が形成された面に支持体を接着する工程と、
    前記半導体基板上に前記支持体を接着した後に、前記支持体を選択的に除去することにより、前記支持体を貫通して当該第１のパッド電極を露出する第１の開口部を形成する工程と、
    前記ダイシングラインに沿ったダイシングにより前記半導体基板を個々の半導体チップに分割する工程と、を有することを特徴とする半導体装置の製造方法。
  2. ダイシングラインにより区分された半導体基板を準備し、
    前記半導体基板上に、第１のパッド電極と、前記ダイシングラインの近傍に沿って、所定の間隔で離間する第２のパッド電極を形成する工程と、
    前記半導体基板上に、前記第１のパッド電極と前記第２のパッド電極とを接続するようにパターニングされた配線層を形成する工程と、
    前記半導体基板の前記第１及び第２のパッド電極及び前記配線層が形成された面に支持体を接着する工程と、
    前記半導体基板上に前記支持体を接着した後に、前記支持体を選択的に除去することにより、前記支持体を貫通して前記第１のパッド電極を露出する第１の開口部と、前記支持体を貫通して前記第２のパッド電極を露出する第２の開口部を形成する工程と、
    前記第２の開口部で露出する前記第２のパッド電極上に、導電端子を形成する工程と、
    前記ダイシングラインに沿ったダイシングにより前記半導体基板を個々の半導体チップに分割する工程と、を有することを特徴とする半導体装置の製造方法。
  3. 前記支持体は、ガラス基板、アクリル等のプラスチック基板、もしくは赤外線を透過するシリコン基板のうちいずれか１つにより形成されることを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
  4. 前記半導体基板を個々の半導体チップに分割する工程の前に、
    前記第１の開口部で露出する前記第１のパッド電極上に、導電端子を形成する工程を有することを特徴とする請求項１乃至請求項３のうちいずれかに記載の半導体装置の製造方法。
  5. 凹部が形成された回路基板を準備し、前記ダイシングにより前記半導体基板を前記半導体チップに分割する工程の後に、前記凹部に前記半導体チップが埋め込まれるようにして載置されることを特徴とする請求項１乃至請求項４のうちいずれかに記載の半導体装置の製造方法。
JP2005117857A 2004-06-10 2005-04-15 半導体装置の製造方法 Expired - Fee Related JP4660259B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005117857A JP4660259B2 (ja) 2004-06-10 2005-04-15 半導体装置の製造方法
TW094117769A TWI294165B (en) 2004-06-10 2005-05-31 Semiconductor device and manufacturing method thereof
US11/145,176 US7397134B2 (en) 2004-06-10 2005-06-06 Semiconductor device mounted on and electrically connected to circuit board
KR1020050049134A KR100712159B1 (ko) 2004-06-10 2005-06-09 반도체 장치 및 그 제조 방법
EP05012443A EP1605519A3 (en) 2004-06-10 2005-06-09 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004172603 2004-06-10
JP2005117857A JP4660259B2 (ja) 2004-06-10 2005-04-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006024891A JP2006024891A (ja) 2006-01-26
JP4660259B2 true JP4660259B2 (ja) 2011-03-30

Family

ID=35033492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005117857A Expired - Fee Related JP4660259B2 (ja) 2004-06-10 2005-04-15 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7397134B2 (ja)
EP (1) EP1605519A3 (ja)
JP (1) JP4660259B2 (ja)
KR (1) KR100712159B1 (ja)
TW (1) TWI294165B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1447844A3 (en) * 2003-02-11 2004-10-06 Axalto S.A. Reinforced semiconductor wafer
TW200737506A (en) * 2006-03-07 2007-10-01 Sanyo Electric Co Semiconductor device and manufacturing method of the same
JP4840770B2 (ja) * 2006-07-04 2011-12-21 セイコーインスツル株式会社 半導体パッケージの製造方法
US8102039B2 (en) * 2006-08-11 2012-01-24 Sanyo Semiconductor Co., Ltd. Semiconductor device and manufacturing method thereof
JP5010247B2 (ja) * 2006-11-20 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
DE102008052244A1 (de) * 2008-10-18 2010-04-22 Carl Freudenberg Kg Flexible Leiterplatte
JP2010103300A (ja) * 2008-10-23 2010-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5887901B2 (ja) * 2011-12-14 2016-03-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
KR102037866B1 (ko) * 2013-02-05 2019-10-29 삼성전자주식회사 전자장치
US9997554B2 (en) * 2014-12-24 2018-06-12 Stmicroelectronics Pte Ltd Chip scale package camera module with glass interposer having lateral conductive traces between a first and second glass layer and method for making the same
DE112015007196T5 (de) * 2015-12-18 2018-08-23 Intel IP Corporation Interposer mit an den seitenwänden freigelegtem leitfähigem routing
US20190058081A1 (en) * 2017-08-18 2019-02-21 Khaled Ahmed Micro light-emitting diode (led) display and assembly apparatus
WO2021200094A1 (ja) * 2020-03-31 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982850A (ja) * 1995-09-13 1997-03-28 Toshiba Corp 半導体パッケージ装置およびその製造方法
JPH1050915A (ja) * 1996-08-06 1998-02-20 Hitachi Ltd 半導体装置及びその製造方法
JP2000106380A (ja) * 1998-09-28 2000-04-11 Rohm Co Ltd バンプ形成方法
JP2000156429A (ja) * 1998-07-07 2000-06-06 Taiyo Yuden Co Ltd 半導体パッケージ
JP2000208547A (ja) * 1998-11-12 2000-07-28 Nec Corp 半導体装置におけるバンプ補強構造およびその形成方法
JP2001223288A (ja) * 2000-02-07 2001-08-17 Yamaha Corp 集積回路装置とその製法
JP2002280744A (ja) * 2001-03-21 2002-09-27 Matsushita Electric Ind Co Ltd 積層型電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び電子部品実装済完成品
JP2002313696A (ja) * 2001-04-13 2002-10-25 Hitachi Ltd パターン形成方法及び半導体集積回路装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01280330A (ja) * 1989-03-31 1989-11-10 Hitachi Ltd 半導体装置
JP3234666B2 (ja) * 1993-03-02 2001-12-04 株式会社東芝 半導体集積回路装置
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
TW441134B (en) * 2000-03-06 2001-06-16 Lin Hung Ming Chip photosensor assembly
TWI230104B (en) * 2000-06-12 2005-04-01 Hitachi Ltd Electronic device
US6630736B1 (en) * 2000-07-27 2003-10-07 National Semiconductor Corporation Light barrier for light sensitive semiconductor devices
US6541837B2 (en) * 2001-02-09 2003-04-01 International Business Machines Corporation Charge-coupled device wafer cover plate with compact interconnect wiring
JP3888854B2 (ja) * 2001-02-16 2007-03-07 シャープ株式会社 半導体集積回路の製造方法
JP3640625B2 (ja) * 2001-07-02 2005-04-20 新光電気工業株式会社 半導体装置と半導体装置用フイルムキャリア
JP2005535122A (ja) * 2002-08-02 2005-11-17 ビーエイイー・システムズ・インフォメーション・アンド・エレクトロニック・システムズ・インテグレイション・インコーポレーテッド 感温電気デバイスの高密度相互接続
JP3732194B2 (ja) * 2003-09-03 2006-01-05 沖電気工業株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982850A (ja) * 1995-09-13 1997-03-28 Toshiba Corp 半導体パッケージ装置およびその製造方法
JPH1050915A (ja) * 1996-08-06 1998-02-20 Hitachi Ltd 半導体装置及びその製造方法
JP2000156429A (ja) * 1998-07-07 2000-06-06 Taiyo Yuden Co Ltd 半導体パッケージ
JP2000106380A (ja) * 1998-09-28 2000-04-11 Rohm Co Ltd バンプ形成方法
JP2000208547A (ja) * 1998-11-12 2000-07-28 Nec Corp 半導体装置におけるバンプ補強構造およびその形成方法
JP2001223288A (ja) * 2000-02-07 2001-08-17 Yamaha Corp 集積回路装置とその製法
JP2002280744A (ja) * 2001-03-21 2002-09-27 Matsushita Electric Ind Co Ltd 積層型電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び電子部品実装済完成品
JP2002313696A (ja) * 2001-04-13 2002-10-25 Hitachi Ltd パターン形成方法及び半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
KR20060048288A (ko) 2006-05-18
EP1605519A2 (en) 2005-12-14
KR100712159B1 (ko) 2007-04-30
US7397134B2 (en) 2008-07-08
TW200605279A (en) 2006-02-01
EP1605519A3 (en) 2009-01-14
TWI294165B (en) 2008-03-01
JP2006024891A (ja) 2006-01-26
US20050275093A1 (en) 2005-12-15

Similar Documents

Publication Publication Date Title
JP4660259B2 (ja) 半導体装置の製造方法
US7312107B2 (en) Semiconductor device and manufacturing method thereof
JP4799543B2 (ja) 半導体パッケージ及びカメラモジュール
JP5258567B2 (ja) 半導体装置及びその製造方法
JP5427337B2 (ja) 半導体装置及びその製造方法、カメラモジュール
US7893514B2 (en) Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package
JP5078725B2 (ja) 半導体装置
JP4542768B2 (ja) 固体撮像装置及びその製造方法
JP4743631B2 (ja) 半導体装置及びその製造方法
JP5178569B2 (ja) 固体撮像装置
JP2009512213A (ja) シリコン・バイア・コンタクトを利用したシーモス・イメージセンサーのウェハー・レべル・パッケージおよびその製造方法
JP2009064839A (ja) 光学デバイス及びその製造方法
JP4828261B2 (ja) 半導体装置及びその製造方法
JP2002198463A (ja) チップサイズパッケージおよびその製造方法
JP4641820B2 (ja) 半導体装置の製造方法
JP5238985B2 (ja) 半導体装置の製造方法
JP2010016395A5 (ja)
CN100446229C (zh) 半导体装置及其制造方法
JP4401330B2 (ja) 半導体装置及びその製造方法
JP2009100005A (ja) 半導体装置の製造方法
JP2005101411A (ja) 半導体装置及びその製造方法
KR20090111750A (ko) 반도체 장치
JP2004327748A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4660259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees