CN100446229C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN100446229C
CN100446229C CNB2005100778112A CN200510077811A CN100446229C CN 100446229 C CN100446229 C CN 100446229C CN B2005100778112 A CNB2005100778112 A CN B2005100778112A CN 200510077811 A CN200510077811 A CN 200510077811A CN 100446229 C CN100446229 C CN 100446229C
Authority
CN
China
Prior art keywords
pad electrode
semiconductor chip
peristome
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100778112A
Other languages
English (en)
Other versions
CN1722419A (zh
Inventor
野间崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1722419A publication Critical patent/CN1722419A/zh
Application granted granted Critical
Publication of CN100446229C publication Critical patent/CN100446229C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种封装型半导体装置及其制造方法，不会使制造成本极度增加而提高可靠性。在形成有焊盘电极(11)的半导体衬底(10)的表面形成树脂层(12)及支承体(13)。接着，形成贯通树脂层(12)及支承体(13)的开口部(15)，使焊盘电极(11)露出。然后，在开口部(15)露出的焊盘电极(11)上形成金属层(16)，进而形成导电端子(17)。最后，通过切割将半导体衬底(10)分割成半导体芯片(10c)。在将该半导体装置安装于未图示的电路衬底上时，将半导体芯片(10c)的导电端子(17)和未图示的电路衬底的外部电极电连接。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，特别是涉及封装型半导体装置及其制造方法。
背景技术
近年来，作为封装型半导体装置，CSP(Chip Size Package：芯片尺寸封装)正受到人们的关注。CSP是指具有和半导体芯片的外形尺寸大致相同尺寸的外形尺寸的小型封装件。
目前，作为CSP之一种，可知有BGA(Ball Grid Array：球栅阵列)型半导体装置。该BGA型半导体装置中，将由焊锡等金属部件构成的球状导电端子格子状地在封装的一主面上排列多个，和搭载于封装的其它面上的半导体芯片电连接。
而且，在将该BGA型半导体装置组入电子设备中时，通过在电路衬底(例如印刷基板)上的配线图案上压装各导电端子，将半导体芯片和搭载于电路衬底上的外部电路电连接。
其次，作为现有的封装型半导体装置之一例，参照附图说明现有例的BGA型半导体装置。图26是现有例的BGA型半导体装置的概略结构，图26(A)是从该BGA型半导体装置的表面侧看到的立体图。另外，图26(B)是从该BGA型半导体装置的背面侧看到的立体图。
该BGA型半导体装置101在第一及第二玻璃衬底102、103之间通过环氧树脂105a、105b密封半导体芯片104而构成。在此，在作为半导体芯片104的一主面的表面上形成未图示的电子器件。另外，在第二玻璃衬底103的一主面上即BGA型半导体装置101的背面上格子状配置多个导电端子106。该导电端子106通过第二配线110与半导体芯片104连接。在多个第二配线110上分别连接从半导体芯片104的内部引出的第一配线，进行各导电端子106和半导体芯片104的电连接。
参照图27更详细地说明该BGA型半导体装置101的剖面结构。图27表示沿切割线分割成各芯片的BGA型半导体装置101的剖面图。
在配置于半导体芯片104表面的绝缘膜108上设有第一配线107。该半导体芯片104通过树脂层105a与第一玻璃衬底102粘接。另外，该半导体芯片104的背面通过树脂层105b与第二玻璃衬底103粘接。
而且，第一配线107的一端和第二配线110连接。该第二配线110从第一配线107的一端延伸到第二玻璃衬底103的表面。而且，在延伸到第二玻璃衬底103上的第二配线110上形成有球状的导电端子106。
上述的技术记载于例如下面的专利文献1中。
专利文献1：特表2002-512436号公报
但是，在制造上述的现有例的封装型半导体装置101时，存在其制造方法中包括的工序复杂这样的问题。由此，产生了制造成本增大这样的问题。
另外，上述半导体装置101由于其结构复杂，故不能得到充分的可靠性。例如，由于半导体装置101的第一配线107和第二配线110的接触面积非常小，故第二配线110可能在该接触部分断线。另外，在第二配线110的台阶覆盖性也存在问题。
另外，半导体装置101由于通过使其背面的导电端子106和电路衬底相对连接而安装，故产生了该半导体装置的倾斜或偏移这样的问题。因此，在未图示的电子器件为CCD(Charge Coupled Deveice：电荷耦合装置)等光接收元件时，上述倾斜或偏移造成在摄像时的图像上产生离焦(ボケ)。
作为可避免上述这样的制造成本增大的封装型半导体装置，目前公知有通过接合引线将半导体芯片和电路衬底连接的半导体装置。但是，在这种半导体装置中，不在该表面上设置保护层，而使该表面露出。该保护层是保护半导体装置的表面不受物理损伤或湿气损害的保护层。另外，即使在该保护层表面粘附脏点，也可以对其进行构图。即，由于未设置这种保护层，故在该半导体装置中产生了该表面的未图示的电子器件等的可靠性降低这样的问题。
发明内容
因此，本发明提供一种封装型半导体装置及其制造方法，不会使制造成本极度增大，提高可靠性，另外，极度抑制半导体装置时的倾斜。
本发明的半导体装置是鉴于上述课题而开发的，提供一种半导体装置，其载置于形成外部电极的电路衬底上，其特征在于，包括：电子器件，其形成于半导体芯片表面；第一焊盘电极，其从该电子器件延伸形成于半导体芯片的表面；支承体(或树脂层)，其形成于半导体芯片的表面；第一开口部，其贯通支承体(或树脂层)，使第一焊盘电极的表面露出，其中，第一焊盘电极和外部电极电连接。在此，支承体由玻璃衬底、丙烯等塑料衬底或红外线透过的硅衬底中的任一个构成。
本发明的半导体装置在上述结构中，其特征在于，半导体芯片的背面侧和电路衬底相对，同时，在所述第一开口部露出的第一焊盘电极和外部电极通过外部连接配线连接。
或，本发明的半导体装置在上述结构中，其特征在于，具有形成于在上述第一开口部露出的第一焊盘电极上的导电端子，半导体芯片的表面侧与电路衬底相对，同时，导电端子和外部电极被通过外部连接配线连接。
或，本发明的半导体装置在上述结构中，其特征在于，具有在上述第一开口部露出的第一焊盘电极上形成的导电端子，半导体芯片的表面侧与电路衬底相对，同时，导电端子和外部电极被直接连接。
另外，本发明的半导体装置在上述结构的基础上，其特征在于，包括：第二焊盘电极，其在半导体芯片的表面中，沿该半导体芯片的第一及第二边的端部以规定的间隔离间形成；配线层，其形成于半导体芯片的表面，将第一焊盘电极和第二焊盘电极连接；第二开口部，其贯通支承体(或树脂层)，使第二焊盘电极的表面露出；导电端子，其形成于在第二开口部露出的第二焊盘电极上。在此，本发明的半导体装置在上述结构中，其特征在于，半导体芯片的表面侧与电路衬底相对，同时，导电端子和外部电极被直接连接。
本发明提供一种半导体装置的制造方法，其特征在于，包括：准备由切割线区分，且形成第一焊盘电极的半导体衬底，在半导体衬底的表面粘接支承体(或形成树脂层)的工序；选择地除去支承体，形成贯通支承体，使该第一焊盘电极露出的第一开口部的工序；通过进行沿切割线的切割，将半导体衬底分割成各半导体芯片的工序。在此，支承体由玻璃衬底、丙烯等塑料衬底或红外线透过的硅衬底中的任一个构成。
本发明的半导体装置的制造方法在上述结构中，其特征在于，在进行将半导体衬底分割成各半导体芯片的工序之前，具有在第一开口部露出的第一焊盘电极上形成导电端子的工序。
另外，本发明的半导体装置的制造方法在上述结构中，其特征在于，包括：在准备形成有第一焊盘电极的半导体衬底后，沿半导体衬底表面的切割线附近形成以规定的间隔离间的第二焊盘电极的工序；在半导体衬底表面形成构图的配线层，使其将第一焊盘电极和第二焊盘电极连接的工序；通过选择地除去支承体(或树脂膜)，形成贯通支承体，将第二焊盘电极露出的第二开口部的工序；在第二开口部露出的焊盘电极上形成导电端子的工序。
根据本发明，利用支承体或树脂层保护半导体装置的表面不受物理的损伤或湿气损害。与此同时，可通过上述支承体或设于树脂层的第一开口部将半导体芯片表面的第一焊盘电极和电路衬底电连接。由此，半导体装置的制造工序比现有例简单。另外，根据本发明，由于半导体装置的结构简单，故可将该半导体装置的结构复杂时产生的可靠性的低下抑制得极低。因此，在封装型的半导体装置及其制造方法中，可不使制造工序复杂而提高该半导体装置的可靠性。
根据本发明，由于半导体芯片的表面利用由玻璃等构成的支承体保护，故即使在该支承体的表面附着脏点等污物，也可以将其清洁。在此，在形成于半导体芯片的电子设备为CCD等光接收元件时，即使微小的脏点残存于该支承体的表面，由从该表面到光接收元件的光程差而在焦点成像的情况不会发生。由此，可提高半导体装置的成品率。
根据本发明，在使半导体芯片的背面侧和电路衬底相对这样将半导体装置载置于电路衬底上时，可极力消除在现有例的半导体装置中产生的安装(形成于半导体装置背面的导电端子和电路衬底的连接)时的半导体装置的倾斜或偏移。
在使半导体芯片的表面侧与电路衬底相对这样将半导体装置载置于电路衬底上时，所述安装时的倾斜或偏移和现有例的半导体装置大致相同地产生，但在形成于半导体芯片上的电子器件为CCD等光接收元件时，通过设置对应光接收元件的位置的电路衬底的光接收口，从而以设于光接收元件上方的透镜为基准，得到深的焦点深度。由此，在将半导体装置作为由上述透镜等构成的摄像模块安装于电路衬底上时，可将该摄像模块的厚度极力薄化。
根据本发明，在半导体芯片的表面中，沿该第一及第二边的端部形成有与第一焊盘电极电连接的第二焊盘电极(安装用焊盘电极)。通过该第二焊盘电极上的开口部形成的导电端子可将半导体芯片的第一焊盘电极和电路衬底电连接。由此，由于半导体芯片10c的端部在电路衬底上同样地保持，故可将在将半导体装置安装在电路衬底上时的倾斜或偏移极力抑制得很少。另外，可将上述两种焊盘电极分别作为测试用、安装用使用。
附图说明
图1是说明本发明第一实施例的半导体装置的制造方法的剖面图；
图2是说明本发明第一实施例的半导体装置的制造方法的剖面图；
图3是说明本发明第一实施例的半导体装置的制造方法的剖面图；
图4是说明本发明第一实施例的半导体装置的制造方法的剖面图；
图5是说明本发明第一实施例的半导体装置的制造方法的剖面图；
图6是说明本发明第一实施例的半导体装置的制造方法的剖面图；
图7是说明本发明第一实施例的半导体装置及其制造方法的剖面图；
图8是说明本发明第一实施例的半导体装置的上面图；
图9是沿图8的X-X线的剖面图；
图10是说明本发明第一实施例的半导体装置的上面图；
图11是沿图10的Y-Y线的剖面图；
图12是说明本发明第一实施例的半导体装置的上面图；
图13是沿图18的Z-Z线的剖面图；
图14是说明本发明第一实施例的半导体装置的上面图；
图15是沿图20的Z-Z线的剖面图；
图16是说明本发明第一实施例的半导体装置的制造方法的剖面图；
图17是说明本发明第一实施例的半导体装置的制造方法的剖面图；
图18是说明本发明第一实施例的半导体装置的上面图；
图19是沿图24的Z-Z线的剖面图；
图20是说明本发明第二实施例的半导体装置的制造方法的剖面图；
图21是说明本发明第二实施例的半导体装置的制造方法的剖面图；
图22是说明本发明第三实施例的半导体装置的制造方法的剖面图；
图23是说明本发明第三实施例的半导体装置的制造方法的剖面图；
图24是说明本发明第二实施例的半导体装置的制造方法的剖面图；
图25是说明本发明第一、第二及第三实施例的半导体装置的上面图；
图26(A)、图26(B)是说明现有的半导体装置的图；
图27是说明现有的半导体装置的图。
具体实施方式
下面，参照附图说明本发明第一实施例的半导体装置。本实施例的半导体装置的制造方法如下进行。图1～图6是说明本实施例的半导体装置的制造方法的剖面图。另外，图7是说明本实施例的半导体装置及其制造方法的剖面图。
另外，图1～图7表示由后述的切割工序分割的预定的邻接芯片的分界(即未图示的切割线附近)的半导体衬底10的剖面。另外，图1～图7中，在半导体衬底10的表面形成有未图示的电子器件。在此，未图示的电子器件例如CCD(Charge Coupled Device)等光接收元件。
首先，如图1所示，在半导体衬底10的表面通过未图示的层间绝缘膜(例如由BPSG等构成)形成焊盘电极11。该焊盘电极11由例如铝、铝合金、铜等金属层构成。另外，在含有焊盘电极11的半导体衬底10上在使该焊盘电极11的一部分露出的状态下形成由氧化硅膜或氮化硅膜等构成的未图示的钝化膜。
然后，在含有焊盘电极11的半导体衬底10的表面上涂敷由例如环氧树脂构成的树脂层12。然后，通过该树脂层12在半导体衬底10的表面粘接基板状或带状的支承体13。该支承体13具有规定的厚度。而且，支承体13具有支承半导体衬底10并保护半导体衬底10的功能。
在此，在上述未图示的电子器件为CCD等光接收元件时，需要利用半导体衬底10(完成半导体装置后的芯片10c)的表面的该未图示的器件接收来自外部的光。因此，支承体13最好具有例如玻璃衬底这样透明或半透明的性状。即，支承体13优选通过光学上透明或半透明的玻璃衬底、丙烯等塑料衬底、或红外线透过的硅衬底等形成。或，支承体13只要具有透明的性状，则也可以为其它衬底状或带状。另外，树脂层12也相同，优选具有透明或半透明的性状。
在未图示的电子器件为光接收元件时，不需要使用具有透明或半透明性状的树脂层12及支承体13，也可以使用具有不透明性状的树脂层12及支承体13。例如，也可以使用由具有不透明性状的金属或有机物构成的基板状物质或带状物质作为支承体13。
另外，在利用作为光接收元件的未图示的电子器件进行摄像时，即使在支承体13表面上粘附脏点等污物，上述污物造成的摄像缺陷也可以通过支承体13的上述规定厚度将其减小到可忽略的程度，不成为问题。
其次，在粘接该支承体13的状态下，根据需要，进行半导体衬底10背面的蚀刻，即所谓的背面研磨。然后，将酸(例如HF和硝酸等的混合液)作为蚀刻剂使用，蚀刻半导体衬底10的背面。由此，除去因背面研磨产生的半导体衬底10的机械损伤层，改善形成于半导体衬底10表面的未图示的电子器件的特性。在本实施例中，半导体衬底10的最终厚度为130μm程度，但可根据未图示的电子器件的种类适宜选择。
其次，如图2所示，在支承体13的表面上选择地形成抗蚀层14。即，抗蚀层14在对应焊盘电极11的位置具有开口部。
其次，如图3所示，以抗蚀层14为掩膜，进行支承体13的选择的除去。该支承体13的选择的除去优选通过例如以氟酸(HF)为蚀刻溶液的浸蚀进行。或支承体13的选择的除去也可以通过其它的湿式蚀刻或干式蚀刻进行。通过选择地除去该支承体13，形成贯通支承体13的开口部。在此，在该开口部的底部露出树脂层12，与其连接有焊盘电极11。
其次，如图4所示，选择的除去在支承体13的开口部露出的树脂层12。通过选择地除去该树脂层12，形成贯通支承体13及树脂层12的开口部15。在此，在开口部15的底部露出焊盘电极11。
树脂层12的选择的除去优选例如通过以有机溶剂为蚀刻溶液的浸蚀进行。在此，在进行上述蚀刻时，也可以除去抗蚀层14，但也可以作为蚀刻掩膜使用。在将抗蚀层14作为掩膜使用时，抗蚀层14在蚀刻后除去。或树脂层12的选择的除去也可以通过其它的湿式蚀刻或干式蚀刻进行。或，树脂层12的选择的除去也可以通过所谓的灰化(アツシング)处理进行。通过选择地除去该树脂层12，形成通过支承体13及树脂层12露出焊盘电极11的开口部15。
另外，对应焊盘电极11的位置的支承体13及树脂层12的选择的除去也可以通过一次蚀刻进行。此时，相对于支承体13及树脂层12，以抗蚀层14为掩膜，利用规定的蚀刻溶液或蚀刻气体进行湿式蚀刻或干式蚀刻。
其次，如图5所示，在开口部15底部露出的焊盘电极11上形成金属层16。该金属层16优选通过镍(Ni)、金(Au)、或它们的化合物形成。或，金属层16也可以通过上述以外的其它金属层形成。
其次，如图6所示，在金属层16上形成导电端子17。在此，导电端子从支承体13的表面突出地形成。或，导电端子17也可以不从支承体13的表面突出，而与该表面构成同一平面这样形成。另外，导电端子17的形成也可以省略。在该情况下，金属层16在开口部15露出。
最后，如图7所示，沿未图示的切割线将半导体衬底10分割成半导体芯片10c。这样，完成本实施例的半导体装置。完成的半导体装置安装于构图形成有未图示的外部电极的未图示的电路衬底上。此时，未图示的电路衬底的外部电极和导电端子17电连接。在未形成导电端子17时，该未图示的外部电极与金属层16电连接。
如上所述，在本实施例的半导体装置中，利用支承体13保护半导体芯片10c的表面不受物理的损伤或湿气损害，同时，通过贯通该表面的支承体13的开口部15可将焊盘电极11和电路衬底电连接。由此，使半导体装置的结构及制造工序简单，与该半导体装置的结构复杂的情况相比，可提高可靠性。即，可不增大制造成本，而提高该半导体装置的可靠性。
其次，参照附图说明将本实施例的半导体装置安装于电路衬底上的情况。图8是说明本实施例的半导体装置的上面图。另外，图9是沿图8的X-X线的剖面图。图8中电路衬底1A及半导体芯片10c、及用于将它们连接的各构成要素以外的图示省略。
如图8所示，在例如印刷基板这样的电路衬底1A上载置有半导体芯片10c。在电路衬底1A上构图形成有外部电极20。该外部电极的图案在图8及图9中简单地图示。
另外，半导体芯片10c载置成未形成支承体13的一侧的主面，即背面与电路衬底1A相对。另外，在半导体芯片1c的表面中，在光接收区域10i形成有作为例如CCD等光接收元件的未图示的电子器件。另一方面，在半导体芯片10c的表面中，在光接收区域10i之外的区域，形成于开口部15的导电端子17露出。或，在未形成导电端子17时，其下层的金属层16露出。
而且，半导体芯片10c的导电端子17和电路衬底的外部电极20通过例如接合引线21连接。或，也可以使用形成导电图案而构成的未图示的挠性板或带来代替接合引线21将导电端子17和电路衬底的外部电极20连接。另外，在未形成导电端子17时，金属层16和电路衬底的外部电极20也可以通过例如接合引线21连接。
如图9所示，在电路衬底1A中，载置有半导体芯片10c的一侧主面即表面覆盖半导体芯片10c设置端筒部(鏡筒部)30。在端筒部30中，在对应半导体芯片10c的光接收区域10i上的位置设有可入射外光的开口部。在该开口部上通过透过特定波长的滤光器31设有使外光会聚在光接收区域10i上的透镜32。由这些半导体芯片10c、端筒部30、滤光器31、及透镜32等构成所谓的摄像模块。在此，由于在和电路衬底1A相对的半导体芯片10c的背面侧没有形成现有例的半导体装置中看到的突起状的导电端子，故可使半导体芯片10c的倾斜或偏移极力消除。由此，可极力避免由上述倾斜或偏移而在未图示的电子器件进行摄像时的图像上产生离焦。
另外，也可以在电路衬底1A中，未载置半导体芯片10c的一侧主面即背面安装处理来自作为例如未图示的电子器件的CCD的图像信息的DSP(Digital Signal Processor：数字信号处理器)芯片40。在该情况下，可将安装半导体芯片10c及DSP芯片40时所需要的电路衬底1A的面积抑制得极小。
另外，在对本实施例的半导体装置的电路衬底上安装时，也可以以如图10及图11所示的结构这样进行。图10是说明本实施例的半导体装置的上面图。在此，图10是在电路衬底中，从外光到达的一侧的主面即表面看到的情况的上面图。另外，图11是沿图10的Y-Y线剖面图。在图10及图11中，和图8及图9所示的相同的构成要素使用同一符号，省略说明。另外，在图10中，省略电路衬底1B及半导体芯片10c及用于将它们连接的各构成要素之外的图示。
如图10所示，在例如印刷基板这种电路衬底1B上设有作为开口部的光接收口1w。在电路衬底1B中，在外光不到达的一侧的主面即背面图案形成有外部电极20。该外部电极20的图案在图10及图11中简单地图示。
而且，在电路衬底1B的背面载置有半导体芯片10c。半导体芯片10c使形成支承体13的一侧主面即表面与电路衬底1B的背面相对这样载置。在此，半导体芯片10c的导电端子17和电路衬底1B的外部电极20被直接连接。
另外，半导体芯片10c载置成其光接收区域10i从电路衬底1B的光接收口1w露出。由此，即使半导体芯片10c载置于电路衬底1B的背面，也可以使外光透过光接收口1w入射到光接收区域10i。
如图11所示，在电路衬底1B中，未载置半导体芯片10c的一侧的主面即表面设置端筒部30，使其覆盖半导体芯片10c。在端筒部30中，对应半导体芯片10c的光接收区域10i上的位置设有可使外光入射的开口部。在该开口部上设有通过透过特定波长的滤光器31将外光聚束在光接收区域10i上的透镜12。
在此，透镜32和半导体芯片10c的光接收区域10i的焦点距离需要具有对应透镜32的性能的规定长度的焦点距离。因此，在需要加大规定的焦点距离时，该焦点距离是使由透镜32及半导体芯片10c等构成的摄像模块的厚度(即端筒部30的高度)变厚的原因。与此相对，在图11所示的实施例中，由于光通过电路衬底1B的光接收口10w导向半导体芯片10c的光接收区域10i，故电路衬底1B的厚度成为上述规定的焦点距离的一部分。由此，可将摄像模块的厚度削薄上述电路衬底1B的厚度的量。
另外，在对本实施例的半导体装置的电路衬底上安装时，也可以埋入形成于电路衬底的凹部内这样进行。其次，参照附图说明此时的半导体装置的安装。图12、图14及图18是说明本实施例的半导体装置的上面图。图13、图15、图19是分别沿图12、图14及图18的Z-Z线的剖面图。图16及图17是说明图14及图15的半导体装置的制造方法的剖面图。
如图12及图13所示，在电路衬底1C的内部与规定的树脂层一起层积例如Cu层20m作为具有规定图案的外部电极用金属层。另外，在电路衬底1C的表面(与透镜32相对的一侧)形成有包纳着半导体芯片10c及层积于其上的各层整体的大小的凹部H1。凹部H1的形成没有特别限制，例如通过规定输出的激光照射进行的电路衬底1C的蚀刻，或穿孔进行的电路衬底1C的切削等进行。
另外，在凹部H1的底部，如图所示，也可以使Cu层20m的一部分露出，也可以使树脂层露出。但是，此时的Cu层20m不是用于与安装于电路衬底1C的电子器件电连接的外部电极。该Cu层20m没有特别限制，但最好例如构图成岛状，使其覆盖半导体芯片10c的整个平面，且使其一部分延伸到电路衬底1C的边缘，在其侧面露出。
在该凹部H1内载置半导体芯片10c，使其底部与半导体芯片10c的背面相对。另外，在凹部H1的侧壁和半导体芯片10c之间存在空间时，在该空间填充在半导体装置的制造工序中使用的环氧树脂等有机材料，即底部填充材(アンダ-フイル)22。
而且，半导体芯片10c的导电端子17和电路衬底1C的外部电极20通过例如接合引线21连接。另外，在未形成导电端子17时，开口部15内的金属层16或焊盘电极11、和外部电极20也可以通过例如接合引线21连接。
在本实施例中，如图14及图15所示，载置于凹部H1内的半导体芯片10c的焊盘电极11和电路衬底1C的外部电极20也可以通过使含有例如银(Ag)粒子的导电膏21p对应规定的图案印刷而构成的配线连接。此时，如图16所示，半导体衬底10及层积于其上的各层在形成开口部15后，通过进行切割分离成多个半导体芯片10c。如图17所示，使凹部H1的底部和半导体芯片10c的背面相对，在电路衬底1C的凹部H1载置半导体芯片10c。
而且，在凹部H1的侧壁和半导体芯片10c之间存在空间时，在其空间填充底部填充材(アンダ-フイル)22。然后，对应规定的图案印刷上述导电膏21p，使其与焊盘电极11电连接，从开口部15内延伸到电路衬底1C的外部电极20上。导电膏21p在开口部15之外的位置以例如约100μm的膜厚形成。
这样，在将半导体芯片10c安装于电路衬底1C的凹部H1时，与将半导体芯片10c安装于电路衬底10的表面上相比，透镜32和半导体芯片10c的光接收区域10i的距离延长。由此，可将由透镜32及半导体芯片10c等构成的摄像模块的厚度(即端筒部30的高度)减薄到仅该延长的距离的量，即至少半导体芯片10c的厚度的量。
例如在半导体芯片10c及层积于其上的各层的整体厚度约为0.85～1mm，透镜32和半导体芯片10c的光接收区域10i的焦点距离为6～7mm时，可将摄像模块的厚度(即端筒部30的高度)减薄上述焦点距离的约6分之1的距离的量。
另外，在凹部H1的底部露出Cu层20m时，通过使在凹部H1的底部露出的Cu层20m与半导体芯片10c的背面接触，容易将半导体芯片10c动作时产生的热传到Cu层20m中传导，排向外部。其结果可极力抑止由于热而容易使电气特性劣化的CCD等光接收元件的性能劣化。
此时，Cu层20m和半导体芯片10c的背面不必直接连接。例如，也可以在半导体芯片10c的背面形成由氧化硅膜或氮化硅膜等构成的未图示的绝缘膜，通过该绝缘膜将半导体芯片10c的背面和Cu层20m连接。另外，在凹部H1的底部Cu层20m未露出时，也可以安装半导体芯片10c，使其背面和凹部H1底部的树脂接触。
另外，作为另一个安装方法，本实施例的半导体装置也可以埋入形成于电路衬底背面(即不与透镜32相对的主面侧)的凹部进行安装。
即，如图18及图19所示，在电路衬底1D的内部层积有例如Cu层20m作为具有规定图案的外部电极用金属层。另外，在电路衬底1D的一部分区域形成有和半导体芯片10c的光接收区域10i相同或大致相同的宽的开口部即光接收口1w。另外，在电路衬底1D的背面包围光接收口1w形成包纳半导体芯片10c及层积于其上的各层整体的大小的凹部H2。在该凹部H2的底部使Cu层20m露出。凹部H2的形成没有特别限制，例如通过规定输出的激光照射进行的电路衬底1D的蚀刻，或穿孔进行的电路衬底1D的切削等进行。
而且，使凹部H2的底部与半导体芯片10c的表面相对，且使导电端子17和Cu层20m通过未图示的导电膏连接，在凹部H2内载置半导体芯片10c。在凹部H2的侧壁和半导体芯片10c之间存在空间时，在其空间填充在半导体装置的制造工序中使用的环氧树脂等有机材料，即底部填充材(アンダ-フイル)22。
即使在这种情况，与在电路衬底的表面上安装半导体芯片10c的情况相比，也可以延长透镜32和半导体芯片10c的光接收区域10i的距离。进一步说，与在形成于电路衬底1C的表面的凹部H1上载置半导体芯片10c的情况相比，延长凹部底部的电路衬底1D的厚度的量。由此，可以将由透镜32及半导体芯片10c等构成的摄像模块的厚度(即端筒部30的高度)削薄上述延长的距离的量。
然后，参照附图说明本发明第二实施例的半导体装置。本实施例的半导体装置的制造方法如下进行。图20～图22是说明本实施例的半导体装置制造方法的剖面图。另外，图20～图22表示利用后述的切割工序分割的预定的邻接芯片分界(即未图示的切割线附近)的半导体衬底10的剖面。另外，在图20～图22中，在半导体衬底10的表面形成有未图示的电子器件。在此，未图示的电子器件是CCD等光接收元件或除光接收元件之外的电子器件。
首先，如图20所示，在半导体衬底10的表面通过未图示的层间绝缘膜(例如BPSG等构成)形成焊盘电极11。这些半导体衬底10及焊盘电极11具有与第一实施例的半导体衬底10及焊盘电极11相同的结构。另外，在含有焊盘电极11的半导体衬底10上，在使该焊盘电极11的一部分露出的状态下形成由氧化硅膜或氮化硅膜构成的未图示的钝化膜。
然后，在含有焊盘电极11的半导体衬底10的表面上形成由例如环氧树脂构成的树脂层52。而且，该树脂层52具有支承半导体衬底10，且保护半导体衬底10的功能。
在此，在上述未图示的电子器件为CCD等光接收元件时，树脂层52优选由透明或半透明的材质构成的物质，其厚度优选以例如20μm～30μm程度形成。
然后，根据需要进行半导体衬底10的背面研磨，进而使用酸(例如HF和硝酸等的混合液)作为蚀刻剂，蚀刻半导体衬底10的背面。由此，除去由背面研磨产生的半导体衬底10的机械的损伤层，改善形成于半导体衬底10表面上的未图示的电子器件的特性。
其次，如图21所示，在树脂层52的表面上选择的形成抗蚀层54。即抗蚀层54在对应焊盘电极11的位置具有开口部而形成。
其次，如图22所示，进行树脂层52的选择除去。树脂层52的选择的除去优选例如通过干式蚀刻或湿式蚀刻进行。在此，在进行上述蚀刻时，抗蚀层54作为蚀刻掩膜使用，但也可以除去。在抗蚀层54作为掩膜使用时，抗蚀层54在蚀刻后除去。透过进行该树脂层52的选择的除去，形成贯通树脂层52的开口部55。在此，在开口部55的底部使焊盘电极11露出。
然后，图中未图示，但在开口部55露出的焊盘电极11上形成与第一实施例相同的金属层16。另外，也可以在金属层16上形成和第一实施例相同的导电端子17。
最后，沿未图示的切割线将半导体衬底10分割成半导体芯片10c。这样，完成本实施例的半导体装置。完成的半导体装置安装于图案形成未图示的外部电极的未图示的电路衬底上。该安装的方法与第一实施例相同。但是，在形成于半导体芯片10c表面的未图示的电子器件不是光接收元件时，与第一实施例的电路衬底1B不同，不必在电路衬底上设置光接收口1w。
如上所述，在本实施例的半导体装置中，可通过贯通该表面的树脂层52的开口部55将焊盘电极11和电路衬底电连接。由此，可使半导体装置的结构及制造工序简单，与该半导体装置的结构复杂的情况相比，可提高可靠性。即，可不增大制造成本而提高该半导体装置的可靠性。
其次，参照附图说明本发明第三实施例的半导体装置。本实施例的半导体装置的制造方法例如如下进行。图23及图24是说明本实施例的半导体装置的制造方法的剖面图。另外，图23及图24表示利用后述的切割工序分割的预定的邻接芯片分界(即未图示的切割线附近)的半导体衬底10的剖面。另外，在图23及图24中，在半导体衬底10的表面形成有未图示的电子器件。在此，未图示的电子器件是除CCD等光接收元件之外的电子器件。
首先，如图23所示，在半导体衬底10的表面通过未图示的层间绝缘膜(例如BPSG等构成)形成焊盘电极11。这些半导体衬底10及焊盘电极11具有与第一实施例的半导体衬底10及焊盘电极11相同的结构。另外，在含有焊盘电极11的半导体衬底10上，在使该焊盘电极11的一部分露出的状态下形成由氧化硅膜或氮化硅膜等构成的未图示的钝化膜。
然后，在含有焊盘电极11的半导体衬底10的表面上形成由感光性材料构成的感光性抗蚀层62。该感光性抗蚀层62具有支承半导体衬底10，且保护半导体衬底10的功能。
然后，根据需要进行半导体衬底10的背面研磨，进而使用酸(例如HF和硝酸等的混合液)作为蚀刻剂，蚀刻半导体衬底10的背面。
其次，如图24所示，通过使用掩膜的曝光及显影在感光性抗蚀层62的局部形成开口部65。该开口部65在感光性抗蚀层62中对应焊盘电极11的位置形成。在开口部65的底部使焊盘电极11露出。
然后，图中未图示，但在开口部55露出的焊盘电极11上形成与第一实施例相同的金属层16。另外，也可以在金属层16上形成与第一实施例相同的导电端子17。最后，沿未图示的切割线将半导体衬底10分割成半导体芯片10c。这样，完成本实施例的半导体装置。完成的半导体装置安装于图案形成未图示的外部电极的未图示的电路衬底上。该安装的方法与第一实施例相同。但是，和第一实施例的电路衬底1B不同，不必在电路衬底上设置光接收口1w。
如上所述，在本实施例的半导体装置中，可通过贯通该表面的感光抗蚀层62的开口部55将焊盘电极11和电路衬底电连接。由此，可使半导体装置的结构及制造工序简单，与该半导体装置的结构复杂的情况相比，可提高可靠性。即，可不增大制造成本而提高该半导体装置的可靠性。
另外，在上述的第一、第二及第三实施例的半导体装置的制造方法中，在形成焊盘电极的工序中，如图25的上面图所示，也可以在半导体衬底10的表面形成两种焊盘电极。另外，在图25中，仅表示在完成的半导体装置中的半导体芯片10c的表面。此时的半导体装置的制造方法例如如下进行。即，图中未图示，但在例如半导体衬底10的表面上如所述实施例所示，形成焊盘电极11作为第一焊盘电极，另外，沿未图示的切割线附近形成安装用焊盘电极18作为第二焊盘电极。安装用焊盘电极18优选沿半导体衬底10表面的切割线附近以规定的间隔形成。
其次，在半导体衬底10的表面形成电连接焊盘电极11和安装用焊盘电极18的配线层19。该配线层19连接焊盘电极11和安装用焊盘电极18这样地构图形成。
其次，通过选择地除去树脂层52、或感光性抗蚀层62，形成露出焊盘电极11的第一开口部(即开口部15、55、65)。同时(或在其它的工序中)，通过选择地除去支承体13、树脂层52、及感光性抗蚀层62，形成露出安装用焊盘电极18的未图示的第二开口部。然后，在该第二开口部露出的安装用焊盘电极18上形成未图示的导电端子。同时，根据需要，在焊盘电极11上也可以形成未图示的导电端子。最后，将半导体衬底10分割成半导体芯片10c，完成半导体装置。此时，安装用焊盘电极18在半导体芯片10c的表面形成于沿该第一及第二边的端部。
另外，在将半导体装置安装于未图示的电路衬底上时，将形成于安装用焊盘电极18(即第二焊盘电极)上的未图示的导电端子与电路衬底的外部电极连接。另一方面，焊盘电极11(即第一焊盘电极)或形成于该电极上的导电端子17可不与电路衬底的外部电极连接，而在进行半导体装置的各种测试时作为测试用电极使用。
此时，可通过安装于焊盘电极18上的支承体13、树脂层52、感光性抗蚀层62上的开口部(即第二开口部)将焊盘电极11和电路衬底电连接。由此，由于沿半导体芯片10c的第一及第二边的端部在电路衬底上一样地保持，故可将在电路衬底上安装半导体装置时产生的倾斜和偏移抑止得极低。另外，可将上述两种焊盘电极分别作为测试用、安装用使用。
由此，半导体装置的结构及制造方法变简单，可不增大该半导体装置的制造成本，而提高该半导体装置的可靠性。

Claims (36)

1、一种半导体装置，其载置于形成外部电极的电路衬底上，其特征在于，包括：电子器件，其形成于半导体芯片表面；第一焊盘电极，其从所述电子器件延伸形成于半导体芯片的表面；支承体，其形成于所述半导体芯片的表面；第一开口部，其贯通所述支承体，使所述第一焊盘电极的表面露出，所述第一焊盘电极和所述外部电极电连接，所述半导体芯片的背面侧与所述电路衬底相对，并且，在所述第一开口部露出的所述第一焊盘电极和所述外部电极通过外部连接配线连接。
2、一种半导体装置，其载置于形成外部电极的电路衬底上，其特征在于，包括：电子器件，其形成于半导体芯片表面；第一焊盘电极，其从所述电子器件延伸形成于半导体芯片的表面；支承体，其形成于所述半导体芯片的表面；第一开口部，其贯通所述支承体，使所述第一焊盘电极的表面露出；在所述第一开口部露出的第一焊盘电极上形成的导电端子，所述第一焊盘电极和所述外部电极电连接，所述半导体芯片的背面侧与所述电路衬底相对，同时，所述导电端子和所述外部电极通过外部连接配线连接。
3、一种半导体装置，其载置于形成外部电极的电路衬底上，其特征在于，包括：电子器件，其形成于半导体芯片表面；第一焊盘电极，其从所述电子器件延伸形成于半导体芯片的表面；支承体，其形成于所述半导体芯片的表面；第一开口部，其贯通所述支承体，使所述第一焊盘电极的表面露出；在所述第一开口部露出的第一焊盘电极上形成的导电端子，所述第一焊盘电极和所述外部电极电连接，所述半导体芯片的背面侧与所述电路衬底相对，同时，所述导电端子和所述外部电极被直接连接。
4、一种半导体装置，其载置于形成外部电极的电路衬底上，其特征在于，包括：电子器件，其形成于半导体芯片表面；第一焊盘电极，其从所述电子器件延伸形成于半导体芯片的表面；支承体，其形成于所述半导体芯片的表面；第一开口部，其贯通所述支承体，使所述第一焊盘电极的表面露出；第二焊盘电极，其在所述半导体芯片的表面中，沿该半导体芯片的第一及第二边的端部以规定的间隔离开形成；配线层，其形成于所述半导体芯片的表面，且将所述第一焊盘电极和所述第二焊盘电极连接；第二开口部，其贯通所述支承体，使所述第二焊盘电极的表面露出；导电端子，其形成于在所述第二开口部露出的所述第二焊盘电极上，所述第一焊盘电极和所述外部电极电连接。
5、一种半导体装置，其载置于形成外部电极的电路衬底上，其特征在于，包括：电子器件，其形成于半导体芯片表面；第一焊盘电极，其从所述电子器件延伸形成于半导体芯片的表面；树脂层，其形成于包括所述电子器件上及所述第一焊盘电极上的所述半导体芯片的表面；第一开口部，其贯通所述树脂层，使所述第一焊盘电极的表面露出，所述第一焊盘电极和外部电极电连接，所述半导体芯片的背面侧与所述电路衬底相对，在所述第一开口部露出的所述第一焊盘电极和所述外部电极通过外部连接配线连接。
6、一种半导体装置，其载置于形成外部电极的电路衬底上，其特征在于，包括：电子器件，其形成于半导体芯片表面；第一焊盘电极，其从所述电子器件延伸形成于半导体芯片的表面；树脂层，其形成于包括所述电子器件上及所述第一焊盘电极上的所述半导体芯片的表面；第一开口部，其贯通所述树脂层，使所述第一焊盘电极的表面露出；在所述第一开口部露出的第一焊盘电极上形成的导电端子，所述第一焊盘电极和外部电极电连接，所述半导体芯片的背面侧与所述电路衬底相对，同时，所述导电端子和所述外部电极通过外部连接配线连接。
7、一种半导体装置，其载置于形成外部电极的电路衬底上，其特征在于，包括：电子器件，其形成于半导体芯片表面；第一焊盘电极，其从所述电子器件延伸形成于半导体芯片的表面；树脂层，其形成于包括所述电子器件上及所述第一焊盘电极上的所述半导体芯片的表面；第一开口部，其贯通所述树脂层，使所述第一焊盘电极的表面露出；在所述第一开口部露出的第一焊盘电极上形成的导电端子，所述第一焊盘电极和外部电极电连接，所述半导体芯片的背面侧与所述电路衬底相对，同时，所述导电端子和所述外部电极被直接连接。
8、一种半导体装置，其载置于形成外部电极的电路衬底上，其特征在于，包括：电子器件，其形成于半导体芯片表面；第一焊盘电极，其从所述电子器件延伸形成于半导体芯片的表面；树脂层，其形成于包括所述电子器件上及所述第一焊盘电极上的所述半导体芯片的表面；第一开口部，其贯通所述树脂层，使所述第一焊盘电极的表面露出；第二焊盘电极，其在所述半导体芯片的表面中，在沿该半导体芯片的第一及第二边的端部以规定的间隔离开形成；配线层，其形成于所述半导体芯片的表面，且将所述第一焊盘电极和所述第二焊盘电极连接；第二开口部，其贯通所述树脂，使所述第二焊盘电极的表面露出；导电端子，其形成于在所述第二开口部露出的所述第二焊盘电极上，所述第一焊盘电极和外部电极电连接。
9、如权利要求1～4任一项所述的半岛体装置，其特征在于，所述支承体由玻璃衬底、丙烯等塑料衬底、或红外线透过的硅衬底中的任一个构成。
10、如权利要求5～8任一项所述的半导体装置，其特征在于，所述树脂层由感光性树脂构成。
11、如权利要求4所述的半导体装置，其特征在于，所述半导体芯片的表面侧与所述电路衬底相对，同时，所述导电端子和所述外部电极被直接连接。
12、如权利要求8所述的半导体装置，其特征在于，所述半导体芯片的表面侧与所述电路衬底相对，同时，所述导电端子和所述外部电极被直接连接。
13、一种半导体装置，载置于形成外部电极及凹部的电路衬底上，使其埋入该凹部，其特征在于，包括：电子器件，其形成于半导体芯片的表面；第一焊盘电极，其从所述电子器件延伸，形成于半导体芯片的表面；支承体，其形成于所述半导体芯片的表面；第一开口部，其贯通所述支承体，使所述第一焊盘电极的表面露出，将所述第一焊盘电极和所述外部电极电连接，所述半导体芯片的背面侧与所述电路衬底的所述凹部的端部相对，同时，在所述第一开口部露出的所述第一焊盘电极和所述外部电极通过外部连接配线连接。
14、一种半导体装置，载置于形成外部电极及凹部的电路衬底上，使其埋入该凹部，其特征在于，包括：电子器件，其形成于半导体芯片的表面；第一焊盘电极，其从所述电子器件延伸，形成于半导体芯片的表面；支承体，其形成于所述半导体芯片的表面；第一开口部，其贯通所述支承体，使所述第一焊盘电极的表面露出；在所述第一开口部露出的第一焊盘电极上形成的导电端子，将所述第一焊盘电极和所述外部电极电连接，所述半导体芯片的背面侧与所述电路衬底的所述凹部的底部相对，同时，所述导电端子和所述外部电极通过外部连接配线连接。
15、一种半导体装置，载置于形成外部电极及凹部的电路衬底上，使其埋入该凹部，其特征在于，包括：电子器件，其形成于半导体芯片的表面；第一焊盘电极，其从所述电子器件延伸，形成于半导体芯片的表面；支承体，其形成于所述半导体芯片的表面；第一开口部，其贯通所述支承体，使所述第一焊盘电极的表面露出，将所述第一焊盘电极和所述外部电极电连接，在所述电路衬底的内部形成规定图案的金属层，在所述凹部的底部使该金属层的一部分露出，在所述第一开口部露出的第一焊盘电极上形成导电端子，所述半导体芯片的表面侧与所述电路衬底的所述凹部的底部相对，同时，所述导电端子和所述金属层被直接连接。
16、一种半导体装置，载置于形成外部电极及凹部的电路衬底上，使其埋入该凹部，其特征在于，包括：电子器件，其形成于半导体芯片的表面；第一焊盘电极，其从所述电子器件延伸，形成于半导体芯片的表面；支承体，其形成于所述半导体芯片的表面；第一开口部，其贯通所述支承体，使所述第一焊盘电极的表面露出；第二焊盘电极，其在所述半导体芯片的表面中，在沿该半导体芯片的第一及第二边的端部以规定的间隔离开形成；配线层，其形成于所述半导体芯片的表面，将所述第一焊盘电极和所述第二焊盘电极连接；第二开口部，其贯通所述支承体，使所述第二焊盘电极的表面露出；导电端子，其形成于在所述第二开口部露出的所述第二焊盘电极上，将所述第一焊盘电极和所述外部电极电连接。
17、一种半导体装置，载置于形成外部电极及凹部的电路衬底上，使其埋入该凹部，其特征在于，包括：电子器件，其形成于半导体芯片的表面；第一焊盘电极，其从所述电子器件延伸，形成于半导体芯片的表面；支承体，其形成于所述半导体芯片的表面；第一开口部，其贯通所述支承体，使所述第一焊盘电极的表面露出，将所述第一焊盘电极和所述外部电极电连接，在所述凹部的侧壁和所述半导体芯片之间填充有规定的有机材料，所述外部连接配线通过印刷导电膏与所述焊盘电极电连接，从所述第一开口部内延伸到所述电路衬底的所述外部电极上而形成。
18、一种半导体装置，载置于形成外部电极及凹部的电路衬底上，使其埋入该凹部，其特征在于，包括：电子器件，其形成于半导体芯片的表面；第一焊盘电极，其从所述电子器件延伸，形成于半导体芯片的表面；树脂层，其形成于包括所述电子器件上及所述第一焊盘电极上的所述半导体芯片的表面；第一开口部，其贯通所述树脂层，使所述第一焊盘电极的表面露出，将所述第一焊盘电极和所述外部电极电连接，所述半导体芯片的背面侧与所述电路衬底的所述凹部的端部相对，同时，在所述第一开口部露出的所述第一焊盘电极和所述外部电极通过外部连接配线连接。
19、一种半导体装置，载置于形成外部电极及凹部的电路衬底上，使其埋入该凹部，其特征在于，包括：电子器件，其形成于半导体芯片的表面；第一焊盘电极，其从所述电子器件延伸，形成于半导体芯片的表面；树脂层，其形成于包括所述电子器件上及所述第一焊盘电极上的所述半导体芯片的表面；第一开口部，其贯通所述树脂层，使所述第一焊盘电极的表面露出；在所述第一开口部露出的第一焊盘电极上形成的导电端子，将所述第一焊盘电极和所述外部电极电连接，所述半导体芯片的背面侧与所述电路衬底的所述凹部的底部相对，同时，所述导电端子和所述外部电极通过外部连接配线连接。
20、一种半导体装置，载置于形成外部电极及凹部的电路衬底上，使其埋入该凹部，其特征在于，包括：电子器件，其形成于半导体芯片的表面；第一焊盘电极，其从所述电子器件延伸，形成于半导体芯片的表面；树脂层，其形成于包括所述电子器件上及所述第一焊盘电极上的所述半导体芯片的表面；第一开口部，其贯通所述树脂层，使所述第一焊盘电极的表面露出，将所述第一焊盘电极和所述外部电极电连接，在所述电路衬底的内部形成规定图案的金属层，在所述凹部的底部使该金属层的一部分露出，在所述第一开口部露出的第一焊盘电极上形成导电端子，所述半导体芯片的表面侧与所述电路衬底的所述凹部的底部相对，同时，所述导电端子和所述金属层被直接连接。
21、一种半导体装置，载置于形成外部电极及凹部的电路衬底上，使其埋入该凹部，其特征在于，包括：电子器件，其形成于半导体芯片的表面；第一焊盘电极，其从所述电子器件延伸，形成于半导体芯片的表面；树脂层，其形成于包括所述电子器件上及所述第一焊盘电极上的所述半导体芯片的表面；第一开口部，其贯通所述树脂层，使所述第一焊盘电极的表面露出；第二焊盘电极，其在所述半导体芯片的表面中，在沿该半导体芯片的第一及第二边的端部以规定的间隔离开形成；配线层，其形成于所述半导体芯片的表面，将所述第一焊盘电极和所述第二焊盘电极连接；第二开口部，其贯通所述树脂层，使所述第二焊盘电极的表面露出；导电端子，其形成于在所述第二开口部露出的所述第二焊盘电极上，将所述第一焊盘电极和所述外部电极电连接。
22、如权利要求13～17任一项所述的半导体装置，其特征在于，所述支承体由玻璃衬底、丙烯等塑料衬底、或红外线透过的硅衬底中的任一个构成。
23、如权利要求18～21任一项所述的半导体装置，其特征在于，所述树脂层由感光性树脂构成。
24、如权利要求16所述的半导体装置，其特征在于，在所述电路衬底上形成规定图案的金属层，在所述凹部的底部该金属层的一部分露出，所述半导体芯片的表面侧与所述电路衬底的所述凹部的底部相对，同时，所述导电端子和所述金属层被直接连接。
25、如权利要求21所述的半导体装置，其特征在于，在所述电路衬底的内部形成规定图案的金属层，在所述凹部的底部该金属层的一部分露出，所述半导体芯片的表面侧与所述电路衬底的所述凹部的底部相对，所述导电端子和所述金属层被直接连接。
26、一种半导体装置的制造方法，其特征在于，准备由切割线区分，且形成第一焊盘电极的半导体衬底，并且包括如下工序：在所述半导体衬底的表面粘接支承体的工序；在所述半导体衬底的表面上粘接所述支承体之后，选择地除去所述支承体，形成贯通所述支承体，使该第一焊盘电极露出的第一开口部的工序；通过进行沿所述切割线的切割，将所述半导体衬底分割成各半导体芯片的工序。
27、如权利要求26所述的半导体装置的制造方法，其特征在于，所述支承体由玻璃衬底、丙烯等塑料衬底、或红外线透过的硅衬底中的任一个构成。
28、一种半导体装置的制造方法，其特征在于，准备由切割线区分且形成第一焊盘电极的半导体衬底，并且包括如下工序：在包括所述第一焊盘电极上的所述半导体衬底的表面上形成树脂层的工序；在所述半导体衬底的表面上形成所述树脂层之后，选择地除去所述树脂层，形成贯通所述树脂层，使该第一焊盘电极露出的第一开口部的工序；通过进行沿所述切割线的切割，将所述半导体衬底分割成各半导体芯片的工序。
29、如权利要求28所述的半导体装置的制造方法，其特征在于，所述树脂层由感光性树脂构成。
30、如权利要求26、27、28、29中任一项所述的半导体装置的制造方法，其特征在于，在将所述半导体衬底分割成各半导体芯片的工序之前，具有在所述第一开口部露出的所述第一焊盘电极上形成导电端子的工序。
31、如权利要求26或权利要求27所述的半导体装置的制造方法，其特征在于，包括：在准备形成有第一焊盘电极的半导体衬底后，形成沿所述半导体衬底表面的所述切割线附近以规定的间隔离开的第二焊盘电极的工序；在所述半导体芯片的表面形成连接所述第二焊盘电极和所述第一焊盘电极这样进行构图的配线层的工序；通过选择地除去所述支承体，形成贯通所述支承体，露出所述第二焊盘电极的第二开口部的工序；在所述第二开口部露出的所述第二焊盘电极上形成导电端子的工序。
32、如权利要求28或权利要求29所述的半导体装置的制造方法，其特征在于，包括：在准备形成有第一焊盘电极的半导体衬底后，形成沿所述半导体衬底表面的所述切割线附近以规定的间隔离开的第二焊盘电极的工序；在所述半导体芯片的表面形成连接所述第二焊盘电极和所述第一焊盘电极这样进行构图的配线层的工序；通过选择地除去所述树脂层，形成贯通所述树脂层，露出所述第二焊盘电极的第二开口部的工序；在所述第二开口部露出的所述第二焊盘电极上形成导电端子的工序。
33、如权利要求26、27、28、29中任一项所述的半导体装置的制造方法，其特征在于，准备形成有凹部的电路衬底，将所述半导体芯片埋入该凹部进行搭载。
34、如权利要求30所述的半导体装置的制造方法，其特征在于，准备形成有凹部的电路衬底，将所述半导体芯片埋入该凹部进行搭载。
35、如权利要求31所述的半导体装置的制造方法，其特征在于，准备形成有凹部的电路衬底，将所述半导体芯片埋入该凹部进行搭载。
36、如权利要求32所述的半导体装置的制造方法，其特征在于，准备形成有凹部的电路衬底，将所述半导体芯片埋入该凹部进行搭载。
CNB2005100778112A 2004-06-10 2005-06-09 半导体装置及其制造方法 Expired - Fee Related CN100446229C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004172603 2004-06-10
JP172603/04 2004-06-10
JP117857/05 2005-04-15

Publications (2)

Publication Number Publication Date
CN1722419A CN1722419A (zh) 2006-01-18
CN100446229C true CN100446229C (zh) 2008-12-24

Family

ID=35912550

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100778112A Expired - Fee Related CN100446229C (zh) 2004-06-10 2005-06-09 半导体装置及其制造方法

Country Status (1)

Country Link
CN (1) CN100446229C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4800253B2 (ja) * 2007-04-04 2011-10-26 新光電気工業株式会社 配線基板の製造方法
JP6100489B2 (ja) * 2012-08-31 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6680712B2 (ja) * 2017-03-10 2020-04-15 キオクシア株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1198005A (zh) * 1997-04-28 1998-11-04 三星航空产业株式会社 半导体封装及其制造方法
JP2001223288A (ja) * 2000-02-07 2001-08-17 Yamaha Corp 集積回路装置とその製法
US6287893B1 (en) * 1997-10-20 2001-09-11 Flip Chip Technologies, L.L.C. Method for forming chip scale package
US20020017711A1 (en) * 1999-07-12 2002-02-14 Kwon Yong Hwan Semiconductor package
US6586276B2 (en) * 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1198005A (zh) * 1997-04-28 1998-11-04 三星航空产业株式会社 半导体封装及其制造方法
US6287893B1 (en) * 1997-10-20 2001-09-11 Flip Chip Technologies, L.L.C. Method for forming chip scale package
US20020017711A1 (en) * 1999-07-12 2002-02-14 Kwon Yong Hwan Semiconductor package
JP2001223288A (ja) * 2000-02-07 2001-08-17 Yamaha Corp 集積回路装置とその製法
US6586276B2 (en) * 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition

Also Published As

Publication number Publication date
CN1722419A (zh) 2006-01-18

Similar Documents

Publication Publication Date Title
US9373660B2 (en) Method of forming a low profile image sensor package with an image sensor substrate, a support substrate and a printed circuit board
US7397134B2 (en) Semiconductor device mounted on and electrically connected to circuit board
KR102460077B1 (ko) 스택 이미지 센서 패키지 및 이를 포함하는 스택 이미지 센서 모듈
US8592831B2 (en) Integrated circuit device
US7576402B2 (en) Semiconductor device, method of manufacturing the same, and camera module
TWI343645B (en) Semiconductor device
TWI430423B (zh) A semiconductor device, a camera module, and a semiconductor device
US8558387B2 (en) Semiconductor device including bottom surface wiring and manfacturing method of the semiconductor device
EP1686628A2 (en) Chip scale image sensor module and fabrication method of the same
JP5078725B2 (ja) 半導体装置
JP2004363380A (ja) 光半導体装置およびその製造方法
JP2005158948A (ja) 固体撮像装置及びその製造方法
US20110304003A1 (en) Semiconductor device, camera module, and manufacturing method of semiconductor device
JP2006228913A (ja) 半導体装置及びその製造方法
US9484379B2 (en) Rear-face illuminated solid state image sensors
JP2006191126A (ja) 半導体装置の製造方法
CN100446229C (zh) 半导体装置及其制造方法
CN111009542B (zh) 一种封装方法及封装结构
US7468288B1 (en) Die-level opto-electronic device and method of making same
KR100716870B1 (ko) 반도체패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081224

Termination date: 20210609