JP2005158948A - 固体撮像装置及びその製造方法 - Google Patents

固体撮像装置及びその製造方法 Download PDF

Info

Publication number
JP2005158948A
JP2005158948A JP2003394221A JP2003394221A JP2005158948A JP 2005158948 A JP2005158948 A JP 2005158948A JP 2003394221 A JP2003394221 A JP 2003394221A JP 2003394221 A JP2003394221 A JP 2003394221A JP 2005158948 A JP2005158948 A JP 2005158948A
Authority
JP
Japan
Prior art keywords
solid
state imaging
imaging device
wafer
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003394221A
Other languages
English (en)
Other versions
JP4542768B2 (ja
Inventor
Kiyobumi Yamamoto
清文 山本
Kazuhiro Nishida
和弘 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP2003394221A priority Critical patent/JP4542768B2/ja
Priority to US10/992,776 priority patent/US7259438B2/en
Priority to KR1020040096743A priority patent/KR100684703B1/ko
Priority to EP04257300A priority patent/EP1536478A3/en
Priority to CN2004100955127A priority patent/CN1622334B/zh
Publication of JP2005158948A publication Critical patent/JP2005158948A/ja
Priority to US11/348,308 priority patent/US7527990B2/en
Priority to US11/785,839 priority patent/US7345349B2/en
Application granted granted Critical
Publication of JP4542768B2 publication Critical patent/JP4542768B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】 固体撮像装置の半導体基板の底面側に、簡単、低コストに配線を引き出す。
【解決手段】 固体撮像装置２の半導体基板６は、カバーガラス８と接合された後にバックグラインドされて薄層化されている。半導体基板５の上面には、固体撮像素子３と多数の接続端子１０とが形成されている。半導体基板６の接続端子１０に対面する位置には、底面側からスルーホール１８が形成され、接続端子１０が底面側に露呈されている。半導体基板６が実装される実装基板５の配線パターン２０上には、スタッドバンプ２６が形成されている。このスタッドバンプ２６は、実装基板５上に半導体基板６が実装されたときにスルーホール１８内に挿入されて接続端子１０と当接し、配線パターン２０と固体撮像素子３とを電気的に接続する。
【選択図】 図２

Description

本発明は、ウエハレベルチップサイズパッケージを用いた固体撮像装置に関し、更に詳しくは、受光面の反対側の面に配線を引き出した固体撮像装置とその製造方法とに関するものである。
ＣＣＤやＣＭＯＳセンサ等の固体撮像素子を使用したデジタルカメラやビデオカメラが普及している。また、パーソナルコンピュータや携帯電話、電子手帳等の電子機器に、固体撮像装置とメモリとを組み込み、撮影機能を付加することも行なわれている。固体撮像装置は、デジタルカメラや撮影機能を付加した電子機器等の外形サイズに対する影響が大きいため、その小型化が望まれている。
固体撮像装置を小型化するために、チップサイズパッケージ（以下、ＣＳＰと略称する）という実装方式を用いた固体撮像装置が発明されている（例えば、特許文献１参照）。このＣＳＰを用いた固体撮像装置は、半導体ウエハプロセスによって多数の固体撮像素子が形成されたウエハをダイシングし、個片化されたベアチップを実装基板上に実装して樹脂封止したもので、ベアチップと同等、あるいはベアチップよりも僅かに大きい程度の実装面積の固体撮像装置を形成することができる。
また、ＣＳＰよりも小型化が可能な実装方式である、ウエハレベルチップサイズパッケージ（以下、ＷＬＣＳＰと略称する）を利用した固体撮像装置も発明されている（例えば、特許文献２参照）。このＷＬＣＳＰを用いた固体撮像装置は、半導体ウエハプロセス中で固体撮像素子の封止や外部接続端子の形成まで行ない、ウエハをダイシングして個片化することにより、パッケージングの完成された固体撮像装置を得るものである。
ＣＳＰ方式、ＷＬＣＳＰ方式の半導体装置をプリント基板に実装する際には、プリント基板上に半導体装置を接着し、半導体装置の上面に形成された外部接続端子と、基板との間をボンディングワイヤーで結線する方法が用いられていた。しかし、ボンディングワイヤーを用いた結線方法では、半導体装置の実質的な実装面積が大きくなる。そのため、特許文献１及び２記載の固体撮像装置は、貫通配線によって下面に外部接続端子を形成し、実装基板やプリント基板にフェイスボンディングを行なっている。
特許文献１及び２記載の固体撮像装置では、樹脂封止やカバーガラスによって固体撮像素子を封止する前に貫通配線の形成を行なっている。そのため、固体撮像素子に汚れや塵芥が付着しやすくなるため、歩留りが低下するという問題がある。この問題を解決するために、固体撮像素子をカバーガラスで封止した後で貫通配線を形成することもできる。以下、貫通配線を有する固体撮像素子の製造方法を簡単に説明する。
例えば、図１４に要部断面図を示す固体撮像装置１００は、上面に固体撮像素子１０１と接続端子１０２とが設けられた半導体基板１０３と、この半導体基板１０３の上をスペーサー１０４を介して封止するカバーガラス１０５とからなる。半導体基板１０３には、上面の接続端子１０２を底面に設けられた外部接続端子１０６に接続する貫通配線１０７が形成されている。また、半導体基板１０３と貫通配線１０７との間と、半導体基板１０３と外部接続端子１０６との間には、それぞれの間を絶縁する側壁絶縁膜１１７と底面絶縁膜１２２とが形成されている。
図１５及び図１６，１７は、図１４の固体撮像装置１００の製造工程を示す表、及び説明図である。図１５の表には、固体撮像装置１００の製造工程と、各工程の具体的な作業内容と、各作業において行なわれる処理内容とが記載されている。処理内容は、高温下で行なわれる高温処理と、真空下で行なわれる真空処理と、液体を使用した処理を行なうウェット処理とで分類し、その工程で実施している処理には丸記号を付した。
固体撮像装置１００を製造する第１工程では、ウエハとガラス基板との接合が行なわれる。図１６（Ａ）に示すように、ウエハ１１０は、周知のシリコンウエハ上に多数の固体撮像素子１０１と接続端子１０２とが半導体ウエハプロセスによって形成されたものである。ウエハ１１０が各撮像素子１０１ごとに切断されると、半導体基板１０３となる。また、ガラス基板１１１はカバーガラス１０５の基材であり、ウエハ１１０とともに切断されたときにカバーガラス１０５となる。ガラス基板１１１の底面には、同様に切断されたときにスペーサー１０４となるスペーサー基板１１２が接合されている。
ウエハ１１０とガラス基板１１１との接合は、スペーサー基板１１２に接着剤を塗布してウエハ１１０上に重ね、両者を加圧して密着させた後に接着剤を硬化させることによって行なわれる。これにより、固体撮像素子１０１がガラス基板１１１とスペーサー基板１１２とによって封止されるため、以後の工程で固体撮像素子１０１に塵芥が付着することはない。なお、図中に示す２点鎖線Ｘは、接合されたウエハ１１０とガラス基板１１１とを各固体撮像素子１０１ごとに切断する際の切断位置を示している。
次に、第２工程のスルーホールの形成が実施される。図１６（Ｂ）に示すように、スルーホール１１５は、ウエハ１１０の接続端子１０２に対面する位置に底面側から形成される。まず、ウエハ１１０の底面のスルーホール１１５の形成予定部分以外に、フォトリソグラフィーによってレジストマスクが形成される。次いでプラズマエッチングによってウエハ１１０にスルーホール１１５が形成される。このスルーホール１１５により、接続端子１０２の底面側がスルーホール１１５内に露呈される。レジストマスクは、アッシングによって除去される。
第３工程では、スルーホール１１５内の側壁に側壁絶縁膜１１７が形成される。この側壁絶縁膜１１７の形成は、例えば化学蒸着（ＣＶＤ）が用いられる。図１７（Ａ）に示すように、側壁絶縁膜１１７は、スルーホール１１５内に露呈された接続端子１０２の上にも形成されてしまい、接続端子１０２とスルーホール１１５内に充填された導電性ペーストとの導通を阻害する。そのため、第４工程では、接続端子１０２上の側壁絶縁膜１１７が除去される。側壁絶縁膜１１７の除去は、ウエハ１１０の底面にフォトリソグラフィーによってレジストマスクを形成し、プラズマエッチングによって、図１７（Ｂ）に示すように、マスクされていない接続端子１０２上の側壁絶縁膜１１７のみを除去する。マスクは、アッシングによって除去される。
第５工程では、スルーホール１１５内に貫通配線１０７を構成する導電性ペーストが充填される。この導電性ペーストの充填には、真空スクリーン印刷が利用される。充填された導電性ペーストは、ウエハ１１０への加熱によって硬化する。なお、真空スクリーン印刷によって充填された導電性ペーストは、ウエハ１１０の底面に対して凹状にへこんでしまう。そのため、このへこみを修正するため、ウエハ１１０の底面の研削・研磨（バックグラインド）が行なわれる。このバックグラインドにより、ウエハ１１０の底面の側壁絶縁膜１１７が除去される。
次の第６工程では、ウエハ１１０の底面全体に底面絶縁膜１２２が形成される。まず、図１７（Ｃ）に示すように、貫通配線１０７の頭出しを行なうために、ウエハ１１０の底面全体に対してプラズマエッチングが行なわれる。次に、ウエハ１１０の底面に対して絶縁接着剤を塗布し、これを加熱して硬化させて底面絶縁膜１２２を形成する。この底面絶縁膜１２２は、貫通配線１０７の上にも形成されるため、再度のバックグラインドによって、同図（Ｄ）に示すように、底面絶縁膜１２２から貫通配線１０７を頭出しする。
第７工程では、底面絶縁膜１２２上に外部接続端子１０６が形成される。この工程では、フォトリソグラフィーによってウエハ１１０の底面にレジストマスクを形成し、ウエハ１１０の底面側をメッキ液中に浸して無電解メッキにより外部接続端子１０６を形成し、最後に溶液等を使用してレジストマスクを除去する。最後の第８工程では、ウエハ１１０とこれに接合されたガラス基板１１１とを２点鎖線Ｘの位置でダイシングすることにより、図１４に示すＷＬＣＳＰ構造の固体撮像装置１１０が完成する。
実公平０８−００５５６６号公報 特開２００１−３５１９９７号公報
上述したように、固体撮像装置に貫通配線を形成するには、プラズマエッチングやアッシング，絶縁層の形成，バックグラインド等、多数回の高温処理，真空処理，ウェット処理が必要となる。そのため、これらの高コストな工程の増加や、全体的な製造工数の増加によって固体撮像装置が高価格化するという問題があった。
また、ＣＳＰ構造及びＷＬＣＳＰ構造の固体撮像装置は、小型化によって配線ピッチが狭くなっている。その結果、貫通配線の直径が小さくなるため、貫通配線のアスペクト比が高い。高アスペクト比の貫通配線は、導電性ペーストの充填不良によって内部に空洞等が生じやすく、この空洞によって抵抗が変化してしまう。特に固体撮像装置では、貫通配線の抵抗の変化によって出力波形が乱れてしまい、画質が低下するという問題がある。
本発明は、上記問題点を解決するためのもので、簡単に、また低コストに半導体基板の底面に配線を引き出すことを目的とする。
上記課題を解決するために、本発明の固体撮像装置は、固体撮像素子とこの固体撮像素子に接続された接続端子とを一方の面に形成し、他方の面からスルーホールを形成して接続端子を他方の面側に露呈させた半導体基板と、この半導体基板の上に重ねられて固体撮像素子と接続端子とを封止する透光性部材と、半導体基板を実装する実装基板とから構成し、半導体基板と実装基板との少なくともいずれか一方に形成されたバンプによって、スルーホール内の接続端子と実装基板とを接続した。
また、半導体基板の他方の面に外部接続端子を形成し、スルーホール内に形成されたバンプによって接続端子と外部接続端子とを接続した。更に、半導体基板の外部接続端子が形成された面に周辺回路パターンを形成し、周辺回路用の電子部品を実装することもできる。
また、固体撮像素子と透光性部材との間に空隙を設けた。更に、透光性部材を低α線ガラスと、ＩＲカットフィルタと、ローパスフィルタとから構成した。また、透光性部材は、スペーサーを介して半導体基板に取り付けた。更に、スペーサーをステンレスあるいはシリコンによって形成した。また、半導体基板の厚みを３０〜１００μｍとした。
本発明の固体撮像装置の製造方法は、ウエハの一方の面に多数の固体撮像素子と各固体撮像素子に接続された多数の接続端子とを形成する工程と、ウエハの一方の面上に透光性を有する透光性基板を接合して固体撮像素子と接続端子とを封止する工程と、前記ウエハの他方の面から多数のスルーホールを形成し、各接続端子を該他方の面側に露呈させる工程と、ウエハとこのウエハに接合された透光性基板とを各固体撮像素子ごとに分割する工程と、実装基板にバンプを形成する工程と、ウエハが分割されてできた半導体基板を実装基板に実装し、かつスルーホール内の接続端子と実装基板とをバンプによって接続する工程とから構成した。なお、実装基板にバンプを形成する工程に代えて、ウエハのスルーホール内にバンプを形成する工程を使用し、この工程をウエハとウエハに接合された透光性基板とを分割する工程の前に実施することもできる。
また、ウエハにスルーホールを形成した後に、各スルーホール内にバンプを形成する工程と、ウエハの他方の面に外部接続端子を形成し、バンプを介してスルーホール内の接続端子と接続させる工程とを組み込んで固体撮像装置を製造した。さらに、ウエハの外部接続端子が形成された面に周辺回路パターンを形成し、このパターン上に周辺回路用のチップを実装することもできる。
また、スルーホールを形成する工程の前に、ウエハの他方の面を研削する工程を設けた。この研削工程によって、ウエハの厚みを３０〜１００μｍにした。
本発明の固体撮像装置及びその製造方法によれば、貫通配線の代わりにバンプを使用したので、貫通配線内の空洞に起因する画像の劣化は発生しない。また、スルーホール内への絶縁膜の形成や、接続端子上の絶縁膜の除去、真空スクリーン印刷等の高コストな工程を省略することができるので、工数の削減と相まって固体撮像装置をローコストに製造することができる。
また、スルーホールを形成する前にウエハを研削して薄くしたので、固体撮像装置を薄型化することができる。また、スルーホールを形成する際のエッチングも短時間で完了するため、製造効率の向上やローコスト化が向上し、サイドエッチなどの発生も防止することができる。ウエハ単体で研削を行なうと強度が著しく低下し、ハンドリング等に支障をきたすが、透光性基板に接合された状態で研削を行なうようにしたので、このような問題も発生しない。
さらに、固体撮像装置の底面に、ＤＳＰチップなどをフェイスダウン実装することができるので、固体撮像装置を使用する機器自体の小型化にも寄与することができる。また、透光性部材で接続端子も封止するようにしたので、固体撮像素子だけを封止する場合よりも封止幅を広くすることができ、封止性が向上する。
さらに、固体撮像素子と透光性部材との間に空隙を設けたので、マイクロレンズを備えた固体撮像素子であっても、マイクロレンズの作用効果を妨げることなく封止することができる。更に、透光性部材を低α線ガラスと、ＩＲカットフィルタと、ローパスフィルタとから構成したので、別々に設ける場合に比べて取付スペースや取付作業を削減することができ。また、透光性部材をスペーサーを介して半導体基板に取り付けたので、透光性部材に凹部を形成する等の加工を施さなくても、固体撮像素子の上に空隙を形成して封止することができる。さらに、スペーサーにはシリコン等のウエハと熱膨張率が近い材料を用いたので、固体撮像素子の発熱によってスペーサーと半導体基板との間に応力が発生して破損するようなことはない。
また、固体撮像素子を封止してからスルーホールを形成したので、歩留りの低下を防止することができる。さらに、ウエハレベルでパッケージングが完了するため、固体撮像装置の外形に対する固体撮像素子のあおり精度やＸＹＺ方向での位置決め精度を大幅に向上させることができ、カメラモジュール等に外形基準で固体撮像装置を組み込んでも、固体撮像装置の位置調整は不要となる。
図１〜図３は、本発明が用いられた固体撮像装置の構成を示す外観斜視図及び要部断面図、及び分解斜視図である。固体撮像装置２は、ＷＬＣＳＰ構造を用いており、固体撮像素子３が設けられた矩形状の固体撮像素子チップ４と、固体撮像素子チップ４が実装される実装基板５とからなる。固体撮像素子チップ４は、上面に固体撮像素子３が形成された半導体基板６と、固体撮像素子３を取り囲むように半導体基板６上に取り付けられた枠形状のスペーサー７と、このスペーサー７の上に取り付けられて固体撮像素子３を封止するカバーガラス８とからなる。
半導体基板６は、シリコンウエハが矩形状に分割されたもので、上面中心部には固体撮像素子３が、また半導体基板６の対面する２辺には複数個の接続端子１０がそれぞれ形成されている。半導体基板６の厚みｔは、例えば、３０〜１００μｍ、好ましくは５０μｍ程度まで薄層化されており、固体撮像装置２の薄型化に効果がある。また、半導体基板６が薄くなることによって配線長さも短縮されるため、固体撮像装置２の応答速度も向上する。
固体撮像素子３は、例えば、マトリクス状に配列された多数個の受光素子と、これらの受光素子に蓄積された電荷を搬送する電荷結合素子（ＣＣＤ）とからなる。各受光素子の上には、ＲＧＢのカラーフイルタやマイクロレンズが積層されている。各接続端子１０は、半導体基板６上面に例えばアルミニウムによって形成され、固体撮像素子３に電気的に接続されている。
カバーガラス８は、低α線ガラス１２と、その上に接合されたＩＲカットフィルタ１３とから構成されている。低α線ガラス１２は、α線の放出が少ないガラスであり、固体撮像素子３の受光素子がα線によって破壊されるのを防止する。ＩＲカットフィルタ１３は、特定波長域の赤外線をカットして赤外光によるゴーストやかぶりを防止する。このＩＲカットフィルタ１３には、偽色や色モアレの発生を防ぐローパスフィルタも積層化されている。このように、低α線ガラス１２とＩＲカットフィルタ１３とを一体化したので、取付スペースや取付作業を削減することができる。
スペーサー７は、中央に開口１５が形成されたロ字形状であり、固体撮像素子３の外周を取り囲むように半導体基板６の上面に接着剤１６によって接合される。スペーサー７は、例えば、シリコンやステンレス等、半導体基板６の熱膨張率に近い無機材料で形成されている。このスペーサー７によって、固体撮像素子３とカバーガラス８との間には空隙が形成される。この空隙により、固体撮像素子３のマイクロレンズがカバーガラス８に干渉されることがないため、マイクロレンズの機能が損なわれるようなことはない。また、スペーサー７によって、接続端子１０も一緒に封止するようにしたので、固体撮像素子３の周囲だけを封止する場合よりも封止幅を広くすることができ、固体撮像素子３の封止性を向上させることができる。
半導体基板６の接続端子１０に対面する位置には、下面側からスルーホール１８が形成されている。このスルーホール１８によって、半導体基板６の下面側に接続端子１０が露呈される。スルーホール１８は、例えば上部の直径がφ０．１ｍｍ、下部の直径がφ０．１２ｍｍとされた略円錐形状である。
実装基板５は、固体撮像素子チップ４が実装される配線パターン２０が形成されたフレキシブルプリント基板２１と、このフレキシブルプリント基板２１の下面に接着されて、固体撮像素子チップ４を補強する補強板２２とからなる。固体撮像素子チップ４は、フレキシブルプリント基板２１の上に塗布された絶縁接着剤２３によって実装基板５上にダイボンドされる。フレキシブルプリント基板２１には、固体撮像素子チップ４を駆動するための各種回路が組み込まれた、例えばＤＳＰ等のＩＣ２４が実装されている。
フレキシブルプリント基板２１の上面に形成された配線パターン２０上には、複数個のスタッドバンプ（以下、バンプと省略する）２６が形成されている。これらのバンプ２６は、金（Ａｕ）で形成されており、例えば、直径φ０．０６ｍｍ，高さ０．０８ｍｍとされている。バンプ２６は、実装基板５上に固体撮像素子チップ４が実装された際に、半導体基板６のスルーホール１８内に挿入されて接続端子１０に当接し、固体撮像素子チップ４とフレキシブルプリント基板２１とを電気的に接続する。
このように、本発明の固体撮像装置２は、底面側に接続端子を形成するために貫通配線を使用せずにバンプ２６を使用したので、貫通配線の形成のために必要な、多数の高コストな工程を省略することができる。また、貫通配線内の空洞による配線不良が発生しないため、固体撮像装置の画質低下を防止することもできる。
次に、上記固体撮像装置２の製造方法について、図４に示す表を参照しながら説明する。図４の表には、固体撮像装置２の製造工程と、各工程の具体的な作業内容と、各作業において行なわれる処理内容とが記載されている。処理内容は、高温下で行なわれる高温処理と、真空下で行なわれる真空処理と、液体を使用した処理を行なうウェット処理とで分類し、実施している処理には丸記号を付した。
第１の工程では、ウエハとガラス基板との接合が実施される。図５に示すように、ウエハ３０とは、周知のシリコンウエハ上に多数の固体撮像素子３と接続端子１０とが半導体ウエハプロセスによって形成されたものである。ウエハ３０には、例えば、流通量が多く安価な標準ウエハを使用することができる。この標準ウエハは、例えば直径φ６インチサイズにおいて、その厚みが６２５μｍである。また、ガラス基板３２は、上述した低α線ガラス１２の基材となる低α線ガラス基板３３と、ＩＲカットフィルタ１３の基材となるフィルタ基板３４と、スペーサー７の基材となるスペーサー基板３８とからなる。
ガラス基板３２は、固体撮像装置２の製造ラインとは別のラインで製造されて、固体撮像装置２の製造ラインに供給される。図６は、ガラス基板３２の製造工程を示す説明図である。同図（Ａ）に示すように、最初に低α線ガラス基板３３とフィルタ基板３４とが接合される。この接合は、例えば、低α線ガラス基板３３の上にＵＶ接着剤３６を均一な厚みで薄く塗布し、その上にフィルタ基板３４を重ね、真空加圧することにより両者を密着させる。その後、フィルタ基板３４を通してＵＶ接着剤３６に紫外線を照射し、硬化させる。なお、図中に示す２点鎖線Ｘは、接合されたウエハ３０とガラス基板３２とを各固体撮像素子３ごとに切断する際の切断位置を示している。
図６（Ｂ）に示すように、低α線ガラス基板３３の下面には、スペーサー基板３８が接着剤４０によって接合される。低α線ガラス基板３３に接合されたスペーサー基板３８の上には、フォトリソグラフィーによってスペーサー７の形状のレジストマスクが形成される。そして、このマスクで覆われていない部分がプラズマエッチングによって除去されることにより、スペーサー基板３８には、多数の開口１５が形成される。エッチング後のレジストマスクは、アッシング等によって除去される。
上述のように形成されたガラス基板３２は、図７（Ａ）に示すように、ウエハ３０の上に重ねられ、スペーサー基板３８に塗布されたて接着材１６によって接合される。ウエハ３０とガラス基板３２との貼り合わせには、アライメント貼付け装置が使用される。このアライメント貼付け装置は、両者のオリフラ３０ａ，３２ａを基準にしてウエハ３０とガラス基板３２とのＸＹ方向及び回転方向の位置調整を行ない、かつウエハ３０とガラス基板３２とが適正に貼り合わされるように加圧を行なう。このウエハ３０とガラス基板３２との接合により、ウエハ３０上の各固体撮像素子３は、スペーサー基板３８とガラス基板３２とによって封止されるため、以後の工程によって生じた塵芥が固体撮像素子３に付着することはない。
ウエハ３０とガラス基板３２との接合に使用される接着剤１６には、硬化時の反りを防止するために、例えば可視光遅延硬化接着剤が使用される。また、数μｍ程度の薄く均一な接着剤層を形成するために、粘度の低い接着剤が使用される。
図７（Ｂ）に示すように、第２の工程では、ウエハの薄層化が行なわれる。ウエハ３０は、上面に接合されたガラス基板３２に傷が付かないように保護テープが貼付され、バックグラインド装置にセットされる。バックグラインド装置は、ウエハ３０が高温にならないように冷却水をかけながらウエハ３０を底面側から研削する。この研削後には、ウエハ３０の表面が平滑になるように研磨を行なう。この工程によりウエハ３０の厚みは、標準ウエハの厚み６２５μｍから、３０〜１００μｍ、好ましくは５０μｍ程度まで薄くされる。
ウエハ３０の薄層化によって、固体撮像装置２を薄型化することができる。また、ウエハ３０が単体であるときに研削・研磨を行なうと、ウエハ３０の強度が低下してハンドリング等が難しくなるが、ガラス基板３２と接合したあとに研削・研磨を行なえば、ガラス基板３２がウエハ３０を補強するので、ウエハ３０のハンドリング特性が悪化することはない。
図８（Ａ）に示すように、第３工程では、ウエハ３０にスルーホール１８が形成される。まず、ウエハ３０の底面に、スルーホール１８が形成される位置を除いて、フォトリソグラフィーによりレジストマスクが形成される。このレジストマスクの形成は、現像液等が使用されるウエット処理である。次いで、ウエハ３０の底面側からプラズマエッチングが行なわれ、ウエハ３０のレジストマスクによって覆われていない部分が除去される。このプラズマエッチングは、真空環境下において実施される。これにより、ウエハ３０の底面から接続端子１０まで貫通された多数のスルーホール１８が形成される。レジストマスクは、真空環境下及び高温環境下で実施されるアッシングによって除去される。
スルーホール１８の形成は、その前の工程においてウエハ３０の薄層化を行なっていることから短時間で完了し、製造効率の向上に寄与することができる。また、プラズマエッチングが短時間で終了するため、サイドエッチの発生も防止することができる。
図８（Ｂ）に示すように、第４の工程では、ガラス基板３２が接合されたウエハ３０が、２点鎖線Ｘの位置で各固体撮像素子３ごとに切断される。ウエハ３０は、ガラス基板３２にダイシングテープが貼着されてダイシング装置にセットされる。ダイシング装置は、ウエハ３０に冷却水をかけて冷却し、ダイヤモンド砥粒をレジンで固めたメタルレジン砥石を使用して、ウエハ３０とこのウエハ３０に接合されたガラス基板３２とを分割する。これにより、固体撮像素子チップ４が完成する。
上記バックグラインド装置による薄層化や、ダイシング装置によるカットは高精度である。そのため、固体撮像素子チップ４の外形に対する固体撮像素子３のあおり精度や、ＸＹＺ方向での位置精度は、非常に高いものとなる。また、固体撮像素子チップ４の底面及び側面は、追加工を行なわなくても位置決め基準面として十分使用することができる。これにより、固体撮像素子チップ４の外形を基準にしてカメラモジュール等に組み込むことができ、位置調整等の時間のかかる調整工程を省略することができる。
図９（Ａ）に示すように、第５工程では、フレキシブルプリント基板２１の配線パターン２０上に多数のバンプ２６が形成される。バンプ２６は、例えば、次のような手順によって形成される。まず、バンプ２６の原料となる金のワイヤ（金線）をワイヤボンダによって供給し、この金線に対して高電圧で瞬時放電を行なう。これにより、金線が瞬間的に溶融して凝固し、金線の先端部分に金のボールが形成される。この金のボールを配線パターン２０上に載置して超音波溶着によって溶着し、最後に金線を引きちぎることによって、スタッドバンプ２６が形成される。
図９（Ｂ）に示すように、第６工程では、固体撮像素子チップ４の実装基板５への実装が行なわれる。まず、フレキシブルプリント基板２１の上に、絶縁接着剤（ＮＣＰ：Non Conductive Resin Paste）２３を塗布する。次いで、固体撮像素子チップ４をフレキシブルプリント基板２１上に載置し、各バンプ２６をスルーホール１８内に挿入させ、接続端子１０に当接させる。最後に、絶縁接着剤２３を加熱して硬化させることにより、固体撮像素子チップ４の実装基板５への実装が完了し、固体撮像装置２が完成する。
以上のように、本発明の固体撮像装置の製造方法によれば、貫通配線を形成しないのでエッチング処理を大幅に削減することができる。また、エッチングされるウエハを薄層化したことによって、エッチング時間も短くなるため、従来の固体撮像装置に比べてエッチング時間が約１／６となる。また、真空処理，高温処理、ウエット処理の工数も、従来と比べてそれぞれ約１／３となる。これらにより、本発明の固体撮像装置の製造方法では、固体撮像装置２の製造工数（製造コスト）を約１／４まで下げることができる。
また、上記実施形態の固体撮像装置２では、固体撮像素子チップ４を実装基板５に実装したが、以下に説明するように、固体撮像素子チップの底面に配線パターンを形成して周辺回路を設けることもできる。なお、上記実施形態と同じ部品については、詳しい説明は省略する。
図１０及び図１１は、底面に周辺回路を形成した固体撮像装置５０の底面側斜視図及び要部断面図である。固体撮像装置５０は、上面に固体撮像素子５１及び接続端子５２が形成された半導体基板５３と、この半導体基板５３の上に接合されて固体撮像素子５１の周囲を取り囲むスペーサー５４と、スペーサー５４の上に接合されて固体撮像素子５１を封止するカバーガラス５５と、半導体基板５３の底面に形成された外部接続端子５８及び配線パターン５６とからなる。配線パターン５６の下には、固体撮像装置５０を駆動する各種回路が組み込まれたＩＣ５７が取り付けられている。
半導体基板５３の接続端子５２に対面する位置には、下面側から略円錐形状のスルーホール５９が形成されている。このスルーホール５９によって、半導体基板５３の下面側に接続端子５２が露呈される。このスルーホール５９内には、金（Ａｕ）を使用したバンプ６０が下方に向けて形成されている。半導体基板５３の底面は、絶縁接着剤によって形成された絶縁膜６１によって覆われており、バンプ６０は、その先端部が絶縁膜６１から突出されている。絶縁膜６１の下面には、ハンダ等のメッキによって形成された外部接続端子５８と配線パターン５６とが設けられ、外部接続端子５８とバンプ６０とが当接されて電気的に接続される。これにより、配線パターン５６上に取り付けられたＩＣ５７と固体撮像素子５１とが接続される。
次に、上記固体撮像装置５０の製造方法について、図１２に示す表を参照しながら説明する。なお、第１工程〜第３工程は、上記固体撮像装置２の製造方法と同じであるため、説明は省略する。図１３（Ａ）に示すように、第４工程では、半導体基板５３の基材であるウエハ６５のスルーホール５９内に、バンプ６０が形成される。同図（Ｂ）に示すように、第５工程では、ウエハ６５の底面に絶縁接着剤が塗布及び硬化され、絶縁膜６１が形成される。また、バックグラインド装置によってウエハ６５の底面側が研削及び研磨され、バンプ６０の先端が絶縁膜６１から頭出しされる。
第６工程では、図１１に示すように、絶縁膜６１の底面上に配線パターン５６と外部接続端子５８とが形成される。これらの形成は、フォトリソグラフィーによるマスク形成と、液中に半導体基板５３の底面側を浸して行なう液中メッキと、マスクの除去とからなる。最後の第７工程では、ウエハ６５と、このウエハ６５の上に接合されたガラス基板６７とのダイシングが行なわれ、多数の固体撮像装置５０が完成する。各固体撮像装置５０の底面には、ＩＣ５７が取り付けられる。
上記固体撮像装置５０によれば、貫通配線を使用していないため、上記固体撮像装置２と同様に、貫通配線に起因する問題を解消することができる。また、半導体基板５３の底面に周辺回路を形成することができるため、固体撮像装置５０の実装面積を小型化することができる。また、半導体基板５３の厚みｔは、上記実施形態の固体撮像装置２と同様に、３０〜１００μｍ、好ましくは５０μｍ程度まで薄層化されているため、底面にＩＣ５７を取り付けても、厚み方向の寸法が極端に大きくなることはない。
さらに、貫通配線を使用していないため、従来の固体撮像装置の製造方法に比べて、エッチング時間を１／５程度まで少なくすることができる。また、高温処理，真空処理，ウエット処理も半減するので、固体撮像装置５０の製造工数（製造コスト）を約半減させることができる。
なお、上記固体撮像装置２では、実装基板５の上にバンプ２６を形成したが、半導体基板６のスルーホール１８内にバンプを形成してもよい。また、半導体基板にスルーホールを形成して接続端子を露呈させたが、カバーガラスにスルーホールを形成して、固体撮像装置の上面側に接続端子を露呈させてもよい。さらに、半導体基板の上面全体をカバーガラスで封止した固体撮像装置を例に説明したが、固体撮像素子の上だけをカバーガラスで封止し、半導体基板上の接続端子を外部に露呈させた固体撮像装置にも、本発明を適用することができる。
また、上記各実施形態は、ＣＣＤを使用した固体撮像装置を例に説明したが、本発明は、ＣＭＯＳタイプの固体撮像装置にも利用することができる。また、本発明は、ＷＬＣＳＰタイプの固体撮像装置を例に説明したが、ＣＳＰタイプや、ベアチップ実装タイプの固体撮像装置にも適用することができる。さらに、固体撮像装置以外の半導体装置にも利用することができる。
本発明を実施した固体撮像装置の構成を示す外観斜視図である。 固体撮像装置の要部断面図である。 固体撮像装置の分解斜視図である。 固体撮像装置の製造工程を示す表である。 ウエハとガラス基板とを示す外観斜視図である。 ガラス基板の製造工程を示す要部断面図である。 ウエハとガラス基板との接合、及びウエハのバックグラインド後の状態を示す要部断面図である。 ウエハへのスルーホールの形成と、ダイシング後の固体撮像素子チップと示す要部断面図である。 実装基板へのバンプの形成と、実装基板への固体撮像素子チップの実装状態とを示す要部断面図である。 本発明の別の実施形態を用いた固体撮像装置の構成を示す外観斜視図である。 別の実施形態の固体撮像装置の要部断面図である。 別の実施形態の固体撮像装置の製造工程を示す表である。 別の実施形態の固体撮像装置を構成するウエハのスルーホール内にバンプを形成した状態を示す要部断面図である。 従来の固体撮像装置の構成を示す要部断面図である。 従来の固体撮像装置の製造工程を示す表である。 従来の固体撮像装置を構成するウエハにスルーホールを形成した状態を示す要部断面図である。 従来の固体撮像装置のスルーホール内に貫通配線を形成する手順を示す説明図である。
符号の説明
２，５０ 固体撮像装置
３，５１ 固体撮像素子
４ 固体撮像素子チップ
５ 実装基板
６，５３ 半導体基板
７，５４ スペーサー
８，５５ カバーガラス
１０，５２ 接続端子
１２ 低α線ガラス
１３ ＩＲカットフィルタ
１８，５９ スルーホール
２０，５６ 配線パターン
２６，６０ スタッドバンプ
３０，６５ ウエハ
３２，６７ ガラス基板

Claims (14)

  1. 固体撮像素子とこの固体撮像素子に接続された接続端子とが一方の面に形成され、他方の面から形成されたスルーホールによって接続端子が他方の面側に露呈された半導体基板と、
    この半導体基板の一方の面上に重ねられて固体撮像素子と接続端子とを封止する透光性部材と、
    半導体基板が実装される実装基板と、
    半導体基板と実装基板との少なくともいずれか一方に形成され、スルーホール内の接続端子と実装基板とを接続するバンプとからなることを特徴とする固体撮像装置。
  2. 固体撮像素子とこの固体撮像素子に接続された接続端子とが一方の面に形成され、他方の面から形成されたスルーホールによって接続端子が他方の面側に露呈された半導体基板と、
    この半導体基板の一方の面上に重ねられて固体撮像素子と接続端子とを封止する透光性部材と、
    半導体基板の他方の面に形成された外部接続端子と、
    スルーホール内に形成され、このスルーホール内の接続端子と外部接続端子とを接続するバンプとからなることを特徴とする固体撮像装置。
  3. 前記半導体基板の外部接続端子が形成された面に周辺回路パターンを形成し、周辺回路用の電子部品を実装したことを特徴とする請求項２記載の固体撮像装置。
  4. 前記固体撮像素子と透光性部材との間に空隙を設けたことを特徴とする請求項１ないし３いずれか記載の固体撮像装置。
  5. 前記透光性部材は、低α線ガラスと、ＩＲカットフィルタと、ローパスフィルタとからなることを特徴とする請求項１ないし４いずれか記載の固体撮像装置。
  6. 前記透光性部材は、スペーサーを介して半導体基板に取り付けられることを特徴とする請求項１ないし５いずれか記載の固体撮像装置。
  7. 前記スペーサーは、ステンレスあるいはシリコンによって形成されることを特徴とする請求項１ないし６いずれか記載の固体撮像装置。
  8. 前記半導体基板の厚みは、３０〜１００μｍであることを特徴とする請求項１ないし７いずれか記載の固体撮像装置。
  9. ウエハの一方の面に多数の固体撮像素子と各固体撮像素子に接続された多数の接続端子とを形成する工程と、
    ウエハの一方の面上に透光性を有する透光性基板を接合し、固体撮像素子と接続端子とを封止する工程と、
    前記ウエハの他方の面から多数のスルーホールを形成し、各接続端子を該他方の面側に露呈させる工程と、
    ウエハと、このウエハに接合された透光性基板とを各固体撮像素子ごとに分割する工程と、
    実装基板にバンプを形成する工程と、
    ウエハが分割されてなる半導体基板を実装基板に実装し、かつスルーホール内の接続端子と実装基板とをバンプによって接続する工程とを含むことを特徴とする固体撮像装置の製造方法。
  10. 前記実装基板にバンプを形成する工程に代えて、ウエハのスルーホール内にバンプを形成する工程を用い、この工程をウエハとウエハに接合された透光性基板とを各固体撮像素子ごとに分割する工程の前に実施したことを特徴とする請求項９記載の固体撮像装置の製造方法。
  11. ウエハの一方の面に多数の固体撮像素子と各固体撮像素子に接続される多数の接続端子とを形成する工程と、
    ウエハの一方の面上に透光性を有する透光性基板を接合し、固体撮像素子と接続端子とを封止する工程と、
    前記ウエハの他方の面から多数のスルーホールを形成し、各接続端子を該他方の面側に露呈させる工程と、
    各スルーホール内にバンプを形成する工程と、
    ウエハの他方の面に外部接続端子を形成し、バンプを介してスルーホール内の接続端子と接続させる工程と、
    ウエハと、このウエハに接合された透光性基板とを各固体撮像素子ごとに分割する工程とを含むことを特徴とする固体撮像装置の製造方法。
  12. 前記ウエハの外部接続端子が形成される面に周辺回路パターンを形成し、このパターン上に周辺回路用の電子部品を実装する工程を設けたことを特徴とする請求項１１記載の固体撮像装置の製造方法。
  13. 前記スルーホールを形成する工程の前に、ウエハの他方の面を研削する工程を設けたことを特徴とする請求項９ないし１２いずれか記載の固体撮像装置の製造方法。
  14. 前記研削工程により、ウエハの厚みを３０〜１００μｍとしたことを特徴とする請求項１３記載の固体撮像装置の製造方法。
JP2003394221A 2003-11-25 2003-11-25 固体撮像装置及びその製造方法 Expired - Fee Related JP4542768B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003394221A JP4542768B2 (ja) 2003-11-25 2003-11-25 固体撮像装置及びその製造方法
US10/992,776 US7259438B2 (en) 2003-11-25 2004-11-22 Solid state imaging device and producing method thereof
EP04257300A EP1536478A3 (en) 2003-11-25 2004-11-24 Solid state imaging device and producing method thereof
KR1020040096743A KR100684703B1 (ko) 2003-11-25 2004-11-24 고체촬상장치 및 그 제조 방법
CN2004100955127A CN1622334B (zh) 2003-11-25 2004-11-25 固态成像装置及其制造方法
US11/348,308 US7527990B2 (en) 2003-11-25 2006-02-07 Solid state imaging device and producing method thereof
US11/785,839 US7345349B2 (en) 2003-11-25 2007-04-20 Solid state imaging device and producing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003394221A JP4542768B2 (ja) 2003-11-25 2003-11-25 固体撮像装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005158948A true JP2005158948A (ja) 2005-06-16
JP4542768B2 JP4542768B2 (ja) 2010-09-15

Family

ID=34463779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003394221A Expired - Fee Related JP4542768B2 (ja) 2003-11-25 2003-11-25 固体撮像装置及びその製造方法

Country Status (5)

Country Link
US (3) US7259438B2 (ja)
EP (1) EP1536478A3 (ja)
JP (1) JP4542768B2 (ja)
KR (1) KR100684703B1 (ja)
CN (1) CN1622334B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073958A (ja) * 2005-09-02 2007-03-22 Korea Advanced Inst Of Sci Technol イメージセンサモジュール用ウエハーレベルチップサイズのパッケージ及びその製造方法
JP2007158078A (ja) * 2005-12-06 2007-06-21 Zycube:Kk 半導体装置とその製造方法
WO2007069750A1 (en) * 2005-12-14 2007-06-21 Fujifilm Corporation Solid state imaging device and manufacturing method thereof
WO2007074594A1 (ja) * 2005-12-27 2007-07-05 Sharp Kabushiki Kaisha 半田付け実装構造とその製造方法および製造装置、電子機器、並びに配線基板
JP2007294658A (ja) * 2006-04-25 2007-11-08 Fujikura Ltd 半導体パッケージ
WO2008032404A1 (en) * 2006-09-15 2008-03-20 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing same
JP2010050260A (ja) * 2008-08-21 2010-03-04 Zycube:Kk 半導体イメージセンサ
CN102386192A (zh) * 2010-08-27 2012-03-21 佳能株式会社 制造光学传感器的方法、光学传感器和包括其的照相机
WO2017010063A1 (ja) * 2015-07-10 2017-01-19 凸版印刷株式会社 配線基板及びその製造方法
WO2017138350A1 (ja) * 2016-02-08 2017-08-17 ソニー株式会社 ガラスインタポーザモジュール、撮像装置、および電子機器
WO2019146492A1 (ja) * 2018-01-29 2019-08-01 富士フイルム株式会社 撮像ユニット及び撮像装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4000507B2 (ja) 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
JP2006228837A (ja) * 2005-02-15 2006-08-31 Sharp Corp 半導体装置及びその製造方法
JP4641820B2 (ja) 2005-02-17 2011-03-02 三洋電機株式会社 半導体装置の製造方法
TW200644261A (en) * 2005-06-06 2006-12-16 Megica Corp Chip-package structure and manufacturing process thereof
US7288757B2 (en) * 2005-09-01 2007-10-30 Micron Technology, Inc. Microelectronic imaging devices and associated methods for attaching transmissive elements
US7417221B2 (en) * 2005-09-08 2008-08-26 Gentex Corporation Automotive vehicle image sensor
JP2007208045A (ja) * 2006-02-02 2007-08-16 Sony Corp 撮像装置、カメラモジュール、電子機器および撮像装置の製造方法
US20070236591A1 (en) * 2006-04-11 2007-10-11 Tam Samuel W Method for mounting protective covers over image capture devices and devices manufactured thereby
US20080067330A1 (en) * 2006-09-19 2008-03-20 Denso Corporation Color sensor for vehicle and method for manufacturing the same
US8456560B2 (en) * 2007-01-26 2013-06-04 Digitaloptics Corporation Wafer level camera module and method of manufacture
EP1973166B1 (fr) * 2007-03-21 2015-09-09 EM Microelectronic-Marin SA Circuit intégré photorécepteur, et composant optoélectronique comprenant le circuit intégré photorécepteur
US8605208B2 (en) 2007-04-24 2013-12-10 Digitaloptics Corporation Small form factor modules using wafer level optics with bottom cavity and flip-chip assembly
US20080265356A1 (en) * 2007-04-27 2008-10-30 Jin-Chyuan Biar Chip size image sensing chip package
JP4890398B2 (ja) * 2007-09-19 2012-03-07 パナソニック株式会社 撮像装置
US20090121300A1 (en) * 2007-11-14 2009-05-14 Micron Technology, Inc. Microelectronic imager packages and associated methods of packaging
JP5510877B2 (ja) * 2008-10-07 2014-06-04 株式会社リコー センサモジュール及びセンシング装置
JP5197436B2 (ja) * 2009-02-26 2013-05-15 株式会社東芝 センサーチップ及びその製造方法。
US9419032B2 (en) * 2009-08-14 2016-08-16 Nanchang O-Film Optoelectronics Technology Ltd Wafer level camera module with molded housing and method of manufacturing
FR2968832A1 (fr) * 2010-12-08 2012-06-15 St Microelectronics Grenoble 2 Procédé de fabrication de dispositifs semi-conducteurs et dispositifs semi-conducteurs
JP5791461B2 (ja) * 2011-10-21 2015-10-07 浜松ホトニクス株式会社 光検出装置
CN104284060B (zh) * 2013-07-12 2019-07-02 鸿富锦精密工业（深圳）有限公司 相机模组

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH085566Y2 (ja) * 1989-07-12 1996-02-14 オリンパス光学工業株式会社 固体撮像装置
JP2000086281A (ja) * 1999-06-30 2000-03-28 Hoya Corp 半導体パッケ―ジ用窓材ガラス及びその製造方法
JP2000195861A (ja) * 1998-12-25 2000-07-14 Texas Instr Japan Ltd 半導体装置およびその製造方法
JP2001351997A (ja) * 2000-06-09 2001-12-21 Canon Inc 受光センサーの実装構造体およびその使用方法
JP2002368235A (ja) * 2001-03-21 2002-12-20 Canon Inc 半導体装置及びその製造方法
JP2003116066A (ja) * 2001-10-04 2003-04-18 Sony Corp 固体撮像装置および固体撮像装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH085566A (ja) 1994-06-20 1996-01-12 Matsushita Electric Ind Co Ltd 光学部品の異物および欠陥の検査方法
JP3638229B2 (ja) * 1999-07-02 2005-04-13 ペンタックス株式会社 カメラバック交換式一眼レフカメラ
US6389687B1 (en) * 1999-12-08 2002-05-21 Amkor Technology, Inc. Method of fabricating image sensor packages in an array
JP3527166B2 (ja) * 2000-03-15 2004-05-17 シャープ株式会社 固体撮像装置及びその製造方法
US6384472B1 (en) * 2000-03-24 2002-05-07 Siliconware Precision Industries Co., Ltd Leadless image sensor package structure and method for making the same
JP3839271B2 (ja) * 2001-05-01 2006-11-01 富士写真フイルム株式会社 固体撮像装置及びその製造方法
US6613597B2 (en) * 2001-06-29 2003-09-02 Xanoptix, Inc. Optical chip packaging via through hole
TW200300291A (en) * 2001-11-05 2003-05-16 Mitsumasa Koyanagi Solid-state image sensor and its production method
JP4237966B2 (ja) * 2002-03-08 2009-03-11 浜松ホトニクス株式会社 検出器
JP4443865B2 (ja) * 2002-06-24 2010-03-31 富士フイルム株式会社 固体撮像装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH085566Y2 (ja) * 1989-07-12 1996-02-14 オリンパス光学工業株式会社 固体撮像装置
JP2000195861A (ja) * 1998-12-25 2000-07-14 Texas Instr Japan Ltd 半導体装置およびその製造方法
JP2000086281A (ja) * 1999-06-30 2000-03-28 Hoya Corp 半導体パッケ―ジ用窓材ガラス及びその製造方法
JP2001351997A (ja) * 2000-06-09 2001-12-21 Canon Inc 受光センサーの実装構造体およびその使用方法
JP2002368235A (ja) * 2001-03-21 2002-12-20 Canon Inc 半導体装置及びその製造方法
JP2003116066A (ja) * 2001-10-04 2003-04-18 Sony Corp 固体撮像装置および固体撮像装置の製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073958A (ja) * 2005-09-02 2007-03-22 Korea Advanced Inst Of Sci Technol イメージセンサモジュール用ウエハーレベルチップサイズのパッケージ及びその製造方法
JP2007158078A (ja) * 2005-12-06 2007-06-21 Zycube:Kk 半導体装置とその製造方法
US7901973B2 (en) 2005-12-14 2011-03-08 Fujifilm Corporation Solid state imaging device and manufacturing method thereof
WO2007069750A1 (en) * 2005-12-14 2007-06-21 Fujifilm Corporation Solid state imaging device and manufacturing method thereof
WO2007074594A1 (ja) * 2005-12-27 2007-07-05 Sharp Kabushiki Kaisha 半田付け実装構造とその製造方法および製造装置、電子機器、並びに配線基板
JP2007294658A (ja) * 2006-04-25 2007-11-08 Fujikura Ltd 半導体パッケージ
JP5218058B2 (ja) * 2006-09-15 2013-06-26 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US7939361B2 (en) 2006-09-15 2011-05-10 Fujitsu Semiconductor Limited Semiconductor device and method for fabricating semiconductor device
WO2008032404A1 (en) * 2006-09-15 2008-03-20 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing same
JP2010050260A (ja) * 2008-08-21 2010-03-04 Zycube:Kk 半導体イメージセンサ
CN102386192A (zh) * 2010-08-27 2012-03-21 佳能株式会社 制造光学传感器的方法、光学传感器和包括其的照相机
US8790950B2 (en) 2010-08-27 2014-07-29 Canon Kabushiki Kaisha Method of manufacturing optical sensor, optical sensor, and camera including optical sensor
CN102386192B (zh) * 2010-08-27 2015-04-08 佳能株式会社 制造光学传感器的方法、光学传感器和包括其的照相机
WO2017010063A1 (ja) * 2015-07-10 2017-01-19 凸版印刷株式会社 配線基板及びその製造方法
CN107851646A (zh) * 2015-07-10 2018-03-27 凸版印刷株式会社 配线基板及其制造方法
WO2017138350A1 (ja) * 2016-02-08 2017-08-17 ソニー株式会社 ガラスインタポーザモジュール、撮像装置、および電子機器
US11410896B2 (en) 2016-02-08 2022-08-09 Sony Corporation Glass interposer module, imaging device, and electronic apparatus
WO2019146492A1 (ja) * 2018-01-29 2019-08-01 富士フイルム株式会社 撮像ユニット及び撮像装置
JPWO2019146492A1 (ja) * 2018-01-29 2020-10-08 富士フイルム株式会社 撮像ユニット及び撮像装置
US10972642B2 (en) 2018-01-29 2021-04-06 Fujifilm Corporation Imager and imaging device

Also Published As

Publication number Publication date
JP4542768B2 (ja) 2010-09-15
EP1536478A3 (en) 2008-07-23
US7259438B2 (en) 2007-08-21
US7345349B2 (en) 2008-03-18
KR100684703B1 (ko) 2007-02-20
CN1622334A (zh) 2005-06-01
CN1622334B (zh) 2011-07-06
EP1536478A2 (en) 2005-06-01
US20060128044A1 (en) 2006-06-15
KR20050050562A (ko) 2005-05-31
US20050110107A1 (en) 2005-05-26
US7527990B2 (en) 2009-05-05
US20070187791A1 (en) 2007-08-16

Similar Documents

Publication Publication Date Title
JP4542768B2 (ja) 固体撮像装置及びその製造方法
JP6315859B2 (ja) 撮像装置、半導体装置および撮像ユニット
US7893514B2 (en) Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package
US7510902B2 (en) Image sensor chip package and method of fabricating the same
US7180149B2 (en) Semiconductor package with through-hole
US6646289B1 (en) Integrated circuit device
JP6395600B2 (ja) 撮像装置の製造方法および半導体装置の製造方法
TWI278121B (en) FBGA and COB package structure for image sensor
JP4660259B2 (ja) 半導体装置の製造方法
JP6147250B2 (ja) 撮像装置の製造方法および半導体装置の製造方法
JP2003197885A (ja) 光デバイス及びその製造方法、光モジュール、回路基板並びに電子機器
JP2009266862A (ja) 半導体装置
WO2013075650A1 (zh) 图像传感器芯片的封装方法以及摄像模组
JP2006190987A (ja) パッケージ構造とその製造方法
JP2007220968A (ja) 半導体装置の製造方法
JP2002329850A (ja) チップサイズパッケージおよびその製造方法
JP2002198463A (ja) チップサイズパッケージおよびその製造方法
TW200832692A (en) Solid photographic apparatus and method of manufacturing the same
JP2007184680A (ja) 固体撮像装置及びその製造方法
TW200818482A (en) Method for image sensor protection
WO2020003796A1 (ja) 固体撮像装置、電子機器、および固体撮像装置の製造方法
WO2020103215A1 (zh) 摄像组件及其封装方法、镜头模组、电子设备
KR100756245B1 (ko) 카메라 모듈
CN111009542B (zh) 一种封装方法及封装结构
TWI258210B (en) Method for wafer level package of sensor chip

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060512

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees