JP2007158078A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2007158078A JP2007158078A JP2005351949A JP2005351949A JP2007158078A JP 2007158078 A JP2007158078 A JP 2007158078A JP 2005351949 A JP2005351949 A JP 2005351949A JP 2005351949 A JP2005351949 A JP 2005351949A JP 2007158078 A JP2007158078 A JP 2007158078A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- opening
- back surface
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】この半導体装置10は、薄化されかつ所定の位置に開口14が形成された半導体基板11と、開口14の内周側面と半導体基板の裏面に形成された第1絶縁膜15と、開口に一致する位置に貫通孔20を有すると共に露出した表面に第2絶縁膜21が備えられ、かつ第1絶縁膜を介在して半導体基板の裏面に接合される基板19と、開口および貫通孔を貫通しかつ基板19の裏面に引き延ばされた貫通配線22を備える。
【選択図】図1
Description
第1の半導体装置およびその製造方法によれば、半導体基板を薄化したため、半導体基板に対するエッチング工程、絶縁膜形成工程等を容易に行い、工程の時間を短くすることができ、その製造コストを低減することができる。また第2の基板を別途に設けて半導体装置の基板部分の厚みを確保するようにしたため、第2基板での貫通孔の形成が容易であり、絶縁膜の形成も容易になり、プロセスの選択が広くなる。さらに貫通孔の底部でのノッチの発生を抑制することができる。半導体基板の製作と第2基板の製作とを別にして、かつ並行に進めることができるので、納期を早くすることができる。さらに第2基板に形成される貫通孔は、自由にテーパー形状に作りやすく、接合後の貫通配線の形成も容易となる。
第2の半導体装置およびその製造方法によれば、上記の基本的な効果に加えて、貫通状態の電極部が厚膜レジストを利用して電解めっきでボトムアップ法で形成されるため、ボイドのない貫通電極を容易に形成することができ、さらに半導体基板の裏面に補強構造体を設け、隙間を封止するため、半導体装置としてのチップの強度を高く保つことができる。
11 半導体基板
12 絶縁層
14 開口
15 裏面絶縁膜
16 表面絶縁膜
18 支持体
19 第2の基板
20 孔
21 絶縁膜
22 貫通は緯線
23 保護膜
24 外部端子
40 半導体装置
41 金属ポスト
43 補強構体
Claims (10)
- 薄化されかつ所定の位置に開口が形成された半導体デバイス作製用の第1基板と、
前記開口の内周側面と前記第1基板の裏面に形成された第1絶縁膜と、
前記開口に一致する位置に貫通孔を有し、かつ前記第1絶縁膜を介在して前記第1基板の裏面に接合される板状部材と、
前記開口および前記貫通孔を貫通しかつ前記第2基板の裏面に引き延ばされた貫通配線と、
を備えることを特徴とする半導体装置。 - 前記板状部材は、前記開口に一致する位置に前記貫通孔が形成されると共に露出した表面に第2絶縁膜が形成され、かつ前記第1絶縁膜を介在して前記第1基板の裏面に接合される第2基板であることを特徴とする請求項1記載の半導体装置。
- 前記第2基板の前記貫通孔は、接合面側の開口部の径が相対的に小さく、かつ裏面側の開口部の径が相対的に大きいことを特徴とする請求項2記載の半導体装置。
- 前記第1基板の前記開口の径は、前記貫通孔における前記第2基板の接合面側の開口部の径よりも小さいことを特徴とする請求項3記載の半導体装置。
- 前記第2基板の表面に少なくとも半導体デバイスが作製されていることを特徴とする請求項2記載の半導体装置。
- 前記板状部材で前記貫通配線における前記貫通孔の内部に形成された配線部分は金属ポストとして形成され、前記板状部材は補強構体として形成されることを特徴とする請求項1記載の半導体装置。
- 前記第1基板の表面は板状支持体に固定されることを特徴とする請求項1記載の半導体装置。
- 表面に少なくとも半導体デバイスと配線・電極パッド層とが形成された第1の基板を製作する工程と、
少なくとも1つのテーパー孔が形成された第2の基板を製作する工程と、
前記第1の基板の表面に支持体を設ける支持体付設工程と、
支持体付設工程の後に前記第1の基板の裏面を研削する薄化工程と、
薄化された前記第1の基板に少なくとも1つの開口を形成する開口形成工程と、
前記第1の基板の裏面に対して、前記開口と前記テーパー孔とを一致させて前記第2の基板を設ける第2基板付設工程と、
前記開口と前記テーパー孔とで形成されたスペースに貫通配線を形成する貫通配線形成工程と、
を含むことを特徴とする半導体装置の製造方法。 - 第1の基板を製作する前記工程と第2の基板を製作する前記工程は並行して実施されることを特徴とする請求項8記載の半導体装置の製造方法。
- 表面に少なくとも半導体デバイスと配線・電極パッド層とが形成された第1の基板を製作する工程と、
前記第1の基板の表面に支持体を設ける支持体付設工程と、
支持体付設ステップの後に前記第1の基板の裏面を研削する薄化工程と、
薄化された前記第1の基板に少なくとも1つの開口を形成する開口形成工程と、
前記開口に金属ポストを形成する金属ポスト形成工程と、
金属ポスト形成工程後に、前記第1の基板の裏面に対して前記金属ポストを避けて補強構体を設ける補強構体付設工程と、
前記第1の基板の裏面全体に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜を前記金属ポストが露出するまで研削する絶縁膜研削工程と、
前記金属ポストに接続される配線部を形成する配線形成工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005351949A JP4764710B2 (ja) | 2005-12-06 | 2005-12-06 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005351949A JP4764710B2 (ja) | 2005-12-06 | 2005-12-06 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007158078A true JP2007158078A (ja) | 2007-06-21 |
JP4764710B2 JP4764710B2 (ja) | 2011-09-07 |
Family
ID=38242033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005351949A Expired - Fee Related JP4764710B2 (ja) | 2005-12-06 | 2005-12-06 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4764710B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009096240A1 (ja) | 2008-01-31 | 2009-08-06 | Kyushu Institute Of Technology | 半導体チップパッケージ及びその製造方法 |
KR101122689B1 (ko) * | 2010-12-02 | 2012-03-09 | 테세라, 인코포레이티드 | 계단형으로 형성한 tsv 및 칩 위에 캐리어를 구비한 적층형 마이크로전자 조립체 |
JP2014165204A (ja) * | 2013-02-21 | 2014-09-08 | Toshiba Corp | 半導体装置及びその製造方法 |
TWI497687B (zh) * | 2011-04-04 | 2015-08-21 | Toshiba Kk | 半導體裝置及其製造方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63213943A (ja) * | 1987-03-03 | 1988-09-06 | Sharp Corp | 三次元半導体集積回路の製造方法 |
US5229647A (en) * | 1991-03-27 | 1993-07-20 | Micron Technology, Inc. | High density data storage using stacked wafers |
JP2003116066A (ja) * | 2001-10-04 | 2003-04-18 | Sony Corp | 固体撮像装置および固体撮像装置の製造方法 |
JP2004063765A (ja) * | 2002-07-29 | 2004-02-26 | Fuji Photo Film Co Ltd | 固体撮像装置およびその製造方法 |
WO2004064159A1 (ja) * | 2003-01-15 | 2004-07-29 | Fujitsu Limited | 半導体装置及び三次元実装半導体装置、並びに半導体装置の製造方法 |
JP2005064451A (ja) * | 2003-07-31 | 2005-03-10 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
JP2005158948A (ja) * | 2003-11-25 | 2005-06-16 | Fuji Photo Film Co Ltd | 固体撮像装置及びその製造方法 |
JP2005165309A (ja) * | 2003-11-14 | 2005-06-23 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその作製方法 |
JP2005228863A (ja) * | 2004-02-12 | 2005-08-25 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置及びセンサ |
-
2005
- 2005-12-06 JP JP2005351949A patent/JP4764710B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63213943A (ja) * | 1987-03-03 | 1988-09-06 | Sharp Corp | 三次元半導体集積回路の製造方法 |
US5229647A (en) * | 1991-03-27 | 1993-07-20 | Micron Technology, Inc. | High density data storage using stacked wafers |
JP2003116066A (ja) * | 2001-10-04 | 2003-04-18 | Sony Corp | 固体撮像装置および固体撮像装置の製造方法 |
JP2004063765A (ja) * | 2002-07-29 | 2004-02-26 | Fuji Photo Film Co Ltd | 固体撮像装置およびその製造方法 |
WO2004064159A1 (ja) * | 2003-01-15 | 2004-07-29 | Fujitsu Limited | 半導体装置及び三次元実装半導体装置、並びに半導体装置の製造方法 |
JP2005064451A (ja) * | 2003-07-31 | 2005-03-10 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
JP2005165309A (ja) * | 2003-11-14 | 2005-06-23 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその作製方法 |
JP2005158948A (ja) * | 2003-11-25 | 2005-06-16 | Fuji Photo Film Co Ltd | 固体撮像装置及びその製造方法 |
JP2005228863A (ja) * | 2004-02-12 | 2005-08-25 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置及びセンサ |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009096240A1 (ja) | 2008-01-31 | 2009-08-06 | Kyushu Institute Of Technology | 半導体チップパッケージ及びその製造方法 |
JP2009182208A (ja) * | 2008-01-31 | 2009-08-13 | Kyushu Institute Of Technology | 半導体チップパッケージ及びその製造方法 |
US8110911B2 (en) | 2008-01-31 | 2012-02-07 | Kyushu Institute Of Technology | Semiconductor chip package with post electrodes |
KR101122689B1 (ko) * | 2010-12-02 | 2012-03-09 | 테세라, 인코포레이티드 | 계단형으로 형성한 tsv 및 칩 위에 캐리어를 구비한 적층형 마이크로전자 조립체 |
TWI497687B (zh) * | 2011-04-04 | 2015-08-21 | Toshiba Kk | 半導體裝置及其製造方法 |
JP2014165204A (ja) * | 2013-02-21 | 2014-09-08 | Toshiba Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4764710B2 (ja) | 2011-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10937667B2 (en) | Semiconductor device and method for manufacturing the same | |
KR100497111B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법 | |
KR100671921B1 (ko) | 반도체 장치 및 그 제조 방법 | |
TWI480996B (zh) | 多功能及遮蔽之三維互連 | |
KR100621438B1 (ko) | 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법 | |
KR101387701B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
US9269692B2 (en) | Stacked microelectronic assembly with TSVS formed in stages and carrier above chip | |
JP4463178B2 (ja) | 半導体装置及びその製造方法 | |
EP2647046B1 (en) | Stacked microelectronic assembly having interposer connecting active chips | |
JP3788268B2 (ja) | 半導体装置の製造方法 | |
TWI551199B (zh) | 具電性連接結構之基板及其製法 | |
JP2010205990A (ja) | 半導体装置及びその製造方法 | |
JP2005327984A (ja) | 電子部品及び電子部品実装構造の製造方法 | |
JP2006100435A (ja) | 半導体装置およびその製造方法 | |
JP2007180529A (ja) | 半導体装置およびその製造方法 | |
JP2007036060A (ja) | 半導体装置及びその製造方法 | |
JP2009033153A (ja) | 半導体素子パッケージ用の相互接続構造およびその方法 | |
JP4828261B2 (ja) | 半導体装置及びその製造方法 | |
JP4764710B2 (ja) | 半導体装置とその製造方法 | |
US20060267190A1 (en) | Semiconductor device, laminated semiconductor device, and method for producing semiconductor device | |
JP4511148B2 (ja) | 半導体装置の製造方法 | |
JP2006041512A (ja) | マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ | |
JP2005243763A (ja) | 配線基板およびその製造方法および半導体装置 | |
US10651374B2 (en) | Semiconductor device, and method for manufacturing the same | |
JP5555400B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110506 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110613 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4764710 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20170617 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |