JP3788268B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3788268B2
JP3788268B2 JP2001143045A JP2001143045A JP3788268B2 JP 3788268 B2 JP3788268 B2 JP 3788268B2 JP 2001143045 A JP2001143045 A JP 2001143045A JP 2001143045 A JP2001143045 A JP 2001143045A JP 3788268 B2 JP3788268 B2 JP 3788268B2
Authority
JP
Japan
Prior art keywords
electrode
interposer substrate
semiconductor device
flip
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001143045A
Other languages
English (en)
Other versions
JP2002343924A (ja
Inventor
裕二 高岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001143045A priority Critical patent/JP3788268B2/ja
Priority to TW091109776A priority patent/TWI294655B/zh
Priority to PCT/JP2002/004572 priority patent/WO2002101831A1/ja
Priority to US10/474,863 priority patent/US7064005B2/en
Priority to KR1020037014744A priority patent/KR100825658B1/ko
Publication of JP2002343924A publication Critical patent/JP2002343924A/ja
Application granted granted Critical
Publication of JP3788268B2 publication Critical patent/JP3788268B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、マルチチップモジュールに用いて好適な半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、ＣＳＰ（Chip Size Package）構造のデバイスチップを基板上に複数実装したり、インターポーザ基板上に複数のデバイスチップをフリップチップ実装してマルチチップモジュールと呼ばれる半導体装置を構成する技術が知られている。インターポーザ基板上にデバイスチップをフリップチップ実装する技術については、例えば特開２０００−１６４６３５号公報に開示されている。
【０００３】
【発明が解決しようとする課題】
ところで、インターポーザ基板を用いてマルチチップモジュールを構成する半導体装置１００では、図５の断面図に示すように、各デバイスチップ１０，１０に形成されたバンプ１０ａを、インターポーザ基板１上の接続電極２に接続する態様となる。このような接続態様では、各デバイスチップ１０間の配線については微細化し得るものの、半導体装置１００を図示されていない実装基板に接続するにはインターポーザ基板１の周辺部に形成される接続端子Ｔを用いるようにしている。この為、インターポーザ基板１上で接続端子Ｔが増えるほど、その接続端子Ｔを設けるためにインターポーザ基板面積を拡張しなければならず、マルチチップモジュールの小型化を阻む要因になっている。
【０００４】
そこで本発明は、このような事情に鑑みてなされたもので、インターポーザ基板を用いたマルチチップモジュールを小型化することができる半導体装置およびその製造方法を提供することを目的としている。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、インターポーザ基板上に複数のデバイスチップをフリップチップ実装してマルチチップモジュールを構成する半導体装置の製造方法であって、インターポーザ基板の母材となるウエハの表面側に、底面を有するコンタクトホールを穿設する第１の工程と、コンタクトホールに導体を充填して埋め込み電極を形成する第２の工程と、この埋め込み電極の一端側に接続される接続電極とデバイスチップがフリップ実装される接続電極とを含む配線を前記ウエハの表面側に形成して、複数のデバイスチップをフリップチップ実装する第３の工程と、埋め込み電極の底面が露出するまで、ウエハの裏面側を切削研磨して、インターポーザ基板を形成する第４の工程と、この第４の工程によって底面が露出された埋め込み電極に、バンプ電極を設ける第５の工程とを具備することを特徴とする。
【０００６】
本発明では、インターポーザ基板を貫通する埋め込み電極を設け、その一端側を前記デバイスチップがフリップチップ実装される接続電極と接続させ、他端側にバンプ電極を形成するので、インターポーザ基板の裏面側から実装基板に接続する電極を引出すことが出来る。これにより、マルチチップモジュールを小型化することが可能になる。
【０００７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の一形態について説明する。図１は実施の一形態による半導体装置１００の構造を示す断面図である。この図において前述した従来例（図５参照）と共通する部分には同一の番号を付し、その説明を省略する。図１に図示する半導体装置１００が、図５に図示した従来例と相違する点は、インターポーザ基板１を貫通する埋め込み電極４を設け、その一端側をデバイスチップ１０がフリップ実装される接続電極２と接続させ、他端側に設けたバンプ電極５を介して図示されていない実装基板に接続する構造としたことにある。このような構造によれば、インターポーザ基板１の周辺部に形成される接続端子Ｔを不要にするので、マルチチップモジュールを小型化し得る。
【０００８】
次に、図２〜図４を参照して、上記構造による半導体装置１００の製造工程について説明する。本実施の形態による製造工程では、先ず図２（イ）に図示する通り、インターポーザ基板１の母材となるウエハＷの表面側に、後述するコンタクトホールＣＨに対応する箇所を開口するようレジストＲをパターニングする。次に、このレジストＲをマスクとしてウエハＷにエッチング処理を施し、これにより図２（ロ）に示すように、深さ５０〜１００μｍのコンタクトホールＣＨを形成する。コンタクトホールＣＨを形成した後は、レジストＲを除去してからウエハＷ表面上に膜厚３〜４μｍの酸化膜３を形成する。
【０００９】
次に、図３（イ）に図示するように、例えば無電解メッキ方法を用い、銅や金もしくはそれらの合金など良導体をコンタクトホールＣＨに充填して埋め込み電極４を形成する。こうして埋め込み電極４が形成されたら、酸化膜３もしくは埋め込み電極４上に複数の接続電極２を形成する（図３（ロ）参照）。この後、図４（イ）に示す通り、各デバイスチップ１０，１０のバンプ１０ａを、ウエハＷ上に形成された接続電極２に接続するフリップチップ実装が行われる。
【００１０】
フリップチップ実装後、図４（ロ）に示すように、埋め込み電極４の底面側が露出するまでウエハＷの裏面側をバックグラインドにより切削研磨し、これにより薄膜化されたインターポーザ基板１を形成する。そして、図４（ハ）に示すように、このインターポーザ基板１の裏面側に露出する埋め込み電極４の端面にバンプ電極５を設けた後、インターポーザ基板１をダイシングして個片カットすることにより、図１に図示した構造によるマルチチップモジュールの半導体装置１００を形成する。
【００１１】
以上のように、本発明によれば、インターポーザ基板１を貫通する埋め込み電極４を設け、その一端側をデバイスチップ１０がフリップ実装される接続電極２と接続させ、他端側に設けたバンプ電極５を介して図示されていない実装基板に接続する構造、すなわち、実装基板に接続する電極をインターポーザ基板１の裏面側から引出すようにした為、マルチチップモジュールを小型化することが可能になっている。
【００１２】
【発明の効果】
請求項１に記載の発明によれば、インターポーザ基板の母材となるウエハに穿設したコンタクトホールに導体を充填して埋め込み電極を形成した後、この埋め込み電極の他端が露出するまでウエハの裏面側を切削研磨してインターポーザ基板を形成する為、マルチチップモジュールを小型化することができ、また、インターポーザ基板の裏面側から実装基板に接続する電極を容易に作成でき、コスト低減に寄与することができる。
【図面の簡単な説明】
【図１】実施の一形態による半導体装置１００の構造を示す断面図である。
【図２】半導体装置１００の製造工程を説明するための図である。
【図３】半導体装置１００の製造工程を説明するための図である。
【図４】半導体装置１００の製造工程を説明するための図である。
【図５】従来例を説明するための図である。
【符号の説明】
１…インターポーザ基板、２…接続電極、３…酸化膜、４…埋め込み電極、５…バンプ電極、１０…デバイスチップ、１０ａ…バンプ、Ｔ…接続端子、Ｗ…ウエハ、ＣＨ…コンタクトホール。

Claims (1)

  1. インターポーザ基板上に複数のデバイスチップをフリップチップ実装してマルチチップモジュールを構成する半導体装置の製造方法であって、
    前記インターポーザ基板の母材となるウエハの表面側に、底面を有するコンタクトホールを穿設する第１の工程と、
    前記コンタクトホールに導体を充填して埋め込み電極を形成する第２の工程と、
    この埋め込み電極の一端側に接続される接続電極と前記デバイスチップがフリップ実装される接続電極とを含む配線を前記ウエハの表面側に形成して、複数の前記デバイスチップをフリップチップ実装する第３の工程と、
    前記埋め込み電極の底面が露出するまで、前記ウエハの裏面側を切削研磨して、前記インターポーザ基板を形成する第４の工程と、
    この第４の工程によって底面が露出された埋め込み電極に、バンプ電極を設ける第５の工程とを具備する
    ことを特徴とする半導体装置の製造方法。
JP2001143045A 2001-05-14 2001-05-14 半導体装置の製造方法 Expired - Fee Related JP3788268B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001143045A JP3788268B2 (ja) 2001-05-14 2001-05-14 半導体装置の製造方法
TW091109776A TWI294655B (ja) 2001-05-14 2002-05-10
PCT/JP2002/004572 WO2002101831A1 (fr) 2001-05-14 2002-05-10 Dispositif a semi-conducteur et son procede de fabrication
US10/474,863 US7064005B2 (en) 2001-05-14 2002-05-10 Semiconductor apparatus and method of manufacturing same
KR1020037014744A KR100825658B1 (ko) 2001-05-14 2002-05-10 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001143045A JP3788268B2 (ja) 2001-05-14 2001-05-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002343924A JP2002343924A (ja) 2002-11-29
JP3788268B2 true JP3788268B2 (ja) 2006-06-21

Family

ID=18989247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001143045A Expired - Fee Related JP3788268B2 (ja) 2001-05-14 2001-05-14 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7064005B2 (ja)
JP (1) JP3788268B2 (ja)
KR (1) KR100825658B1 (ja)
TW (1) TWI294655B (ja)
WO (1) WO2002101831A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI254425B (en) * 2004-10-26 2006-05-01 Advanced Semiconductor Eng Chip package structure, chip packaging process, chip carrier and manufacturing process thereof
JP4581768B2 (ja) * 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
JP2006278610A (ja) * 2005-03-29 2006-10-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
CN101213661A (zh) * 2005-06-29 2008-07-02 皇家飞利浦电子股份有限公司 组件、子组件和制造它们的方法
US7474005B2 (en) * 2006-05-31 2009-01-06 Alcatel-Lucent Usa Inc. Microelectronic element chips
US8110899B2 (en) * 2006-12-20 2012-02-07 Intel Corporation Method for incorporating existing silicon die into 3D integrated stack
US8232183B2 (en) * 2007-05-04 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Process and apparatus for wafer-level flip-chip assembly
EP2178113A1 (en) * 2008-10-15 2010-04-21 Nxp B.V. Electronic component and method of manufacturing the same
TWI405311B (zh) * 2008-11-04 2013-08-11 半導體裝置、嵌埋電子元件之封裝結構、及其製法
US8168470B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound
JP5282005B2 (ja) * 2009-10-16 2013-09-04 富士通株式会社 マルチチップモジュール
TWI419302B (zh) * 2010-02-11 2013-12-11 Advanced Semiconductor Eng 封裝製程
US9224647B2 (en) * 2010-09-24 2015-12-29 Stats Chippac, Ltd. Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer
US9105492B2 (en) 2012-05-08 2015-08-11 LuxVue Technology Corporation Compliant micro device transfer head
US9034754B2 (en) 2012-05-25 2015-05-19 LuxVue Technology Corporation Method of forming a micro device transfer head with silicon electrode
US8415771B1 (en) * 2012-05-25 2013-04-09 LuxVue Technology Corporation Micro device transfer head with silicon electrode
US20130320565A1 (en) * 2012-05-31 2013-12-05 Broadcom Corporation Interposer Die for Semiconductor Packaging
US8569115B1 (en) 2012-07-06 2013-10-29 LuxVue Technology Corporation Method of forming a compliant bipolar micro device transfer head with silicon electrodes
US8415768B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant monopolar micro device transfer head with silicon electrode
CN104471698B (zh) * 2012-07-06 2016-12-07 苹果公司 具有硅电极的顺应性双极微型器件转移头
US8791530B2 (en) 2012-09-06 2014-07-29 LuxVue Technology Corporation Compliant micro device transfer head with integrated electrode leads
JP2014060185A (ja) 2012-09-14 2014-04-03 Toshiba Corp 半導体装置の製造方法および半導体装置
KR102008014B1 (ko) 2012-10-15 2019-08-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9255001B2 (en) 2012-12-10 2016-02-09 LuxVue Technology Corporation Micro device transfer head array with metal electrodes
US9236815B2 (en) 2012-12-10 2016-01-12 LuxVue Technology Corporation Compliant micro device transfer head array with metal electrodes
KR102038488B1 (ko) * 2013-02-26 2019-10-30 삼성전자 주식회사 반도체 패키지의 제조 방법
US9754890B2 (en) 2014-02-26 2017-09-05 Intel Corporation Embedded multi-device bridge with through-bridge conductive via signal connection

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770671B2 (ja) * 1988-03-04 1995-07-31 株式会社日立製作所 半導体チップキャリアとそれを用いた半導体チップの実装方法
US4922377A (en) * 1987-11-16 1990-05-01 Hitachi, Ltd. Module and a substrate for the module
US5463246A (en) * 1988-12-29 1995-10-31 Sharp Kabushiki Kaisha Large scale high density semiconductor apparatus
US4978639A (en) * 1989-01-10 1990-12-18 Avantek, Inc. Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips
JPH03292761A (ja) * 1990-04-10 1991-12-24 Nec Corp チップキャリヤ
JPH046875A (ja) * 1990-04-24 1992-01-10 Mitsubishi Materials Corp シリコンウェーハ
JP2839376B2 (ja) * 1991-02-05 1998-12-16 三菱電機株式会社 半導体装置の製造方法
US5270261A (en) * 1991-09-13 1993-12-14 International Business Machines Corporation Three dimensional multichip package methods of fabrication
US5313366A (en) * 1992-08-12 1994-05-17 International Business Machines Corporation Direct chip attach module (DCAM)
US5268326A (en) * 1992-09-28 1993-12-07 Motorola, Inc. Method of making dielectric and conductive isolated island
DE4314913C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kontaktstrukturierung für vertikale Kontaktierung mit weiteren Halbleiterbauelementen
US5627106A (en) * 1994-05-06 1997-05-06 United Microelectronics Corporation Trench method for three dimensional chip connecting during IC fabrication
BE1008384A3 (nl) * 1994-05-24 1996-04-02 Koninkl Philips Electronics Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen met halfgeleiderelementen gevormd in een op een dragerplak aangebrachte laag halfgeleidermateriaal.
US5646067A (en) * 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
US5618752A (en) * 1995-06-05 1997-04-08 Harris Corporation Method of fabrication of surface mountable integrated circuits
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
US5965933A (en) * 1996-05-28 1999-10-12 Young; William R. Semiconductor packaging apparatus
US5807783A (en) * 1996-10-07 1998-09-15 Harris Corporation Surface mount die by handle replacement
KR100377033B1 (ko) * 1996-10-29 2003-03-26 트러시 테크날러지스 엘엘시 Ｉｃ 및 그 제조방법
JPH10233463A (ja) 1997-01-27 1998-09-02 Toshiba Corp 半導体装置およびその製造方法
DE19707887C2 (de) * 1997-02-27 2002-07-11 Micronas Semiconductor Holding Verfahren zum Herstellen und Trennen von elektronischen Elementen mit leitfähigen Kontaktanschlüssen
US6054365A (en) * 1998-07-13 2000-04-25 International Rectifier Corp. Process for filling deep trenches with polysilicon and oxide
US6251705B1 (en) 1999-10-22 2001-06-26 Agere Systems Inc. Low profile integrated circuit packages
US6322903B1 (en) * 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
JP2002016181A (ja) * 2000-04-25 2002-01-18 Torex Semiconductor Ltd 半導体装置、その製造方法、及び電着フレーム
US6683368B1 (en) * 2000-06-09 2004-01-27 National Semiconductor Corporation Lead frame design for chip scale package
US6689640B1 (en) * 2000-10-26 2004-02-10 National Semiconductor Corporation Chip scale pin array
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
US6717254B2 (en) * 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
US6498381B2 (en) * 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
US6593644B2 (en) * 2001-04-19 2003-07-15 International Business Machines Corporation System of a package fabricated on a semiconductor or dielectric wafer with wiring on one face, vias extending through the wafer, and external connections on the opposing face

Also Published As

Publication number Publication date
KR20040030610A (ko) 2004-04-09
US20040115919A1 (en) 2004-06-17
WO2002101831A1 (fr) 2002-12-19
JP2002343924A (ja) 2002-11-29
TWI294655B (ja) 2008-03-11
US7064005B2 (en) 2006-06-20
KR100825658B1 (ko) 2008-04-29

Similar Documents

Publication Publication Date Title
JP3788268B2 (ja) 半導体装置の製造方法
US7919875B2 (en) Semiconductor device with recess portion over pad electrode
EP1471571B1 (en) Semiconductor device and manufacturing method thereof
US6924173B2 (en) Semiconductor device and method for the fabrication thereof
US5567981A (en) Bonding pad structure having an interposed rigid layer
JP4100936B2 (ja) 半導体装置の製造方法
JP4522574B2 (ja) 半導体装置の作製方法
KR20070042475A (ko) 반도체 칩 및 반도체 칩의 제조 방법
JP2004349593A (ja) 半導体装置及びその製造方法
JP3402086B2 (ja) 半導体装置およびその製造方法
JP2009064897A (ja) 半導体装置及びその製造方法
JP3970211B2 (ja) 半導体装置及びその製造方法
JP4334397B2 (ja) 半導体装置及びその製造方法
JP4764710B2 (ja) 半導体装置とその製造方法
JP2004080006A (ja) 半導体装置の製造方法
JP4511148B2 (ja) 半導体装置の製造方法
JP3877700B2 (ja) 半導体装置及びその製造方法
US20070281393A1 (en) Method of forming a trace embedded package
JP2000150557A5 (ja)
JP4593835B2 (ja) 半導体装置およびその製造方法
JP2004221351A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004273561A (ja) 半導体装置及びその製造方法
JP2001313362A (ja) 半導体装置
JP2004221350A (ja) 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2006191152A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050407

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060320

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090407

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120407

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120407

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees