JPH046875A - シリコンウェーハ - Google Patents
シリコンウェーハInfo
- Publication number
- JPH046875A JPH046875A JP2108300A JP10830090A JPH046875A JP H046875 A JPH046875 A JP H046875A JP 2108300 A JP2108300 A JP 2108300A JP 10830090 A JP10830090 A JP 10830090A JP H046875 A JPH046875 A JP H046875A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- wafer
- single crystal
- lattice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052710 silicon Inorganic materials 0.000 title claims description 25
- 239000010703 silicon Substances 0.000 title claims description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 22
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 230000002093 peripheral effect Effects 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 6
- 239000013078 crystal Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 15
- 229920005591 polysilicon Polymers 0.000 abstract description 15
- 239000004065 semiconductor Substances 0.000 abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 71
- 238000000034 method Methods 0.000 description 15
- 238000005498 polishing Methods 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000011328 necessary treatment Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76275—Vertical isolation by bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野ｊ
本発明は、ウェーハ本体上に絶縁層を介して薄い島状単
結晶シリコン層を格子状に多数形成したＳｏｌ素子等製
造用のシリコンウェーハに関する。
結晶シリコン層を格子状に多数形成したＳｏｌ素子等製
造用のシリコンウェーハに関する。
「従来の技術と解決すべき課題ｊ
一般のシリコンウェーハは、単結晶インゴットから薄く
切り出したウェーハの片面に鏡面処理を施した状態で出
荷されており、デバイス工程ではこの鏡面に素子を形成
した後、これら素子間でウェーハを格子状に切断して多
数の素子チップを製造している。
切り出したウェーハの片面に鏡面処理を施した状態で出
荷されており、デバイス工程ではこの鏡面に素子を形成
した後、これら素子間でウェーハを格子状に切断して多
数の素子チップを製造している。
ところで最近では、素子性能を向上させるため、シリコ
ンウェーハ上に絶縁層で取り囲まれた単結晶セルを形成
し、この単結晶セル内に素子を形成するＳ ＯＩ （Ｓ
ｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕｌａｔｏｒ）技術の検討
が盛んである。このようなＳｏｌ構造を、例えば電界効
果型半導体装置に適用すれば、高速化、高耐圧化、耐放
射線化が実現される。
ンウェーハ上に絶縁層で取り囲まれた単結晶セルを形成
し、この単結晶セル内に素子を形成するＳ ＯＩ （Ｓ
ｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕｌａｔｏｒ）技術の検討
が盛んである。このようなＳｏｌ構造を、例えば電界効
果型半導体装置に適用すれば、高速化、高耐圧化、耐放
射線化が実現される。
従来、このようなＳｏｌ単結晶層を得る方法としては、
５ｉＯｔ等の絶縁基板上に単結晶ンリコン層をエピタキ
シャル成長させるヘテロエピタキシー技術や、シリコン
ウェーハ上に絶縁層を介してポリシリコン層を形成し、
このポリシリコン層を単結晶化する方法等が各種提案さ
れているが、最近では、絶縁層を介して２枚の単結晶シ
リコンウェーハを張り合わせ、一方のウェーハを研磨し
て薄層化し、Ｓ０１層として利用する接着ウェー７１が
最も有望視されている。
５ｉＯｔ等の絶縁基板上に単結晶ンリコン層をエピタキ
シャル成長させるヘテロエピタキシー技術や、シリコン
ウェーハ上に絶縁層を介してポリシリコン層を形成し、
このポリシリコン層を単結晶化する方法等が各種提案さ
れているが、最近では、絶縁層を介して２枚の単結晶シ
リコンウェーハを張り合わせ、一方のウェーハを研磨し
て薄層化し、Ｓ０１層として利用する接着ウェー７１が
最も有望視されている。
このような接着ウェーハによれば、生産性の低いエピタ
キシャル成長を利用することなく、比較的膜厚が大きく
、しかも高抵抗の単結晶層を形成することができ、ＳＯ
Ｉ構造用ウェーハばかりでなく、高耐圧、大容量のパワ
ー素子の製造も可能となる。
キシャル成長を利用することなく、比較的膜厚が大きく
、しかも高抵抗の単結晶層を形成することができ、ＳＯ
Ｉ構造用ウェーハばかりでなく、高耐圧、大容量のパワ
ー素子の製造も可能となる。
しかし、前記のように２枚の単結晶ウェーハを間に絶縁
層を形成して張り合わせ、研削および研磨により所定の
厚さに形成する方法では、単結晶層の厚さを均一化する
ことが難しく、特にウェーハの周辺部では著しいたれか
生じる問題があった。
層を形成して張り合わせ、研削および研磨により所定の
厚さに形成する方法では、単結晶層の厚さを均一化する
ことが難しく、特にウェーハの周辺部では著しいたれか
生じる問題があった。
この問題を改善しうるちのとして、特開平２−２８９２
５号公報では、第１ウエーハに半導体素子の個々のセル
を区画する格子状の溝を形成したうえ、この溝内に酸化
絶縁層を薄く形成し、さらにポリシリコンを堆積させて
前記格子溝を埋め、このポリシリコン層上に第２の支持
ウェーハを接着し、第１ウエーハを裏側から研削および
精密研磨により絶縁層がストッパーとなる面まで研磨を
行なう方法が提案されている。この方法によれば均一の
厚さを有する島状の単結晶層が得られる。
５号公報では、第１ウエーハに半導体素子の個々のセル
を区画する格子状の溝を形成したうえ、この溝内に酸化
絶縁層を薄く形成し、さらにポリシリコンを堆積させて
前記格子溝を埋め、このポリシリコン層上に第２の支持
ウェーハを接着し、第１ウエーハを裏側から研削および
精密研磨により絶縁層がストッパーとなる面まで研磨を
行なう方法が提案されている。この方法によれば均一の
厚さを有する島状の単結晶層が得られる。
しかしながら、この方法では前記セル内に形成すべきＳ
ｏｌ構造のＩＣをあらかじめ設計しておかなければなら
ないうえ、ＩＣ製造部門および張り合わせおよび研磨加
工部門が同一場所にない場合には、その間のウェーハ運
搬の際に汚染や破損の問題が生じる欠点があった。また
、所定の素子性能を得るにはシリコン単結晶層の厚さを
高精度の一定範囲に形成しなければならず、万一、研磨
終了時までに不良が発生すると予定の製品数量の確保が
難しいという問題点もある。
ｏｌ構造のＩＣをあらかじめ設計しておかなければなら
ないうえ、ＩＣ製造部門および張り合わせおよび研磨加
工部門が同一場所にない場合には、その間のウェーハ運
搬の際に汚染や破損の問題が生じる欠点があった。また
、所定の素子性能を得るにはシリコン単結晶層の厚さを
高精度の一定範囲に形成しなければならず、万一、研磨
終了時までに不良が発生すると予定の製品数量の確保が
難しいという問題点もある。
本発明は上記事情に鑑みてなされたもので、ウェーハ本
体上に薄いＳＯＩ用単用品結晶層め形成され、その単結
晶層上にＳＯＩ構造の素子を形成しうるンリコンウェー
ハの提供を課題としている。
体上に薄いＳＯＩ用単用品結晶層め形成され、その単結
晶層上にＳＯＩ構造の素子を形成しうるンリコンウェー
ハの提供を課題としている。
「課題を解決するための手段」
本発明は上記課題を解決するためになされたもので、ウ
ェーハ本体と、このウェーハ本体の上に設けられた絶縁
層と、この絶縁層の上面に格子状に互いに間隔を空けて
形成された一定の深さを有する多数の矩形状凹部と、こ
れら矩形状凹部の内部に、絶縁層の上端と面一に形成さ
れた島状単結晶シリコン層とを具備したことを特徴とす
る。
ェーハ本体と、このウェーハ本体の上に設けられた絶縁
層と、この絶縁層の上面に格子状に互いに間隔を空けて
形成された一定の深さを有する多数の矩形状凹部と、こ
れら矩形状凹部の内部に、絶縁層の上端と面一に形成さ
れた島状単結晶シリコン層とを具備したことを特徴とす
る。
なお、前記絶縁層は５ｉＯｚであってもよい。
また、前記ウェーハ本体の裏面に前記絶縁層と同材質か
らなる絶縁層を形成してもよい。
らなる絶縁層を形成してもよい。
さらに、前記島状単結晶層は前記ウェーハ本体の外周部
を除いて設けられ、この外周部では前記絶縁層が露出し
ていてもよい。
を除いて設けられ、この外周部では前記絶縁層が露出し
ていてもよい。
「作 用」
本発明に係わるノリコンウエーノ１では、ウェーハ本体
上に絶縁層を形成し、この絶縁層上に相互に絶縁された
島状単結晶ンリコン層を予め設けたものであるから、素
子設計か容易になって短時間で製造でき、所定の性能か
容易に得られる。
上に絶縁層を形成し、この絶縁層上に相互に絶縁された
島状単結晶ンリコン層を予め設けたものであるから、素
子設計か容易になって短時間で製造でき、所定の性能か
容易に得られる。
また、島状単結晶ンリコン層の厚さは干渉色により容易
に判別できるため、このウエーノ翫のｔＱｍ時における
部分的なオーバーポリッシュによる不良を容易に検査す
ることができ、以後の素子製造工程での歩留まりが向上
できる。
に判別できるため、このウエーノ翫のｔＱｍ時における
部分的なオーバーポリッシュによる不良を容易に検査す
ることができ、以後の素子製造工程での歩留まりが向上
できる。
また、ウェーハ本体の裏面に、前記絶縁層と同一材から
なる絶縁層を形成した場合には、ウェーハ表面側と裏面
側の熱膨張率を同一にして、素子形成工程におけるウェ
ーハの反り発生を防止することができる。
なる絶縁層を形成した場合には、ウェーハ表面側と裏面
側の熱膨張率を同一にして、素子形成工程におけるウェ
ーハの反り発生を防止することができる。
さらに、ウェーハ本体の上面外周部に絶縁層を露出させ
た場合には、このウェーハの製造時におけるシリコン単
結晶層の研磨精度が向上できる。
た場合には、このウェーハの製造時におけるシリコン単
結晶層の研磨精度が向上できる。
「実施例」
第１図および第２図は、本発明に係わるシリコンウェー
ハの一実施例を示す平面図および■−■線視線面断面図
る。
ハの一実施例を示す平面図および■−■線視線面断面図
る。
図中符号ｌは鏡面研磨されたウェーハ本体、２はこのウ
ェーハ本体１の鏡面全面に形成されたポリシリコン層、
３はポリシリコン層２上に全面に亙って形成されたＳｉ
ｎ、からなる絶縁層、４はこの絶縁層３上に形成された
多数の島状単結晶シリコン層である。
ェーハ本体１の鏡面全面に形成されたポリシリコン層、
３はポリシリコン層２上に全面に亙って形成されたＳｉ
ｎ、からなる絶縁層、４はこの絶縁層３上に形成された
多数の島状単結晶シリコン層である。
前記ポリシリコン層２には、ウェーハの外周部を除いて
多数の突条部２Ａが縦横一定間隔毎に形成され、格子形
状をなしている。またウェーハの外周部では、ポリシリ
コン層２の厚さが突条部２Ａと同一になっている。
多数の突条部２Ａが縦横一定間隔毎に形成され、格子形
状をなしている。またウェーハの外周部では、ポリシリ
コン層２の厚さが突条部２Ａと同一になっている。
絶縁層３は、ポリシリコン層２の全面に亙って一定の肉
厚に形成され、前記突条部２Ａと対応した部分には断面
コ字状をなす格子部３Ａが形成されるとともに、ポリシ
リコン層２の厚肉の外周部上には外周露出部３Ｂが形成
されている。これにより絶縁層３には、外周露出部３Ｂ
と各格子部３Ａとの間に、それぞれ浅い矩形状凹部３Ｃ
が形成されている。
厚に形成され、前記突条部２Ａと対応した部分には断面
コ字状をなす格子部３Ａが形成されるとともに、ポリシ
リコン層２の厚肉の外周部上には外周露出部３Ｂが形成
されている。これにより絶縁層３には、外周露出部３Ｂ
と各格子部３Ａとの間に、それぞれ浅い矩形状凹部３Ｃ
が形成されている。
島状単結晶ンリコン層４は、これら矩形状凹部３Ｃ内に
おいて格子１３Ａおよび外周露出部３Ｂと面一に形成さ
れたもので、その厚さは素子の設計条件にもよるが通常
は０．０５〜０．２μにとされる。０．０５μ１未満で
は研磨による薄膜形成が困難になり、０．２μｌより厚
いと選択酸化によるセルの９雌が困難となる。
おいて格子１３Ａおよび外周露出部３Ｂと面一に形成さ
れたもので、その厚さは素子の設計条件にもよるが通常
は０．０５〜０．２μにとされる。０．０５μ１未満で
は研磨による薄膜形成が困難になり、０．２μｌより厚
いと選択酸化によるセルの９雌が困難となる。
島状単結晶シリコン層４の縦横の寸法ＷｌおよびＷ２は
、製造すべきチップの寸法と一致している。なお格子部
３Ａの向きは、この実施例ではウェーハのオリエンテー
ション部５に合わせられている。
、製造すべきチップの寸法と一致している。なお格子部
３Ａの向きは、この実施例ではウェーハのオリエンテー
ション部５に合わせられている。
上記構成からなるシリコンウェーハにおいては、絶縁層
３上に相互に絶縁された極く薄い島状単結晶シリコン層
４をチップ形状に形成しているので、これら島状単結晶
シリコン層４のそれぞれにセル絶縁を下部の絶縁層に達
するまで選択酸化等により形成し、セル内に半導体素子
を形成することにより、Ｓｏ■構造の半導体が形成され
る。
３上に相互に絶縁された極く薄い島状単結晶シリコン層
４をチップ形状に形成しているので、これら島状単結晶
シリコン層４のそれぞれにセル絶縁を下部の絶縁層に達
するまで選択酸化等により形成し、セル内に半導体素子
を形成することにより、Ｓｏ■構造の半導体が形成され
る。
また、このウェーハでは、絶縁層３の格子部３Ａおよび
外周露出部３Ｂを単結晶層４を研磨する際のストッパー
とするため、ストッパーのない張り合わせウェーハでは
難しい市内を均一に研磨することが容易で、特に周辺部
のだれを防止する効果が高い。また、セル絶縁層をスト
ッパーにする従来法に比して、より大きなストッパー面
積が得られるので容易に単結晶層厚さが制御できる。
外周露出部３Ｂを単結晶層４を研磨する際のストッパー
とするため、ストッパーのない張り合わせウェーハでは
難しい市内を均一に研磨することが容易で、特に周辺部
のだれを防止する効果が高い。また、セル絶縁層をスト
ッパーにする従来法に比して、より大きなストッパー面
積が得られるので容易に単結晶層厚さが制御できる。
さらに、このシリコンウェーハでは、ウェーハの加工工
程で島状単結晶シリコン層４の品質管理が行なえるので
、デバイス工程での半導体素子製造を一貫して行なうこ
とができ、素子の生産性および歩留まりを大幅に向上す
ることが可能である。
程で島状単結晶シリコン層４の品質管理が行なえるので
、デバイス工程での半導体素子製造を一貫して行なうこ
とができ、素子の生産性および歩留まりを大幅に向上す
ることが可能である。
次に、第３図ないし第９図を用いて、上記シリコンウェ
ーハの製造方法の一例を説明する。
ーハの製造方法の一例を説明する。
この方法ではまず、第３図に示すように、所定の型、抵
抗値を有する単結晶インゴットから切り出し鏡面加工し
た単結晶シリコンウェーハ１０（単結晶シリコン層４に
なる）の鏡面に酸化膜を形成し、次いでフォトリソグラ
フィーと選択エツチングにより、第４図に示すように格
子状に配列された格子溝１１を形成する。なお、格子溝
１１によって区画される各矩形状部分は、このウェーハ
を用いて製造すべき半導体チップの寸法に合わせられる
。
抗値を有する単結晶インゴットから切り出し鏡面加工し
た単結晶シリコンウェーハ１０（単結晶シリコン層４に
なる）の鏡面に酸化膜を形成し、次いでフォトリソグラ
フィーと選択エツチングにより、第４図に示すように格
子状に配列された格子溝１１を形成する。なお、格子溝
１１によって区画される各矩形状部分は、このウェーハ
を用いて製造すべき半導体チップの寸法に合わせられる
。
格子溝１１の幅は、精密研磨加工のストッパとなり鏡面
上に露出する面積がウェーハ面積の１〜２０％必要とし
、スクライブ部分を使用すれば上限の２０％に近いスト
ッパ面積が得られる。格子溝１１の深さは単結晶ンリコ
ン層４の厚さと絶縁層３の厚さの合計に等しいものとす
る。
上に露出する面積がウェーハ面積の１〜２０％必要とし
、スクライブ部分を使用すれば上限の２０％に近いスト
ッパ面積が得られる。格子溝１１の深さは単結晶ンリコ
ン層４の厚さと絶縁層３の厚さの合計に等しいものとす
る。
次いで、熱酸化およびＣＶＤ酸化を行って、第５図に示
すようにＳｉｎ、からなるＳＯＩ絶縁層３Ｃおよび各格
子溝１１の内底面に格子部３Ａを形成する。
すようにＳｉｎ、からなるＳＯＩ絶縁層３Ｃおよび各格
子溝１１の内底面に格子部３Ａを形成する。
次に、第６図に示すように、絶縁層３上にＣＶＤ法等に
よりポリシリコン層１２を形成し、格子溝１１を完全に
埋める。このポリシリコン層１２の厚さは、鏡面ウェー
ハ上約２μｍで段差を精密研磨により平坦化し、この面
を支持ウェーハに接着するに十分な厚さとする。
よりポリシリコン層１２を形成し、格子溝１１を完全に
埋める。このポリシリコン層１２の厚さは、鏡面ウェー
ハ上約２μｍで段差を精密研磨により平坦化し、この面
を支持ウェーハに接着するに十分な厚さとする。
そして、このポリシリコン層１２を、第７図に示すよう
にメカノケミカル精密研磨により鏡面加工する。
にメカノケミカル精密研磨により鏡面加工する。
次に、第８図に示すように、この鏡面加工されたポリシ
リコン層２に、ウェーハ支持体１の鏡面を張り合わせ、
加熱して両者を拡散接合する。このウェーハ支持体ｌの
裏面は熱酸化等により、素子形成面の絶縁層体積に相当
する部分を形成して、以後の工程での熱膨張差による反
りを防止することもち可能である。
リコン層２に、ウェーハ支持体１の鏡面を張り合わせ、
加熱して両者を拡散接合する。このウェーハ支持体ｌの
裏面は熱酸化等により、素子形成面の絶縁層体積に相当
する部分を形成して、以後の工程での熱膨張差による反
りを防止することもち可能である。
次いで、図中符号１３で示すように、単結晶シリコンウ
ェーハ１０を裏面側から研削により鏡面より約１μｍ迄
削り、メカノケミカル精密研磨により鏡面加工する。
ェーハ１０を裏面側から研削により鏡面より約１μｍ迄
削り、メカノケミカル精密研磨により鏡面加工する。
すると、絶縁層３の格子１１ｉ１に３ＡはＳ ｒ Ｏｔ
であるから、メカノケミカル精密研磨では研磨されず、
研磨面に格子部３Ａが露出した時点で、自動的に研磨の
進行が停止する。
であるから、メカノケミカル精密研磨では研磨されず、
研磨面に格子部３Ａが露出した時点で、自動的に研磨の
進行が停止する。
これにより、第９図に示すように、格子部３Ａの突出量
と厳密に対応した厚さＴ１の島状単結晶ノリコン層４が
、格子部３Ａによって囲まれた矩形状凹部３Ｃにそれぞ
れ形成される。そしてさらに、このシリコンウェーハに
洗浄や乾燥等の必要な処理を施した後、前記の製品ウェ
ーハか得られる。
と厳密に対応した厚さＴ１の島状単結晶ノリコン層４が
、格子部３Ａによって囲まれた矩形状凹部３Ｃにそれぞ
れ形成される。そしてさらに、このシリコンウェーハに
洗浄や乾燥等の必要な処理を施した後、前記の製品ウェ
ーハか得られる。
このようなシリコンウェーハの製造方法においては、フ
ォトリソグラフィーと選択エツチングにより格子溝１１
の深さを厳密に設定でき、この深さ丁こよって格子部３
Ａの突出量を規定するため、例えば、島状単結晶シリコ
ン層４の厚さを０． １μｍとした場合には、±００２
μｍまで厳密かつ均一に制御できる。また、こうして得
られた島状単結晶シリコン層４は、単結晶シリコンウェ
ーハ１０の特性を維持しているため、高品質である。
ォトリソグラフィーと選択エツチングにより格子溝１１
の深さを厳密に設定でき、この深さ丁こよって格子部３
Ａの突出量を規定するため、例えば、島状単結晶シリコ
ン層４の厚さを０． １μｍとした場合には、±００２
μｍまで厳密かつ均一に制御できる。また、こうして得
られた島状単結晶シリコン層４は、単結晶シリコンウェ
ーハ１０の特性を維持しているため、高品質である。
本発明者らは、上記構造からなるシリコンウェーハを試
作し、単結晶層４の鏡面にトランジスタを作った後、窒
化膜を付けてフォトリソグラフィーにより１０μに間隔
に角形に窒化膜を除去してパイロジェニック炉にて１１
００℃１５分の選択酸化にてアイソレーションを行なっ
た。これにより絶縁層まで達する絶縁部が形成され、Ｉ
Ｏμｎ角で深さか０１μ辺の絶縁セル内にトランジスタ
が形成されているＳＯＩ構造になっていることを断面観
察により確認した。また、このトランジスタの電気特性
を測定した結果、良好なＳｏｌとしての性能が確認でき
た。
作し、単結晶層４の鏡面にトランジスタを作った後、窒
化膜を付けてフォトリソグラフィーにより１０μに間隔
に角形に窒化膜を除去してパイロジェニック炉にて１１
００℃１５分の選択酸化にてアイソレーションを行なっ
た。これにより絶縁層まで達する絶縁部が形成され、Ｉ
Ｏμｎ角で深さか０１μ辺の絶縁セル内にトランジスタ
が形成されているＳＯＩ構造になっていることを断面観
察により確認した。また、このトランジスタの電気特性
を測定した結果、良好なＳｏｌとしての性能が確認でき
た。
なお、本発明のシリコンウェーハは上記実施例に限られ
るものではなく、必要に応して適宜構成を変更してよい
。
るものではなく、必要に応して適宜構成を変更してよい
。
例えば、ウェーハの絶縁層３を、５ｉＯｙ以外の５ｉ３
Ｎａ等の材質で形成してもよいし、ウェーハの外周部に
外周露出部３Ｂを形成しなくてもよい。
Ｎａ等の材質で形成してもよいし、ウェーハの外周部に
外周露出部３Ｂを形成しなくてもよい。
「発明の効果Ｊ
以上説明したように、本発明に係わるシリコンウェーハ
によれば、ウェーハ本体上に絶縁層を設け、この絶縁層
上に研磨の際のストッパーとなる格子状絶縁層を形成し
、島状単結晶シリコン層を設けたものであるから、この
島状単結晶シリコン層に絶縁層まで達するセル絶縁を行
ない、このセル内に素子を形成することにより、ＳＯＩ
構造半導体を容易かつ高精度に形成することかできる。
によれば、ウェーハ本体上に絶縁層を設け、この絶縁層
上に研磨の際のストッパーとなる格子状絶縁層を形成し
、島状単結晶シリコン層を設けたものであるから、この
島状単結晶シリコン層に絶縁層まで達するセル絶縁を行
ない、このセル内に素子を形成することにより、ＳＯＩ
構造半導体を容易かつ高精度に形成することかできる。
また、このシリコンウェーハでは、ウェーハ加工工程で
島状単結晶ノリコン層の品質管理か行なえるので、デバ
イス工程での半導体素子製造か一貫して行なうことがで
き、素子製造の歩留まりを大幅に向上することが可能で
ある。
島状単結晶ノリコン層の品質管理か行なえるので、デバ
イス工程での半導体素子製造か一貫して行なうことがで
き、素子製造の歩留まりを大幅に向上することが可能で
ある。
一方、ウェーハ本体の裏面に、面記絶縁層と同一材から
なる絶縁層を形成した場合には、ウェーハ表面側と裏面
側の熱膨張率を同一にして、素子形成工程におけるウェ
ーハの反り発生を防止することかできる。
なる絶縁層を形成した場合には、ウェーハ表面側と裏面
側の熱膨張率を同一にして、素子形成工程におけるウェ
ーハの反り発生を防止することかできる。
また、ウェーハ本体の上面外周部に絶縁層を露出させた
場合には、このウェーハの製造時におけるシリコン単結
晶層の研磨精度が向上できる。
場合には、このウェーハの製造時におけるシリコン単結
晶層の研磨精度が向上できる。
１１図は本発明に係わるノリコンウェーハの一実施例を
示す平面図、第２図は同シリコンウェーハの断面拡大図
である。一方、第３図ないし第９図は、同シリコンウェ
ーハの製造方法を示す断面拡大図である。 ■・・・ウェーハ本体、２・・・ポリシリコン層、３・
絶縁層、３Ａ 格子部、３Ｃ・・矩形状凹部、３Ｂ・・
・外周露出部、４・・・島状単結晶シリコン層。
示す平面図、第２図は同シリコンウェーハの断面拡大図
である。一方、第３図ないし第９図は、同シリコンウェ
ーハの製造方法を示す断面拡大図である。 ■・・・ウェーハ本体、２・・・ポリシリコン層、３・
絶縁層、３Ａ 格子部、３Ｃ・・矩形状凹部、３Ｂ・・
・外周露出部、４・・・島状単結晶シリコン層。
Claims (4)
- （１）ウェーハ本体と、このウェーハ本体の上に設けら
れた絶縁層と、この絶縁層の上面に格子状に互いに間隔
を空けて形成された一定の深さを有する多数の矩形状凹
部と、これら矩形状凹部の内部に、絶縁層の上端と面一
に形成された島状単結晶シリコン層とを具備したことを
特徴とするシリコンウェーハ。 - （２）前記絶縁層はＳｉＯ＿２であることを特徴とする
請求項１記載のシリコンウェーハ。 - （３）前記ウェーハ本体の裏面に前記絶縁層と同材質か
らなる絶縁層を形成したことを特徴とする請求項１また
は２記載のシリコンウェーハ。 - （４）前記島状単結晶層は前記ウェーハ本体の外周部を
除いて設けられ、この外周部では前記絶縁層が露出して
いることを特徴とする請求項１、２または３記載のシリ
コンウェーハ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2108300A JPH046875A (ja) | 1990-04-24 | 1990-04-24 | シリコンウェーハ |
| KR1019910005638A KR970007397B1 (ko) | 1990-04-24 | 1991-04-09 | 실리콘웨이퍼 |
| DE69124750T DE69124750T2 (de) | 1990-04-24 | 1991-04-22 | Verfahren zur Herstellung eines Silizium Wafer mit einer Chip-Trennstruktur und Einkristallschichtabschnitten |
| EP91106441A EP0455087B1 (en) | 1990-04-24 | 1991-04-22 | Method of forming a silicon wafer with a chip separating structure and single crystal layer sections |
| US08/369,251 US5804495A (en) | 1990-04-24 | 1995-01-05 | Method of making SOI structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2108300A JPH046875A (ja) | 1990-04-24 | 1990-04-24 | シリコンウェーハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH046875A true JPH046875A (ja) | 1992-01-10 |
Family
ID=14481197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2108300A Pending JPH046875A (ja) | 1990-04-24 | 1990-04-24 | シリコンウェーハ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5804495A (ja) |
| EP (1) | EP0455087B1 (ja) |
| JP (1) | JPH046875A (ja) |
| KR (1) | KR970007397B1 (ja) |
| DE (1) | DE69124750T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9111997B2 (en) | 2007-03-26 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate and method for manufacturing SOI substrate |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0136530B1 (ko) * | 1994-07-11 | 1998-09-15 | 문정환 | 반도체장치 및 그 제조방법 |
| US6083811A (en) * | 1996-02-07 | 2000-07-04 | Northrop Grumman Corporation | Method for producing thin dice from fragile materials |
| US6317358B1 (en) | 2000-08-03 | 2001-11-13 | Micron Technology, Inc. | Efficient dual port DRAM cell using SOI technology |
| JP3788268B2 (ja) * | 2001-05-14 | 2006-06-21 | ソニー株式会社 | 半導体装置の製造方法 |
| US6844236B2 (en) * | 2001-07-23 | 2005-01-18 | Agere Systems Inc. | Method and structure for DC and RF shielding of integrated circuits |
| JP3808763B2 (ja) * | 2001-12-14 | 2006-08-16 | 株式会社東芝 | 半導体メモリ装置およびその製造方法 |
| KR100442619B1 (ko) * | 2002-01-11 | 2004-08-02 | 삼성전자주식회사 | 랩핑 및 폴리싱 공정을 위한 홈을 구비하는 웨이퍼 |
| US6784071B2 (en) * | 2003-01-31 | 2004-08-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonded SOI wafer with <100> device layer and <110> substrate for performance improvement |
| JP4556158B2 (ja) * | 2002-10-22 | 2010-10-06 | 株式会社Ｓｕｍｃｏ | 貼り合わせｓｏｉ基板の製造方法および半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01185935A (ja) * | 1988-01-21 | 1989-07-25 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0245953A (ja) * | 1988-08-08 | 1990-02-15 | Nissan Motor Co Ltd | 半導体基板の製造方法及びその構造 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3393349A (en) * | 1964-04-30 | 1968-07-16 | Motorola Inc | Intergrated circuits having isolated islands with a plurality of semiconductor devices in each island |
| US3797102A (en) * | 1964-04-30 | 1974-03-19 | Motorola Inc | Method of making semiconductor devices |
| JPS5329551B2 (ja) * | 1974-08-19 | 1978-08-22 | ||
| GB2100508A (en) * | 1981-06-17 | 1982-12-22 | Marconi Electronic Devices | Method of making semiconductor devices |
| JPS5957450A (ja) * | 1982-09-27 | 1984-04-03 | Nec Corp | 半導体装置の素子分離方法 |
| JPS5980940A (ja) * | 1982-11-01 | 1984-05-10 | Oki Electric Ind Co Ltd | 絶縁物分離基板の製造方法 |
| JPS59104139A (ja) * | 1982-12-06 | 1984-06-15 | Nec Corp | 半導体集積回路装置 |
| KR850004178A (ko) * | 1983-11-30 | 1985-07-01 | 야마모도 다꾸마 | 유전체 분리형 집적회로 장치의 제조방법 |
| JPS6190443A (ja) * | 1984-10-09 | 1986-05-08 | Sony Corp | 半導体ウエハのダイシング方法 |
| JPH0783050B2 (ja) * | 1985-06-21 | 1995-09-06 | 株式会社東芝 | 半導体素子の製造方法 |
| JPS63108706A (ja) * | 1986-10-27 | 1988-05-13 | Toshiba Corp | 半導体装置の製造方法 |
| FR2605828A1 (fr) * | 1986-10-28 | 1988-04-29 | Univ Metz | Element de compensation de contraintes d'origine thermique ou mecanique, notamment pour circuit imprime, et procede de fabrication d'un tel element mis en oeuvre dans un circuit imprime |
| US4851078A (en) * | 1987-06-29 | 1989-07-25 | Harris Corporation | Dielectric isolation process using double wafer bonding |
| JPH0228925A (ja) * | 1988-07-19 | 1990-01-31 | Japan Silicon Co Ltd | ウェーハの製造方法 |
| DE68920365T2 (de) * | 1988-06-28 | 1995-06-08 | Mitsubishi Material Silicon | Verfahren zur Polierung eines Halbleiter-Plättchens. |
| US5051378A (en) * | 1988-11-09 | 1991-09-24 | Sony Corporation | Method of thinning a semiconductor wafer |
| US5091330A (en) * | 1990-12-28 | 1992-02-25 | Motorola, Inc. | Method of fabricating a dielectric isolated area |
| JP3033655B2 (ja) * | 1993-09-28 | 2000-04-17 | 日本電気株式会社 | 半導体装置及び半導体装置の製造方法 |
-
1990
- 1990-04-24 JP JP2108300A patent/JPH046875A/ja active Pending
-
1991
- 1991-04-09 KR KR1019910005638A patent/KR970007397B1/ko not_active IP Right Cessation
- 1991-04-22 DE DE69124750T patent/DE69124750T2/de not_active Expired - Lifetime
- 1991-04-22 EP EP91106441A patent/EP0455087B1/en not_active Expired - Lifetime
-
1995
- 1995-01-05 US US08/369,251 patent/US5804495A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01185935A (ja) * | 1988-01-21 | 1989-07-25 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0245953A (ja) * | 1988-08-08 | 1990-02-15 | Nissan Motor Co Ltd | 半導体基板の製造方法及びその構造 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9111997B2 (en) | 2007-03-26 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate and method for manufacturing SOI substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0455087B1 (en) | 1997-02-26 |
| KR970007397B1 (ko) | 1997-05-08 |
| DE69124750T2 (de) | 1997-07-10 |
| DE69124750D1 (de) | 1997-04-03 |
| KR910019152A (ko) | 1991-11-30 |
| EP0455087A1 (en) | 1991-11-06 |
| US5804495A (en) | 1998-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5340435A (en) | Bonded wafer and method of manufacturing it | |
| KR950003227B1 (ko) | 반도체기판의 제조방법 및 그 기판으로 구성된 반도체장치의 제조방법 | |
| US3979237A (en) | Device isolation in integrated circuits | |
| JPH046875A (ja) | シリコンウェーハ | |
| JPH0799239A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US5244830A (en) | Method for manufacturing a semiconductor substrate having a compound semiconductor layer on a single-crystal silicon wafer | |
| KR970003848B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPS6155252B2 (ja) | ||
| JP2721265B2 (ja) | 半導体基板の製造方法 | |
| JPH0437020A (ja) | 熱圧着ウエーハの製造方法 | |
| JPH04226031A (ja) | 半導体ウエハの製造方法および該ウエハから成る半導体装置の製造方法 | |
| JPH04206757A (ja) | 半導体基板の製造方法 | |
| JPS60149146A (ja) | 半導体装置の製造方法 | |
| JPH03265153A (ja) | 誘電体分離基板およびこれを用いた半導体集積回路装置 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| JPH04243132A (ja) | 半導体基板およびその製造方法 | |
| JPS62124753A (ja) | 絶縁層分離基板の製法 | |
| JPH04307735A (ja) | 半導体装置の製造方法 | |
| JPH02238663A (ja) | 半導体装置の製造方法 | |
| JPS59104139A (ja) | 半導体集積回路装置 | |
| JPS62156831A (ja) | 絶縁的に分離された単結晶シリコン領域を得る方法 | |
| JPH0415934A (ja) | 素子分離島を有する半導体装置の製造方法 | |
| JPS60106165A (ja) | 半導体装置の製造方法 | |
| JPS6226181B2 (ja) |