JPH0437020A

JPH0437020A - 熱圧着ウエーハの製造方法

Info

Publication number: JPH0437020A
Application number: JP14398090A
Authority: JP
Inventors: Mitsuhiro Maruyama; 光弘丸山
Original assignee: KYUSHU ELECTRON METAL CO Ltd; Osaka Titanium Co Ltd
Current assignee: KYUSHU ELECTRON METAL CO Ltd; Osaka Titanium Co Ltd
Priority date: 1990-05-31
Filing date: 1990-05-31
Publication date: 1992-02-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本願発明は、少なくとも一方かウェーハである一対の基
板（他方の基板はウェーハであってもセラミックであっ
ても良い。）を、熱圧着して１枚の半導体ウェーハを得
る、熱圧着ウェーハの製造方法に関する。

（従来の技術）近年、半導体ウェーハとして、高密度（高集積）化、高
速度（高応答性）化、高出力化に対応したものが求めら
れており、そのために、エピタキシャル法、イオン注入
法、熱圧着法、ＺｏｎｅＭｅｌｔｉｎｇ　ｏｎ　Ｉｎ５
ｕｌａｔｉｏｎ等の技術か開発されている。

第５図は、従来の熱圧着ウェーハの製造法を示す製造工
程図であって、具体的には、従来は使用する一対の基板
のうち、ウェーハたる一方の基板１の表面に酸化膜３を
形成しておき、該酸化膜３の表面に今一つの基板２（ウ
ェーハであってもセラミックであってもよい。）を熱圧
着し、基板１の裏面を研磨して、ＩＣとしての働きをな
すいわゆる活性領域層１ａを有する熱圧着ウェーハＡを
得ていた。そして、上記研磨に際しては、基板２の上面
が研磨量を計測するための基準面４となされていた。

（考案が解決しようとする課題）ところで、ＩＣチップの厚さは、取り扱いの便宜上、大
体３００島〜６００ルとされているが、実際にＩＣとし
てのはたらきをする部分（以下「活性領域層」と称する
。）の厚さは、一般にバイポーラ型のＩＣで２０−以下
、ＬＳＩ等に使われるＭＯＳ型では５ル以下という薄さ
である。しかし上記薄さでも依然として柩駄が多く、例
えば高速度な応答性を求める場合には、さらに１島以下
に薄くした方がよい。

しかるに、上記従来の熱圧着法では、１ル以下という薄
さのものは期待できない。その原因は、前述のように、
熱圧着した上面を研磨の基準面としているため、研磨の
精度が低下していること、さらに、研磨限度の指針とな
るものが存しないことにある。また、圧着面に塵埃が入
った場合にも、均一厚さが得られなくなるという問題も
存する。

本願発明は上記実情下において、ＩＩＬ以下にまで薄く
形成され且つ均一厚さの活性領域層を有する熱圧着ウェ
ーハを歩留りよく製造できる方法を提案する目的でなさ
れた。

（課題を解決するための手段）すなわち、本願第１の発明は、少なくとも１枚がウェー
ハである２枚の基板を熱圧着するに当り、ウェーハであ
る一方の基板のスクライブ線上又はスクライブ線に沿っ
た位置に凹部を複数箇所形成しておき、該凹部又は凹部
を含むウェーハ表面全域に酸化膜を形成し、しかる後、
凹部な固体で埋めて前記ウェーハ表面を平坦化し、該平
坦化されたウェーハ表面に他方の基板を熱圧着し、ウェ
ーハである前記一方の基板を裏面側から前記凹部の底に
存する酸化膜に到るまて研磨除去するものであり、また
、本願第２の発明は、少なくとも１枚がウェーハである
２枚の基板を熱圧着するに当り、ウェーハである一方の
基板の表面全域に酸化膜を形成した後、スクライブ線上
又はスクライブ線に泊った位置における複数箇所で酸化
膜を除去し、該酸化膜の除去部に選択的酸化膜押込み処
理を施すと共に該除去部に固体を埋めてウェーハ平面を
平坦化し、該平坦化されたウェーハ表面に他方の基板を
熱圧着し、ウェーハである前記一方の基板を裏面側から
前記凹部の底に存する酸化膜に到るまで研磨除去するも
のである。

ここで、 ■「少なくとも１枚がウェーハである」とは、他の基板
かウェーハであることはもちろん、セラミックスであっ
てもよいことを意味する。

■「スクライブ線上又はスクライブ線に沿った位置」と
は、スクライブ（分離）されるための不使用部分である
ことを意味する。

■「凹部」の深さは活性領域層の厚さを決定するファク
ターであり、この凹部の深さを制御することによって活
性領域層の厚さが制御される。

■「凹部」の形状は、線状であると点状であるとを問わ
ず、また、その個数は、研磨によって一平面を得るに足
りるものであれば十分である。

■凹部、若しくは除去部に埋められる「固体」としては
、５ｉ０２−３ｉｓＬや５ｉ０２−３ＩＪ４−５ｉ０２
等が使用され、該固体は補強材としての側きをなす。

■ウェーハである一方の基板を「研磨除去」する手段と
しては、メカニカル及びケミカル手法が併用される。

（作　用）上記のように、本願発明では、研磨限界面に、Ｓｉに比
較して著しく研磨速度（エツチングレート）の異なる酸
化膜をストッパとして配在させている（例えば、５０’
Ｃの６ｍｏｌ　ＫＯＨによるＳｉｎ、の工、ンチングレ
ートは０．５［オンラスト０−ム／ｗｉｎ］であリ、同
条件におけるＳｉのエツチングレートは、１７０　［オ
ンクストトム　／ｗｉｎ］である）　。

この結果、研磨面が一方に傾いて行われたとしても、酸
化膜の露出した部分においてはエツチングレートが鈍化
し、他の部分とのエツチング量が均衡化される。したが
って、酸化膜の存在深さを０．１島とか０．５μに設定
しておくことにより、それぞれの厚さの活性領域層を有
する熱圧着ウェーハが得られる。

とりわけ、選択的酸化膜押込み処理によれば、酸化膜は
その深さを任意に設定できるので、活性領域層を極めて
薄く且つ均一に形成することが可能となる。

そして、上記のようにして得られた熱圧着ウェーハは、
凹部がストライブ線又はストライブ線に沿った位置に存
しているため、半導体チップ製造における歩留りを低減
させることがない。

（実施例）以下、本願発明を添付図面に基づいて説明する。

第１図及び第２図は本願ｓ１発明の実施例を示す製造工
程図で、第１図はＳＯＳ　（Ｓｉｌｉｃｏｎ　ｏｎＳｉ
ｌｉｃｏｎ）熱圧着ウエーハの製造に係るもの、第２図
はＳｏ　Ｉ　（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎ５ｕｌａｔ
ｏｒ）熱圧着ウェーハに係るものを示し、第３図は本願
第２発明の実施例を示す製造工程図であり、第４図（イ
）〜（ニ）は、凹部若しくは除去部の配置例を示す平面
図である。なお、例示図面では、一対の両基板を共にウ
ェーハとしたものを示している。

先ず、第１の発明について説明すると、一方の基板１１
の表面（圧着面とされる側の面）のスクライブ線１４に
凹部１５を形成する。この凹部１５の個数は、後述する
研磨の際に、その研磨により一平面を決定し得る個数で
あれば事足り、多い場合にも全く支障はない。そして、
この凹部１５の形状は、第４図（イ）に示すように、直
線状であっても、あるいは同図（ロ）〜（ニ）に示すよ
うに点状であってもよい。点状である場合は、その形状
は任意のものてよい。そして、上記凹部１５は、フォト
レジスト技術を用いた選択エツチング等により一定の深
さ（所望とする活性層厚さにみあった深さ）に形成され
る。

続いてＣＶＤ法、スパッタ蒸着、ＭＢＥ法等によって上
記凹部１５内に酸化膜１３を形成する。

このとき、酸化膜１３を凹部１５のみに形成すれば、第
１図に示すようにＳＯ８熱圧着ウェーハが得られ、また
、凹部１５のみならず基板１１の全面にも酸化膜１３を
形成すれば、第２図に示すようなＳＯＩ熱圧着ウェーハ
が得られる。かくして、形成された酸化膜１３を有する
凹部１５内に、後述する研磨に備えて補強の意味で固体
１６を埋める。この固体１６としては、Ｐｏ１ｙ−３ｉ
ｌｉｃｏｎ、金属、ガラス、３１０２−３１３Ｎ４や５
ｉ０２−３ｉ３Ｎ、−５ｉ０２等が選択される。

次に、基板１１の表面又は第２図における酸化１［１３
の表面を研磨して表面の凹凸を無くし、該研磨面に今一
つの基板１２を熱圧着する。具体的には約１１００’Ｃ
の温度下において、２時間位接合状態を保たせれば自重
により、又は少しの加重により、上記両基板１１．１２
が熱圧着される。

上記のようにして基板１２に対して基板１１が圧着され
たならば、該基板１１の裏面を研磨する。この研磨では
、研磨効率を考慮してメカニカルな手法及びケミカルな
手法が併用される。そして研磨は、基板１１内に形成せ
しめられている酸化［１３の下端面部分が全て現われる
まで継続される。

すなわち、研磨終了間際においてはケミカル手法つまり
アルカリを使用したエツチング研磨が採用されるが、エ
ツチング研磨が進行しである一つの部分て酸化膜１３が
露出したならば、それ以降は、５ｉｎ２のエツチングレ
ートが極めて遅いため核部におけるエツチングが進まず
他部のみのエツチングか継続され、やがては全ての部分
において酸化膜１３が現われ、エツチングは実質的に停
止した状態となる。このようにして基板１１内に形成さ
れた酸化膜１３によって研磨限度が決定され、上記酸化
膜１３の一定形成量（換言すれは凹部１５の深さ）に見
合った活性領域層が得られることになる。

次に本願第２の発明について説明する。

上述したように、均一な薄い活性領域層を得るためには
、基板１１内にＳｉＯ□が形成されておればよい。そし
て、上記５ｉｎ２の形成量は、微細な量的制御ができる
ものであれば、活性領域層の厚み制御を行う上でさらに
好ましい。

本願第２の発明は、上記観点に立って成されたもので、
選択的酸化膜押し込み法を採用して構成されている。

すなわち、選択的酸化膜押し込み法は、時間によって押
し込み深さが定まるものであり、しかも０．１　ＪＬ単
位の制御が十分可能なものであって所望とする押し込み
深さが容易に得られる。

具体的には、基板１１の表面に酸化膜１３を形成してお
き、スクライブ線上又はスクライブ線に沿った位置にお
いて酸化膜１３を一部除去し、該除去部１７に熱酸化法
、陽極酸化法やｏ２イオンインプラ法によって酸化膜１
３を押し込み、続いて除去部１７に固体１６を埋める。

あとは第１の発明と同様である。

かくして得られた熱圧着ウェーハは、スクライブ線１４
上を切断され半導体素子として供される。したがって、
半導体素子には、形成された酸化膜１３も切断されて残
存することになるが、該酸化膜１３はスクライブ線上又
はこの近傍にあるので、この結果、半導体素子の機能に
は不都合を生じさせない。

（発明の効果）以上説明したように、本願発明によれば、ＩＩＬ以下の
高精度の熱圧着ウェー八が確実に得られ、酸化膜がスト
ッパとして研磨を制御しているため活性領域層の厚さが
均一化し、この結果、渉留りが向上して大幅なコストダ
ウンを図ることができる。

本願第２の発明によれば、酸化膜の形成深さが容易且つ
確実に制御できて、需要者いわゆるデバイザーの各種要
望に応えることがてきる。

そして、上記形成される酸化膜は、スクライブ線上又は
スクライブ線に泊った位置にあって後に得られる半導体
素子に何等悪影響を与えず、半導体素子の収率に全く影
響がないのみならず、上記形成された酸化膜は露出状態
にあるため、基板の活性領域層に拡散、イオン注入等に
より埋め込まれている埋込層（例えば低抵抗層、キャパ
シター等）の存在位置確認の目安ともなり得る。

【図面の簡単な説明】

第１図及び第２図は本願第１発明の実施例を示す製造工
程図で、第１図はＳ　ＯＳ　（５ｉｌｉｃｏｎ　ｏｎＳ
ｉ　１ｉｃｏｎ）熱圧着ウエーハの製造に係るもの、第
２図はＳｏ　Ｉ　（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎ５ｕｌ
ａｔｏｒ）熱圧着ウェー八に係るものを示し、第３図は
本願＄２発明の実施例を示す製造工程図であり、第４図
（イ）〜（ニ）は、凹部若しくは除去部の配置例を示す
平面図、第５図は従来の熱圧着ウエーハの製造法を示す
製造工程図である。第５図１１．１２・・・基板　　１３・・・酸化膜１４・・・
スクライブ線　１５・・・凹部１６・・・固体　　　　
　１７・・・除去部第図第４図（イ）第４図（ハ）１”。第図第図第４図（ロ）第４図（ニ）手続補正書（關）平成３年６月２５日敏殿

Claims

【特許請求の範囲】

（１）少なくとも１枚がウエーハである２枚の基板を熱
圧着するに当り、ウエーハである一方の基板のスクライ
ブ線上又はスクライブ線に沿った位置に凹部を複数箇所
形成しておき、該凹部又は凹部を含むウエーハ表面全域
に酸化膜を形成し、しかる後、凹部を固体で埋めて前記
ウエーハ表面を平坦化し、該平坦化されたウエーハ表面
に他方の基板を熱圧着し、ウエーハである前記一方の基
板を裏面側から前記凹部の底に存する酸化膜に到るまて
研磨除去することを特徴とする熱圧着ウエーハの製造方
法。
（２）少なくとも１枚がウエーハである２枚の基板を熱
圧着するに当り、ウエーハである一方の基板の表面全域
に酸化膜を形成した後、スクライブ線上又はスクライブ
線に沿った位置における複数箇所で酸化膜を除去し、該
酸化膜の除去部に選択的酸化膜押込み処理を施すと共に
該除去部に固体を埋めてウエーハ平面を平坦化し、該平
坦化されたウエーハ表面に他方の基板を熱圧着し、ウエ
ーハである前記一方の基板を裏面側から前記凹部の底に
存する酸化膜に到るまで研磨除去することを特徴とする
熱圧着ウエーハの製造方法。