KR940000984B1 - 실리콘 다결정을 이용한 기판제조방법 - Google Patents
실리콘 다결정을 이용한 기판제조방법 Download PDFInfo
- Publication number
- KR940000984B1 KR940000984B1 KR1019900021828A KR900021828A KR940000984B1 KR 940000984 B1 KR940000984 B1 KR 940000984B1 KR 1019900021828 A KR1019900021828 A KR 1019900021828A KR 900021828 A KR900021828 A KR 900021828A KR 940000984 B1 KR940000984 B1 KR 940000984B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- layer
- single crystal
- substrate
- silicon single
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 108
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 108
- 239000010703 silicon Substances 0.000 title claims abstract description 108
- 239000000758 substrate Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000013078 crystal Substances 0.000 title claims description 46
- 238000000034 method Methods 0.000 claims abstract description 38
- 238000005498 polishing Methods 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000001039 wet etching Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims description 2
- 238000003754 machining Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000012212 insulator Substances 0.000 abstract description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 28
- 239000011148 porous material Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
내용 없음.
Description
제1도의 (a)-(b)는 종래의 실리콘다결정 기판간의 접착한 상태를 나타낸 단면도.
제2도의 (a)-(e)는 종래의 선택적 산화방식을 이용한 실리콘다결정과 유리기판을 점착하는 과정을 나타낸 단면도.
제3도의 (a)-(e)는 종래의 실리콘 열산화막을 매사구조로 접착하는 과정을 나타낸 단면도.
제4도의 (a)-(f)는 본 발명의 실리콘다결정을 이용한 실리콘기판을 접착하는 과정을 나타낸 단면도.
제5도는 일 실시예로 실리콘다결정과 농도가 다른 실리콘 층을 증착하는 과정을 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
1,4,11,21,28,31,37,41 : 실리콘단결정기판 2,12,22 : 실리콘 열산화막
3,33 : 접착계면 5 : 기공
6 : 표면굴곡 17,27 : 거울면
16,26,36,43 : 실리콘다결정층 18 : 유리판
21a,31a : 실리콘단결정층 32,42 : 실리콘층
39 : 절연막
본 발명은 반도체 기판 제조에 관한 것으로, 특히 접착공정에서 접착계면의 문제점을 소자가 형성될 실리콘단결정층에서 격리시킴으로써 소정의 전기적 특성을 향상하도록한 실리콘다결정을 이용한 기판제조방법에 관한 것이다. 일반적으로, 기판접합에 의한 SOI(Silicon on insulator)기판제조방법은 기판접합과 박막화공정으로 이루어져 있다. 박막화 공정은 선택적 습식식각방법이나 기계적 연마방법이 사용되고 있다.
다음은 첨부한 도면을 참조하여 본 발명을 설명한다. 제1도는 종래의 실리콘단결정기판 사이의 접착과정을 나타낸 것으로, 먼저 실리콘다결정기판(1)의 상면에 실리콘열산화막(2)을 소정의 두께로 증착한다(제1도의 a).
상기 제조과정을 통하여 형성된 상기 실리콘 열산화막(2)위에 실리콘단결정기판(4)을 접착한다(제1도의 b).
상기 두 실리콘단결정기판(1)(4)접착공정에서 접착계면(3)에 기공(Void)(5)이 형성되며, 또한 접착계면의 기공(5) 때문에 표면의 실리콘단결정층(4)에 표면굴곡(6)이 생기게 된다(제1도의 c).
접착계면의 기공은 접착공정을 수행한 후 박막화 공정에서 기공(5)이 터지거나, 이 기공으로 인해 표면실리콘단결정층(4)의 두께가 불균일하게 될 수 있다.
또한 접착공정전 접착될 면의 오염으로 인해 생기는 계면 문제가 소자가 형성될 표면의 실리콘단결정층(4)에 직접적으로 영향을 미쳐서 소자의 전기적 특성을 저하시키는 문제점이 있다.
제2도는 실리콘기판 접착한 후 박막화 공정에서 기판전체에 균일한 실리콘단결정층을 남기기 위해 부분적 실리콘 열산화막을 형성하는 종래의 과정을 나타낸 것으로, 실리콘 단결정기판(11)에 선택적 산화방식(Local oxidation of silicon : LOCOS)을 이용하여 부분적인 실리콘 열산화막(12)을 형성한다(제2도의 a).
상기의 실리콘 열산화막(12)상면에 실리콘다결정층(16)을 소정의 두께로 증착한다(제2도의 b).
상기 실리콘다결정층(16)을 증착하는 이유는 상기 실리콘 단결정기판(11)의 표면에 형성된 부분적 실리콘 열산화막(12)으로 인한 표면굴곡으로 기판의 접착이 불가능하기 때문이다. 이러한 굴곡진 표면을 편평하게 만들기 위하여 증착된 상기 실리콘다결정층(16)을 연마작업을 통하여 거울면(17)으로 형성한다(제2도의 c).
연마과정을 통하여 형성된 상기 거울면(17)과 유리판(18)을 접착한 후 뒤집는다(제2도의 d).
실리콘단결정(11)을 부분적 실리콘 열산화막(12)이 노출될 때까지 기계적 연마방법으로 연마한다.
기계적 연마에서 실리콘 열산화막(12)의 연마속도가 실리콘 단결정(11)의 연마속도보다 훨씬 낮은 것을 이용하여 실리콘 산화막(12)이 노출될 때까지 연마하는 과정을 나타낸 것이다(제2도의 e).
부분적 실리콘 열산화막을 이용하는 것은 연마과정에서 정지층으로 사용하기 위함이며 또한 부분적 실리콘 열산화막으로 인한 표면굴곡을 없애기 위하여 실리콘다결정층을 이용하게 되는 기술이다.
이러한 기술은 연마정지층으로 부분적 실리콘 열산화막을 사용해야 하므로 부분적 실리콘 연산화막을 형성하기 위한 중간공정이 첨가되어 공정이 복잡해지고 부분적 실리콘 열산화막의 두께가 1㎛이하로 형성되어야 하는 한계를 갖고 있으므로 결국 후속 박막화공정으로 처리하고 남은 실리콘 단결정층의 두께는 상기 실리콘 열산화막의 두께가 절반이하로 형성하는 데는 한계성을 갖게 된다.
제3도의 종래의 기술은 실리콘단결정기판(21)에 식각기술을 사용하여 메사(mesa)구조로 홈을 파고, 상기의 상면에 실리콘 열산화막(22)을 소정의 두께로 증착한 과정을 나타낸 것이다(제3도의 a).
상기의 상면에 실리콘다결정층(26)을 증착한다(제3도의 b), 실리콘다결정층 (26)을 증착하는 이유는 실리콘단결정기판(21)의 표면에 형성된 메사구조의 홈(2)으로 인한 표면굴곡 때문에 기판의 접착이 불가능하기 때문에, 굴곡진 표면을 편평하게 만들기 위함이다.
이를 위해서 증착된 실리콘다결정층(26)을 연마작업을 통하여 거울면(27)을 형성한다(제3도의 c).
실리콘단결정기판(28)을 접착한 후 뒤집는다(제3도의 d). 실리콘단결정기판 (21)을 기계적 연마방법으로 메사구조의 홈에 형성되어 있는 실리콘 열산화막(22)이 노출될때까지 연마함으로써 SOI기판을 형성한다(제3도의 e).
상기의 실리콘 열산화막(22)은 연마과정에서 연마 정지층으로 사용하기 위함이며, 실리콘다결정층(26)은 메사(mesa)구조의 표면굴곡을 평탄화하기 위하여 사용하고 있다.
상기의 실리콘단결정기판(21)의 식각깊이에 따라서 최종절연막위의 실리콘단결정층(21a)의 두께를 임의로 조절하는 것이 가능하다.
그러나 종래의 방법으로써 제2도와, 제3도에서와 같이 실리콘 열산화막방식(LOCOS) 또는 메사(mesa)방법으로 형성된 연마정지층은 SOI기판 제조과정후 표면의 실리콘단결정층위에 제조되는 반도체소자 또는 집적회로의 구성에 따라 연마 정지층의 위치가 한정되게 되고, 이러한 연마정지층은 소자간 격리(isolation)부분으로 사용되어야 하는 문제점을 가지게 된다.
이에 따라 본 발명의 목적은 연마정지층을 형성하지 않으면서 소자가 형성될 표면의 실리콘단결정층에 영향을 미치지 않도록 하기 위하여, 접착중간층으로 실리콘다결정층을 삽입하여, 접착계면을 실리콘단결정층으로부터 멀리 이동시켜 실리콘다결정층에서 기공(Void)의 터짐을 방지하므로 기공의 나쁜 영향을 최소화시키고자 한다.
또한, 연마정지층의 위치가 한정되고 소자제조 과정 후에 소자격리부분이 되어야 하는 문제점을 해결하기 위하여 연마 정지층을 사용하지 않고 선택적 습식식각방법으로 표면의 실리콘단결정층을 남기는 방법을 사용함으로써 절연막위의 실리콘단결정층에 아무런 중간형상인 실리콘 산화막을 갖지 않는SOI 기판을 제조하도록한 실리콘다결정을 이용한 기판 제조방법을 제공하는 것을 그 목적으로 한다.
이제부터 제4도를 참조하면서 본 발명에 대해 상세히 설명한다.
먼저, 실리콘단결정기판(31)의 상면에 불순물(dopant)농도가 다른 실리콘층(32)을 소정의 두께로 증착한다(제4도의 a).
이어, 상기 과정을 통하여 형성된 실리콘층(32)상면에 실리콘 산화막 또는 실리콘 질화막과 같은 절연막(39)를 소정의 두께로 증착한다(제4도의 b).
상기의 절연막(39)위에 실리콘다결정층(26)을 소정의 두께로 증착한 후, 상기의 실리콘다결정층(36) 표면을 연마작업을 통하여 거울면으로 기공한다(제4도의 c).
상기의 공정과정을 통하여 형성된 실리콘다결정층(36)과 실리콘단결정기판 (37)을 접착한 후 약 200∼1100℃의 정도 온도에서 열처리수행하고 기판을 뒤집는다 (제4도의 d).
이어, 상기 실리콘단결정기판(31)을 기계적으로 연마한다. 이때, 연마되는 부분은 실리콘다결정층(36)의 증착된 측의 실리콘단결정기판(31)을 기계적으로 연마하여 실리콘단결정층(31a)을 얇게 형성한다(제4도의 e).
이때, 상기 실리콘단결정층(31a)의 두께는 수십미크론(㎛)정도가 되도록 연마를 수행한다.
실리콘단결정층(31a)을 선택적 습식식각법을 이용하여 기판과 농도가 다른 실리콘층(32)만 남기고 실리콘단결정층(31a)을 식각한다(제4도의 f).
제5도는 다른 실시예로 먼저 실리콘단결정기판(41)의 상면에 상기의 기판과 불순물농도가 다른 실리콘층(42)을 증착하고 그위에 실리콘다결정층(43)을 형성하고, 상기 실리콘다결정층(43)의 표면을 연마하여 거울면으로 만든 후 실리콘단결정과 접착시킬 수 있다.
따라서 본 발명은 접착계면에 존재할 수 있는 기공이 표면 실리콘단결정층에 미치는 영향을 감소시키고 접착계면을 소자가 형성될 실리콘단결정층의 표면에서 하부로 보다 멀리 이동시킴으로써 접착계면의 문제점이 실리콘단결정층의 표면과 형성될 소자의 전기적 특성을 영향을 미치지 않도록 할 수 있다.
또한 SOI기판 제조공정과 SOI기판에 소자를 형성하는 공정을 분리 진행시킬 수 있으므로, SOI기판위에 형성될 소자 또는 집적회로의 구성과 관계없이 SOI기판 자체를 제작할 수 있다.
Claims (1)
- 실리콘단결정기판(31)상면에 불순물농도가 상기 기판(31)과 다른 실리콘층(32)을 소정의 두께로 증착하고, 상기 실리콘층(32)의 상면에 절연막(39)을 소정의 두께로 증착하고, 상기 절연막(39)상면에 실리콘다결정층(36)을 소정의 두께로 증착한 후 상기 실리콘다결정층(36)표면을 연마작업을 통하여 거울면으로 가공하는 공정과 ; 상기 실리콘다결정층(36)과 실리콘단결정기판(37)을 접착한 후 열처리를 수행하고 뒤집은 다음 상기 실리콘다결정층(36)이 증착된 측의 실리콘단결정기판(31)을 기계적으로 연마하여 실리콘단결정층(31a)을 형성하는 공정과 ; 상기 실리콘단결정층(31a)을 선택적 습식식각법을 이용하여 상기 기판(37)과 다른 상기 실리콘층(32)만 남기고 상기 실리콘단결정층(31a)을 식각하는 공정을 포함하는 실리콘다결정을 이용한 기판제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900021828A KR940000984B1 (ko) | 1990-12-26 | 1990-12-26 | 실리콘 다결정을 이용한 기판제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900021828A KR940000984B1 (ko) | 1990-12-26 | 1990-12-26 | 실리콘 다결정을 이용한 기판제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920013753A KR920013753A (ko) | 1992-07-29 |
| KR940000984B1 true KR940000984B1 (ko) | 1994-02-07 |
Family
ID=19308497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900021828A KR940000984B1 (ko) | 1990-12-26 | 1990-12-26 | 실리콘 다결정을 이용한 기판제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940000984B1 (ko) |
-
1990
- 1990-12-26 KR KR1019900021828A patent/KR940000984B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920013753A (ko) | 1992-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| US3922705A (en) | Dielectrically isolated integral silicon diaphram or other semiconductor product | |
| EP0553857A2 (en) | Semiconductor substrate and process for preparing the same | |
| JPH04251957A (ja) | 誘電体分離基板の製造方法 | |
| JPH0312775B2 (ko) | ||
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPH0682753B2 (ja) | 半導体装置の製造方法 | |
| KR940000984B1 (ko) | 실리콘 다결정을 이용한 기판제조방법 | |
| US3974006A (en) | Method of obtaining high temperature resistant assemblies comprising isolated silicon islands bonded to a substrate | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPH01302740A (ja) | 誘電体分離半導体基板およびその製造方法 | |
| KR940010159B1 (ko) | 반도체 기판의 제조 방법 | |
| JPS60149146A (ja) | 半導体装置の製造方法 | |
| JP2850502B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2855639B2 (ja) | 半導体装置の製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| JPH02219252A (ja) | 半導体装置の製造方法 | |
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JP3160966B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPS61182242A (ja) | 半導体装置の製造方法 | |
| JPS6362252A (ja) | 誘電体絶縁分離基板の製造方法 | |
| JPH0555357A (ja) | 半導体装置の製造方法 | |
| JPH01181439A (ja) | 誘電体分離型半導体基板及びその製造方法 | |
| JPS62226640A (ja) | 半導体装置の製造方法 | |
| JP3016512B2 (ja) | 誘電体分離型半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19971211 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |