JP2855639B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2855639B2 JP2855639B2 JP1056912A JP5691289A JP2855639B2 JP 2855639 B2 JP2855639 B2 JP 2855639B2 JP 1056912 A JP1056912 A JP 1056912A JP 5691289 A JP5691289 A JP 5691289A JP 2855639 B2 JP2855639 B2 JP 2855639B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thickness
- sio
- groove
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明は絶縁基板上に素子形成層である半導体層を被
着した、いわゆるSOI基板の形成に関し、 厚さの均一な素子形成層が得られる貼り合わせ型SOI
基板の製造方法を提供することを目的とし、 通常の張り合わせ型SOI基板の形成工程に従って、素
子形成層の所定の厚さ近くまでSi単結晶層を研磨し、該
研磨されたSi層に溝を掘り、該溝の底にSiO2（二酸化珪
素）層を形成して研磨することにより、このSiO2層表面
と同じ高さまで前記Si層の厚さを減ずる工程を包含して
構成する。
着した、いわゆるSOI基板の形成に関し、 厚さの均一な素子形成層が得られる貼り合わせ型SOI
基板の製造方法を提供することを目的とし、 通常の張り合わせ型SOI基板の形成工程に従って、素
子形成層の所定の厚さ近くまでSi単結晶層を研磨し、該
研磨されたSi層に溝を掘り、該溝の底にSiO2（二酸化珪
素）層を形成して研磨することにより、このSiO2層表面
と同じ高さまで前記Si層の厚さを減ずる工程を包含して
構成する。
Si層の研磨が進んで溝底のSiO2層と同じ高さになる
と、SiO2がストッパとして働くため、この部分ではSiの
厚みの減少は殆ど進まなくなり、より厚く残ったSi層の
研磨だけが進むことになる。その結果、最初の研磨で残
されたSi層の厚さに不均一があっても、最終的には素子
形成層であるSi層の厚さはウエハ全面にわたって均一と
なる。
と、SiO2がストッパとして働くため、この部分ではSiの
厚みの減少は殆ど進まなくなり、より厚く残ったSi層の
研磨だけが進むことになる。その結果、最初の研磨で残
されたSi層の厚さに不均一があっても、最終的には素子
形成層であるSi層の厚さはウエハ全面にわたって均一と
なる。
本発明はSOIと通称される集積回路形成用の基板に関
わり、均一な厚さの半導体層が得られるSOI基板の製造
方法に関わる。
わり、均一な厚さの半導体層が得られるSOI基板の製造
方法に関わる。
集積回路をバルク状の半導体基板に作り込むのに比べ
て、絶縁材料上に設けられた薄い半導体層に各種の素子
を形成する方が、素子特性や素子間分離の点で有利であ
る。このような見地から、第３図に示されるような集積
回路用基板が求められている。これがSOI基板である。
て、絶縁材料上に設けられた薄い半導体層に各種の素子
を形成する方が、素子特性や素子間分離の点で有利であ
る。このような見地から、第３図に示されるような集積
回路用基板が求められている。これがSOI基板である。
該図面で、１はSi単結晶ウエハ、２はSiO2膜であり、
３が素子形成のためのSi単結晶層である。１はSiO2膜２
とSi単結晶層３を保持する支持台であるが、熱処理を受
けた際の変形や応力発生を避けるために素子形成層と同
材料とするのが通常で、Si単結晶が用いられる。
３が素子形成のためのSi単結晶層である。１はSiO2膜２
とSi単結晶層３を保持する支持台であるが、熱処理を受
けた際の変形や応力発生を避けるために素子形成層と同
材料とするのが通常で、Si単結晶が用いられる。
上記の構造体の通常の製造方法は第４図（ａ）〜
（ｃ）に示される通りである。以下、該図面を参照しな
がら製造工程を説明する。
（ｃ）に示される通りである。以下、該図面を参照しな
がら製造工程を説明する。
（ａ）図の如く、２枚の単結晶Siウエハの表面を熱酸
化してSiO2膜２を形成する。このSiO2膜どうしを突き合
わせた状態に保持し、加熱すると、（ｂ）図の如く２枚
のウエハは固く接着される。続いて、貼り合わせた一方
のSiウエハに化学・機械研磨を施し、素子形成に適した
厚さを残すと、（ｃ）図の如くSOI基板となる。
化してSiO2膜２を形成する。このSiO2膜どうしを突き合
わせた状態に保持し、加熱すると、（ｂ）図の如く２枚
のウエハは固く接着される。続いて、貼り合わせた一方
のSiウエハに化学・機械研磨を施し、素子形成に適した
厚さを残すと、（ｃ）図の如くSOI基板となる。
このように形成されたSOI基板は素子形成層のSi層が
バルク結晶並みの良好な品質であることから高性能LSI
用の基板として注目されている。なお、上記化学・機械
研磨は、例えばアルカリ系のSiエッチング液を注ぎなが
ら研磨布でSi表面を擦過することによって減摩する処理
である。
バルク結晶並みの良好な品質であることから高性能LSI
用の基板として注目されている。なお、上記化学・機械
研磨は、例えばアルカリ系のSiエッチング液を注ぎなが
ら研磨布でSi表面を擦過することによって減摩する処理
である。
このように、貼り合わせウエハの一方を研磨する方法
では、素子形成層として残す部分の厚さを均一にするこ
とが困難である。通常数百μｍの厚さのあるウエハの大
部分を研磨除去し、１μｍ以下の層を残そうとするので
あるから、研磨の進行がウエハ面内でばらついて残され
るSi層の厚さが不均一になり易く、SOI基板の製造歩留
まりを低いものとしている。
では、素子形成層として残す部分の厚さを均一にするこ
とが困難である。通常数百μｍの厚さのあるウエハの大
部分を研磨除去し、１μｍ以下の層を残そうとするので
あるから、研磨の進行がウエハ面内でばらついて残され
るSi層の厚さが不均一になり易く、SOI基板の製造歩留
まりを低いものとしている。
本発明の目的はSOI型基板の形成に於いて、素子形成
層であるSi層の厚さを均一に揃える処理法を提供するこ
とであり、それによってSOI型IC基板の製造歩留まりを
向上させることである。
層であるSi層の厚さを均一に揃える処理法を提供するこ
とであり、それによってSOI型IC基板の製造歩留まりを
向上させることである。
上記目的を達成するため、本発明には２枚の単結晶Si
ウエハを酸化膜を介して貼り合わせる工程、 該貼り合わせたSiウエハの一方の厚さを減じ、素子形
成層に要求される厚さを下回ることのない厚さのSi単結
晶層を残す工程、 該厚さを減じたSi層の一部及び該一部Si層の底面に隣
接する前記酸化膜を選択的に除去し、その深さに比べて
その幅が大である溝を形成する工程、 該溝の底面に露出したSiを熱酸化してSiO2層を形成
し、該SiO2層の厚さを前記絶縁材料層の厚さよりも大と
する工程、 前記溝を形成したSi単結晶層を研磨してその厚さを減
じ、その表面の位置を前記溝底面に形成されたSiO2層の
上面と一致させる工程 とが包含される。
ウエハを酸化膜を介して貼り合わせる工程、 該貼り合わせたSiウエハの一方の厚さを減じ、素子形
成層に要求される厚さを下回ることのない厚さのSi単結
晶層を残す工程、 該厚さを減じたSi層の一部及び該一部Si層の底面に隣
接する前記酸化膜を選択的に除去し、その深さに比べて
その幅が大である溝を形成する工程、 該溝の底面に露出したSiを熱酸化してSiO2層を形成
し、該SiO2層の厚さを前記絶縁材料層の厚さよりも大と
する工程、 前記溝を形成したSi単結晶層を研磨してその厚さを減
じ、その表面の位置を前記溝底面に形成されたSiO2層の
上面と一致させる工程 とが包含される。
本発明の如く、張り合わせウエハ表面の随所に溝を設
け、該溝の底面を所定の厚さを持つSiO2膜で覆った状態
でSi層の研磨を行うと、Si層の厚さが減少してSiO2膜と
同じ高さに揃ったところでSi層の研磨は進まなくなる。
これは化学・機械研磨のような処理に於いて、Siのエッ
チング液を用いた場合にはSiO2が殆ど研磨されないため
である。即ち、厚さの調整されたSiO2層が、研磨のスト
ッパとして働くことになる。
け、該溝の底面を所定の厚さを持つSiO2膜で覆った状態
でSi層の研磨を行うと、Si層の厚さが減少してSiO2膜と
同じ高さに揃ったところでSi層の研磨は進まなくなる。
これは化学・機械研磨のような処理に於いて、Siのエッ
チング液を用いた場合にはSiO2が殆ど研磨されないため
である。即ち、厚さの調整されたSiO2層が、研磨のスト
ッパとして働くことになる。
他方、Si層の厚さがより大で、SiO2膜がSi層中に沈ん
だままの部分ではSiの研磨が進行し、ストッパが働くま
でSi層の厚さは更に減少し続ける。そのため素子形成層
として残さるべきSi層の厚さは、研磨開始時に不均一で
あっても、終了時にはウエハ全面にわたって均一となっ
ている。
だままの部分ではSiの研磨が進行し、ストッパが働くま
でSi層の厚さは更に減少し続ける。そのため素子形成層
として残さるべきSi層の厚さは、研磨開始時に不均一で
あっても、終了時にはウエハ全面にわたって均一となっ
ている。
第１図（ａ）〜（ｅ）は本発明の実施例の工程を示す
断面模式図であり、以下、該図面を参照しながら実施例
の工程を説明する。
断面模式図であり、以下、該図面を参照しながら実施例
の工程を説明する。
（ａ）図は公知の工程によって貼り合わせたSiウエハ
の一方を研磨してその厚さを減じた状態を示す。この時
点で、残されたSi層３の厚さは、素子形成層として残す
べきSi層の厚さ以上となっている。特に、研磨面の傾き
に因る厚さの不均一がある場合には、最も薄い部分で
も、素子形成層の厚さを下回らないことが要求される。
図の１は支持側のSiウエハ、２はSiO2膜で通常は熱酸化
膜である。
の一方を研磨してその厚さを減じた状態を示す。この時
点で、残されたSi層３の厚さは、素子形成層として残す
べきSi層の厚さ以上となっている。特に、研磨面の傾き
に因る厚さの不均一がある場合には、最も薄い部分で
も、素子形成層の厚さを下回らないことが要求される。
図の１は支持側のSiウエハ、２はSiO2膜で通常は熱酸化
膜である。
これに（ｂ）図の如く溝４を形成する。処理法はRIE
のような常用の方法でよく、その深さは、SiO2膜２を完
全に除去してウエハ１のSi面が露出する程度とする。ま
た、本実施例では溝の幅は数十μｍに設定されており、
一方、溝の深さは素子形成層が厚い場合でも10μｍより
大となることはない。以下の説明から明らかになるよう
に、本発明で所期の効果をあげるためには、溝の幅Ｗは
深さＤに比べて十分に大であることが必要であり、数倍
或いはそれ以上に設定すべきである。
のような常用の方法でよく、その深さは、SiO2膜２を完
全に除去してウエハ１のSi面が露出する程度とする。ま
た、本実施例では溝の幅は数十μｍに設定されており、
一方、溝の深さは素子形成層が厚い場合でも10μｍより
大となることはない。以下の説明から明らかになるよう
に、本発明で所期の効果をあげるためには、溝の幅Ｗは
深さＤに比べて十分に大であることが必要であり、数倍
或いはそれ以上に設定すべきである。
続いて（ｃ）図の如く溝底のSiを熱酸化してSiO2層５
を形成する。該層の厚さは、その上面がSi素子形成層の
上面と一致する値に設定される。この熱酸化で形成され
るSiO2の厚さはウエハ全面にわたって均一であり、Si層
３の厚さには影響されない。また、図示されてはいない
が、Si層３の表面には窒化膜のような耐酸化マスクが設
けられ、Si層３の表面は酸化されないが、溝の側壁に露
出したSi面にはSiO2層が成長する。
を形成する。該層の厚さは、その上面がSi素子形成層の
上面と一致する値に設定される。この熱酸化で形成され
るSiO2の厚さはウエハ全面にわたって均一であり、Si層
３の厚さには影響されない。また、図示されてはいない
が、Si層３の表面には窒化膜のような耐酸化マスクが設
けられ、Si層３の表面は酸化されないが、溝の側壁に露
出したSi面にはSiO2層が成長する。
溝の幅が狭すぎる場合は、この処理でSi層３に歪みや
欠陥が生じることになり、溝底のSiO2層の厚さが不均一
になることも起こる。そのために上記の如く、溝の幅を
十分大にすることが要求される。
欠陥が生じることになり、溝底のSiO2層の厚さが不均一
になることも起こる。そのために上記の如く、溝の幅を
十分大にすることが要求される。
溝底にSiO2層が形成されたウエハを、アミン系のエッ
チング液を用いて研磨する。この処理ではSiとSiO2の研
磨速度が大幅に異なるので、Siの研磨が進行し、（ｄ）
図左半のようにSi層３の表面とSiO2層５の表面が同じ高
さになった部分では、SiO2層５が研磨処理に対しストッ
パとして働き、それ以上Si層が研磨されることはない。
一方、同図右半のようにSi層がより厚く残る部分では研
磨が進行し続ける。
チング液を用いて研磨する。この処理ではSiとSiO2の研
磨速度が大幅に異なるので、Siの研磨が進行し、（ｄ）
図左半のようにSi層３の表面とSiO2層５の表面が同じ高
さになった部分では、SiO2層５が研磨処理に対しストッ
パとして働き、それ以上Si層が研磨されることはない。
一方、同図右半のようにSi層がより厚く残る部分では研
磨が進行し続ける。
（ｅ）図に示されるように、ウエハ全域にわたってSi
層とSiO2層の表面が同じ高さに揃うと、それ以上は研磨
が進行しなくなるので研磨を終了させる。以上の処理に
よってSOI基板が得られる。
層とSiO2層の表面が同じ高さに揃うと、それ以上は研磨
が進行しなくなるので研磨を終了させる。以上の処理に
よってSOI基板が得られる。
上記研磨の処理条件は、通常のSOI基板形成に於ける
と同じでよく、また溝側面に形成されるSiO2層は、該研
磨処理にとって好ましいものではないが、研磨面に露出
する面積は小であるから、Si面の研磨を著しく妨げるこ
とはない。
と同じでよく、また溝側面に形成されるSiO2層は、該研
磨処理にとって好ましいものではないが、研磨面に露出
する面積は小であるから、Si面の研磨を著しく妨げるこ
とはない。
研磨ストッパを形成する溝は、ウエハ面に均等に分散
させるべきであるが、形成した集積回路をチップに切断
するための分離領域に設ければ、素子形成領域の面積を
減ずることなく、ウエハ全面に均等に配置されることに
なり、好都合であると言える。
させるべきであるが、形成した集積回路をチップに切断
するための分離領域に設ければ、素子形成領域の面積を
減ずることなく、ウエハ全面に均等に配置されることに
なり、好都合であると言える。
以上説明したように、本発明によれば素子形成層の厚
さがウエハ全域に渡って均一であり、結晶性も良好なSO
I基板を確実に形成することが出来る。
さがウエハ全域に渡って均一であり、結晶性も良好なSO
I基板を確実に形成することが出来る。
第１図は実施例の工程を示す断面模式図、 第２図は公知のSOI基板の構造を示す断面模式図、 第３図は従来のSOI基板の形成工程を示す模式図であっ
て、 図に於いて １はSiウエハ、 ２はSiO2膜、 ３は単結晶Si層、 ４は溝、 ５は熱酸化SiO2層、 ６はCVDSiO2層、 である。
て、 図に於いて １はSiウエハ、 ２はSiO2膜、 ３は単結晶Si層、 ４は溝、 ５は熱酸化SiO2層、 ６はCVDSiO2層、 である。
Claims (1)
- 【請求項１】２枚の単結晶Siウエハを絶縁材料膜を介し
て貼り合わせる工程、 該貼り合わせたSiウエハの一方の厚さを減じ、素子形成
層に要求される厚さを下回ることのない厚さのSi単結晶
層を残す工程、 該厚さを減じたSi単結晶層の一部領域及び該Si単結晶層
の一部領域の底面に隣接する前記絶縁材料膜を選択的に
除去し、その深さに比べてその幅が大である溝を形成す
る工程、 該溝の底面に露出したSiを選択的に熱酸化してSiO2層を
形成し、該SiO2層の厚さを、該絶縁材料膜の厚さよりも
大とする工程、 化学・機械研磨を施して、該Si単結晶層の厚さを減じ、
その表面の位置を該溝底面に形成したSiO2層の上面と一
致させる工程 とを包含することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056912A JP2855639B2 (ja) | 1989-03-09 | 1989-03-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056912A JP2855639B2 (ja) | 1989-03-09 | 1989-03-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02237066A JPH02237066A (ja) | 1990-09-19 |
| JP2855639B2 true JP2855639B2 (ja) | 1999-02-10 |
Family
ID=13040674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1056912A Expired - Lifetime JP2855639B2 (ja) | 1989-03-09 | 1989-03-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2855639B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2833305B2 (ja) * | 1991-12-05 | 1998-12-09 | 富士通株式会社 | 半導体基板の製造方法 |
| JP3060714B2 (ja) * | 1992-04-15 | 2000-07-10 | 日本電気株式会社 | 半導体集積回路の製造方法 |
| US11536230B1 (en) * | 2021-10-26 | 2022-12-27 | Ford Global Technologies, Llc | Charge-air cooler and water distribution device to evenly proved water to engine cylinders |
| CN117364235B (zh) * | 2023-12-07 | 2024-03-26 | 度亘核芯光电技术(苏州)有限公司 | 选区外延生长方法及其中使用的掩膜结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2699359B2 (ja) * | 1987-11-20 | 1998-01-19 | ソニー株式会社 | 半導体基板の製造方法 |
-
1989
- 1989-03-09 JP JP1056912A patent/JP2855639B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02237066A (ja) | 1990-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2831745B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0636414B2 (ja) | 半導体素子形成用基板の製造方法 | |
| JPH04365377A (ja) | 半導体装置 | |
| JPH10223497A (ja) | 貼り合わせ基板の作製方法 | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| JP2624186B2 (ja) | 貼り合わせシリコン基板の製造方法 | |
| JPH07169831A (ja) | 半導体装置およびその製造方法 | |
| JP2855639B2 (ja) | 半導体装置の製造方法 | |
| JP2552936B2 (ja) | 誘電体分離基板およびこれを用いた半導体集積回路装置 | |
| JPH0437020A (ja) | 熱圧着ウエーハの製造方法 | |
| JPH0555357A (ja) | 半導体装置の製造方法 | |
| JPH0555358A (ja) | 半導体装置の製造方法 | |
| US5874347A (en) | Method for fabricating field oxide isolation region for semiconductor devices | |
| JPH03270254A (ja) | 半導体装置の製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| JPH03136346A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| KR940000984B1 (ko) | 실리콘 다결정을 이용한 기판제조방법 | |
| JPH1126573A (ja) | 誘電体分離基板の製造方法 | |
| JPH0346315A (ja) | 半導体基板の製造方法 | |
| JPH06151572A (ja) | 誘電体分離基板及びその製造方法 | |
| JPH098125A (ja) | 絶縁分離基板及びその製造方法 | |
| JP2778114B2 (ja) | 半導体基板の製法 | |
| JPH1050824A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH05175325A (ja) | 誘電体分離基板及びその製造方法 |