JPH06151572A - 誘電体分離基板及びその製造方法 - Google Patents
誘電体分離基板及びその製造方法Info
- Publication number
- JPH06151572A JPH06151572A JP29596292A JP29596292A JPH06151572A JP H06151572 A JPH06151572 A JP H06151572A JP 29596292 A JP29596292 A JP 29596292A JP 29596292 A JP29596292 A JP 29596292A JP H06151572 A JPH06151572 A JP H06151572A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- single crystal
- wafer
- polycrystalline silicon
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 本発明は支持体接合型の誘電体分離基板及び
その製法に関し、従来例にみられる支持体とする半導体
ウエハの接合不良の課題を解消する。 【構成】 本発明の接合型の誘電体分離基板において、
相互に電気的に絶縁され、かつ分離溝に半導体多結晶層
を埋めて互いに連結された複数個の半導体単結晶分離島
は、表面にＳｉＯ2膜を形成した半導体支持体ウエハと
第２の多結晶シリコン層を介して直接接合される。 【効果】 支持体ウエハの表面に形成されたＳｉＯ2膜
が流動し、接合熱処理時に第２の多結晶シリコン層の結
晶粒が変質して形成される微小のボイドを埋め、支持体
ウエハの完全な接合が達成され信頼性の高い誘電体分離
基板を得る。
その製法に関し、従来例にみられる支持体とする半導体
ウエハの接合不良の課題を解消する。 【構成】 本発明の接合型の誘電体分離基板において、
相互に電気的に絶縁され、かつ分離溝に半導体多結晶層
を埋めて互いに連結された複数個の半導体単結晶分離島
は、表面にＳｉＯ2膜を形成した半導体支持体ウエハと
第２の多結晶シリコン層を介して直接接合される。 【効果】 支持体ウエハの表面に形成されたＳｉＯ2膜
が流動し、接合熱処理時に第２の多結晶シリコン層の結
晶粒が変質して形成される微小のボイドを埋め、支持体
ウエハの完全な接合が達成され信頼性の高い誘電体分離
基板を得る。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路素子を形
成するための誘電体分離基板に係り、特に支持体が半導
体ウエハを直接接合して形成される構造の誘電体分離基
板、及びその製法に関する。
成するための誘電体分離基板に係り、特に支持体が半導
体ウエハを直接接合して形成される構造の誘電体分離基
板、及びその製法に関する。
【０００２】
【従来の技術】素子間の絶縁耐圧が数１０Ｖ〜数１００
Ｖと大きな高耐圧の集積回路装置（パワ−ＩＣ）では、
集積化するそれぞれの素子を誘電体膜（例えば酸化シリ
コン膜：ＳｉＯ2膜）のような絶縁膜で完全に分離する
方法が採用され、その製造には通常の半導体単結晶ウエ
ハを加工して作製した誘電体分離基板が用いられる。
Ｖと大きな高耐圧の集積回路装置（パワ−ＩＣ）では、
集積化するそれぞれの素子を誘電体膜（例えば酸化シリ
コン膜：ＳｉＯ2膜）のような絶縁膜で完全に分離する
方法が採用され、その製造には通常の半導体単結晶ウエ
ハを加工して作製した誘電体分離基板が用いられる。
【０００３】図２は誘電体分離基板の製造工程を説明す
る断面図である。始めに、単結晶シリコンウエハ３０１
（例えば直径５インチ、厚み６００μｍ）の主表面を酸
化してその全面にＳｉＯ2膜１５を形成し、ホトリソグ
ラフ（ホトリソ）法でパタ−ニングした後、エッチング
などの方法により予定の箇所のＳｉＯ2膜１５を開口す
る。次に、残されたＳｉＯ2膜をマスクとして、例えば
水酸化カリウムとイソプロピ−ルアルコ−ル混液を用い
る異方性エッチングによって、深さ約６０μｍの分離溝
６を形成する〔同図（ａ）〕。次に前記マスクとして利
用したＳｉＯ2膜１５を除去し、再び単結晶シリコンウ
エハ３０１の主表面を酸化し、全面に厚さ約１．２μｍ
の絶縁用のＳｉＯ2膜２を形成する〔同図（ｂ）〕。そ
の表面に多結晶シリコン６０２を高温の気相成長法（Ｃ
ＶＤ：形成温度は約１２００℃、形成速度は約５μｍ／
ｍｉｎ）により前記分離溝６を埋め、シリコンウエハ３
０１の厚みと同程度（約６００μｍ）堆積させる〔同図
（ｃ）〕。堆積した多結晶シリコン６０２表面の大きな
凹凸（約数１０μｍ：分離溝６が深いため形成される）
を単結晶ウエハ１の下面を基準にして平滑にする〔同図
（ｄ）〕。次に、逆に凹凸をなくした多結晶シリコン６
０２の表面側を基準として単結晶シリコンウエハ３０１
の不要部分を研削や研磨の方法で除去し、ＳｉＯ2膜２
によりそれぞれ分離された単結晶島３を形成して誘電体
分離基板１を完成する〔同図（ｅ）〕。
る断面図である。始めに、単結晶シリコンウエハ３０１
（例えば直径５インチ、厚み６００μｍ）の主表面を酸
化してその全面にＳｉＯ2膜１５を形成し、ホトリソグ
ラフ（ホトリソ）法でパタ−ニングした後、エッチング
などの方法により予定の箇所のＳｉＯ2膜１５を開口す
る。次に、残されたＳｉＯ2膜をマスクとして、例えば
水酸化カリウムとイソプロピ−ルアルコ−ル混液を用い
る異方性エッチングによって、深さ約６０μｍの分離溝
６を形成する〔同図（ａ）〕。次に前記マスクとして利
用したＳｉＯ2膜１５を除去し、再び単結晶シリコンウ
エハ３０１の主表面を酸化し、全面に厚さ約１．２μｍ
の絶縁用のＳｉＯ2膜２を形成する〔同図（ｂ）〕。そ
の表面に多結晶シリコン６０２を高温の気相成長法（Ｃ
ＶＤ：形成温度は約１２００℃、形成速度は約５μｍ／
ｍｉｎ）により前記分離溝６を埋め、シリコンウエハ３
０１の厚みと同程度（約６００μｍ）堆積させる〔同図
（ｃ）〕。堆積した多結晶シリコン６０２表面の大きな
凹凸（約数１０μｍ：分離溝６が深いため形成される）
を単結晶ウエハ１の下面を基準にして平滑にする〔同図
（ｄ）〕。次に、逆に凹凸をなくした多結晶シリコン６
０２の表面側を基準として単結晶シリコンウエハ３０１
の不要部分を研削や研磨の方法で除去し、ＳｉＯ2膜２
によりそれぞれ分離された単結晶島３を形成して誘電体
分離基板１を完成する〔同図（ｅ）〕。
【０００４】このようにして作製した誘電体分離基板１
を、通常のＬＳＩの製造に用いるシリコン単結晶ウエハ
と同様に扱い、半導体素子製造プロセスにより単結晶分
離島３に所望の半導体素子の形成、および金属薄膜によ
る各素子間の配線を行い半導体集積回路素子を作製する
（図示せず）。
を、通常のＬＳＩの製造に用いるシリコン単結晶ウエハ
と同様に扱い、半導体素子製造プロセスにより単結晶分
離島３に所望の半導体素子の形成、および金属薄膜によ
る各素子間の配線を行い半導体集積回路素子を作製する
（図示せず）。
【０００５】よく知られるように、これまでの誘電体分
離基板は多結晶シリコンからなる支持体の表面に、半導
体素子を形成するための複数の単結晶シリコン島を誘電
体膜を介して形成した複合構造〔図２（ｅ）参照〕のも
のが多い。このような複合構造の誘電体分離基板では、
分離島３部分の単結晶シリコンと支持体部分の多結晶シ
リコンとの熱膨張係数の違いから基板に反り（湾曲）や
歪みが発生する、素子形成の熱処理で結晶粒が再成長し
て多結晶層が変化し湾曲が大きく変わるなどの欠点があ
る。このため、素子をパタ−ニングするホトリソ工程の
合わせ精度が低下し、製品歩留まりが悪くなるという問
題があった。
離基板は多結晶シリコンからなる支持体の表面に、半導
体素子を形成するための複数の単結晶シリコン島を誘電
体膜を介して形成した複合構造〔図２（ｅ）参照〕のも
のが多い。このような複合構造の誘電体分離基板では、
分離島３部分の単結晶シリコンと支持体部分の多結晶シ
リコンとの熱膨張係数の違いから基板に反り（湾曲）や
歪みが発生する、素子形成の熱処理で結晶粒が再成長し
て多結晶層が変化し湾曲が大きく変わるなどの欠点があ
る。このため、素子をパタ−ニングするホトリソ工程の
合わせ精度が低下し、製品歩留まりが悪くなるという問
題があった。
【０００６】そこで、これらの問題点を解決する誘電体
分離基板として、例えば特開平３−２６５１５３号公報
等に記載され、図３にその断面基本構造を示すように、
支持体を単結晶シリコンウエハで構成し、該支持体ウエ
ハと単結晶島となる単結晶シリコンウエハ接合する構造
（以下、接合構造という）のものが用いられるようにな
っている。図３において、半導体素子４は島状の単結晶
シリコン領域３内に形成され、該単結晶島３は、単結晶
シリコンウエハからなる支持体５の表面上に誘電体膜２
で互いに絶縁された状態で形成される。誘電体膜２で絶
縁される各単結晶シリコン島領域３の隣接部分の分離溝
６には多結晶シリコン６０１が形成され、該単結晶島３
は互いに連結される。多結晶シリコン６０１の厚みは分
離溝６が埋まる最少の厚みとすればよい。多結晶シリコ
ン６０１で連結された単結晶島３は多結晶シリコン６０
１表面を平滑にするために別に堆積された第２の多結晶
シリコン薄層７を介し単結晶シリコンの支持体５と接合
される。
分離基板として、例えば特開平３−２６５１５３号公報
等に記載され、図３にその断面基本構造を示すように、
支持体を単結晶シリコンウエハで構成し、該支持体ウエ
ハと単結晶島となる単結晶シリコンウエハ接合する構造
（以下、接合構造という）のものが用いられるようにな
っている。図３において、半導体素子４は島状の単結晶
シリコン領域３内に形成され、該単結晶島３は、単結晶
シリコンウエハからなる支持体５の表面上に誘電体膜２
で互いに絶縁された状態で形成される。誘電体膜２で絶
縁される各単結晶シリコン島領域３の隣接部分の分離溝
６には多結晶シリコン６０１が形成され、該単結晶島３
は互いに連結される。多結晶シリコン６０１の厚みは分
離溝６が埋まる最少の厚みとすればよい。多結晶シリコ
ン６０１で連結された単結晶島３は多結晶シリコン６０
１表面を平滑にするために別に堆積された第２の多結晶
シリコン薄層７を介し単結晶シリコンの支持体５と接合
される。
【０００７】以下、このような接合構造の誘電体分離基
板の製造方法を図４に示す断面図を用いて説明する。始
めに、単結晶シリコンウエハ３０１（例えば直径５イン
チ、厚み６００μｍ）の主表面に約６０μｍの分離溝６
を形成した後、その全面に厚さ約１．２μｍの絶縁用の
ＳｉＯ2膜２を形成し、分離溝６が完全に埋まるまで多
結晶シリコン６０１を約１００μｍ堆積する〔同図
（ａ）〕。ここまでの工程は多結晶シリコンの堆積量が
従来法に比べて少ないこと以外は前述図２の工程と同一
である。次いで、分離溝６直上部分に形成される堆積多
結晶シリコン６０１の大きな凹みを機械的な切削（研
削）等で除き、更に物理的研磨と化学的なエッチング作
用を合わせ持つメカノケミカル研磨法によって微小な凹
凸を除去して平滑面とする〔同図（ｂ）〕。この場合図
５（ａ）に示すように、 分離溝６領域には結晶粒の衝突する界面１６が存在す
る、 結晶の成長方向に直交する平面で結晶の面方位が同一
になり易い（配向） ために分離溝６と単結晶島３底部
では逆に面方位が異り、分離溝６領域で は化学的なエ
ッチング速度が他の部分に比べて大きくなる、 などから、研摩面には分離溝６領域が島底部に比べおよ
そ２０ｎｍ低い凹凸ができる〔図５（ｂ）〕。
板の製造方法を図４に示す断面図を用いて説明する。始
めに、単結晶シリコンウエハ３０１（例えば直径５イン
チ、厚み６００μｍ）の主表面に約６０μｍの分離溝６
を形成した後、その全面に厚さ約１．２μｍの絶縁用の
ＳｉＯ2膜２を形成し、分離溝６が完全に埋まるまで多
結晶シリコン６０１を約１００μｍ堆積する〔同図
（ａ）〕。ここまでの工程は多結晶シリコンの堆積量が
従来法に比べて少ないこと以外は前述図２の工程と同一
である。次いで、分離溝６直上部分に形成される堆積多
結晶シリコン６０１の大きな凹みを機械的な切削（研
削）等で除き、更に物理的研磨と化学的なエッチング作
用を合わせ持つメカノケミカル研磨法によって微小な凹
凸を除去して平滑面とする〔同図（ｂ）〕。この場合図
５（ａ）に示すように、 分離溝６領域には結晶粒の衝突する界面１６が存在す
る、 結晶の成長方向に直交する平面で結晶の面方位が同一
になり易い（配向） ために分離溝６と単結晶島３底部
では逆に面方位が異り、分離溝６領域で は化学的なエ
ッチング速度が他の部分に比べて大きくなる、 などから、研摩面には分離溝６領域が島底部に比べおよ
そ２０ｎｍ低い凹凸ができる〔図５（ｂ）〕。
【０００８】次に、形成速度は遅い（約１μm ／min 以
下）が１度に多数のウエハの処理が可能で量産性の良い
ホットウオ−ル方式ＣＶＤ法で、多結晶シリコン６０１
の研磨面にさらに第２の多結晶シリコン薄層７を約５μ
m形成する。この後、形成した多結晶シリコン薄層７の
表面をメカノケミカル研磨し、ウエハ接合が可能な平滑
性の高い面を得る。この場合、堆積前の表面には極端に
大きな凹凸がない、低温で堆積され微細な結晶粒となる
などから第２の多結晶シリコン薄層７の結晶粒は均質
で、メカノケミカル研磨でウエハ接合が可能な平滑性の
高い面（表面粗さ２０ｎｍ以下）を容易に得ることがで
きる。
下）が１度に多数のウエハの処理が可能で量産性の良い
ホットウオ−ル方式ＣＶＤ法で、多結晶シリコン６０１
の研磨面にさらに第２の多結晶シリコン薄層７を約５μ
m形成する。この後、形成した多結晶シリコン薄層７の
表面をメカノケミカル研磨し、ウエハ接合が可能な平滑
性の高い面を得る。この場合、堆積前の表面には極端に
大きな凹凸がない、低温で堆積され微細な結晶粒となる
などから第２の多結晶シリコン薄層７の結晶粒は均質
で、メカノケミカル研磨でウエハ接合が可能な平滑性の
高い面（表面粗さ２０ｎｍ以下）を容易に得ることがで
きる。
【０００９】支持体ウエハ５とする単結晶シリコンウエ
ハを用意し、その表面および前記研磨面を適宜の方法で
貼り合わせ、さらに高温の熱処理を加えて２枚のウエハ
を接合する〔同図（ｃ）〕。なお、上記した２枚の半導
体ウエハを接合する方法に関しては、例えば特開昭６２
−２７０４０号公報に記載される方法等がある。最後
に、前述図２と同様に、単結晶シリコンウエハ３０１の
不要部分を研磨によって除去して単結晶分離島３を形成
して誘電体分離基板１を完成する〔同図（ｄ）〕。
ハを用意し、その表面および前記研磨面を適宜の方法で
貼り合わせ、さらに高温の熱処理を加えて２枚のウエハ
を接合する〔同図（ｃ）〕。なお、上記した２枚の半導
体ウエハを接合する方法に関しては、例えば特開昭６２
−２７０４０号公報に記載される方法等がある。最後
に、前述図２と同様に、単結晶シリコンウエハ３０１の
不要部分を研磨によって除去して単結晶分離島３を形成
して誘電体分離基板１を完成する〔同図（ｄ）〕。
【００１０】
【発明が解決しようとする課題】上記従来例は、接合界
面に形成される第２の多結晶シリコン薄層７の接合熱処
理時における変質についての配慮が不足しているため支
持体ウエハ５の接合が不完全になり易いという問題があ
った。詳細は不明であるが本発明者らは実験により、支
持体ウエハ５の接合不良が発生するのは以下のような原
因と推定された。低温のＣＶＤ法で形成した第２の多結
晶シリコン薄層７は粒径が小さく、かつ大量のガスが含
まれており、このような多結晶シリコン層が接合時に高
温の熱処理を受けると結晶粒が再成長して体積収縮し、
できた空隙に結晶中のガスが脱離、凝集して微小のボイ
ドが形成されるものと考えられる。ガスの発生源として
は、貼り合わせる２つの面に吸着している水分等のガス
も考えられる。このような微小ボイドは通常１０〜３０
ｎｍ程度の凹部で形成され、この部分が未接合領域とし
て残ることが分かった。
面に形成される第２の多結晶シリコン薄層７の接合熱処
理時における変質についての配慮が不足しているため支
持体ウエハ５の接合が不完全になり易いという問題があ
った。詳細は不明であるが本発明者らは実験により、支
持体ウエハ５の接合不良が発生するのは以下のような原
因と推定された。低温のＣＶＤ法で形成した第２の多結
晶シリコン薄層７は粒径が小さく、かつ大量のガスが含
まれており、このような多結晶シリコン層が接合時に高
温の熱処理を受けると結晶粒が再成長して体積収縮し、
できた空隙に結晶中のガスが脱離、凝集して微小のボイ
ドが形成されるものと考えられる。ガスの発生源として
は、貼り合わせる２つの面に吸着している水分等のガス
も考えられる。このような微小ボイドは通常１０〜３０
ｎｍ程度の凹部で形成され、この部分が未接合領域とし
て残ることが分かった。
【００１１】本発明の目的は、以上に述べた問題点を解
決し、完全な支持体ウエハ接合が達成された誘電体分離
基板およびその製造方法を提供するにある。
決し、完全な支持体ウエハ接合が達成された誘電体分離
基板およびその製造方法を提供するにある。
【００１２】
【課題を解決するための手段】前記の問題点を解決して
完全なウエハ接合を実現するために、本発明は、接合型
の誘電体分離基板において、一方の表面に素子を形成す
るため、相互に電気的に絶縁し、かつ、分離溝に半導体
多結晶層を埋めて互いに連結した複数個の半導体単結晶
分離島の他方の面と、支持体ウエハとを多結晶シリコン
薄層を介して直接接合する場合において、前記支持体ウ
エハの表面に酸化膜を形成して接合した。
完全なウエハ接合を実現するために、本発明は、接合型
の誘電体分離基板において、一方の表面に素子を形成す
るため、相互に電気的に絶縁し、かつ、分離溝に半導体
多結晶層を埋めて互いに連結した複数個の半導体単結晶
分離島の他方の面と、支持体ウエハとを多結晶シリコン
薄層を介して直接接合する場合において、前記支持体ウ
エハの表面に酸化膜を形成して接合した。
【００１３】すなわち本発明は、一方の側に半導体素子
などの電気素子を形成するための相互に電気的に絶縁さ
れた複数個の半導体単結晶の島領域と、前記単結晶島領
域を他方の側で連結する第１の多結晶半導体層と、前記
第１の半導体多結晶層の他方の側に隣接する第２の半導
体多結晶薄層と、前記第２の半導体多結晶薄層の他方の
側に隣接する支持体を備えた誘電体分離基板において、
前記第２の半導体多結晶薄層と前記支持体との間に酸化
膜が形成されているものである。ここで、前記半導体が
シリコン、前記酸化膜が酸化シリコンであるものがよ
い。
などの電気素子を形成するための相互に電気的に絶縁さ
れた複数個の半導体単結晶の島領域と、前記単結晶島領
域を他方の側で連結する第１の多結晶半導体層と、前記
第１の半導体多結晶層の他方の側に隣接する第２の半導
体多結晶薄層と、前記第２の半導体多結晶薄層の他方の
側に隣接する支持体を備えた誘電体分離基板において、
前記第２の半導体多結晶薄層と前記支持体との間に酸化
膜が形成されているものである。ここで、前記半導体が
シリコン、前記酸化膜が酸化シリコンであるものがよ
い。
【００１４】また本発明は、半導体単結晶ウエハの一方
の側に分離溝を形成する工程と、前記分離溝が形成され
た単結晶ウエハ表面に絶縁膜を形成する工程と、前記絶
縁膜面に第１の半導体多結晶層を形成し平坦にする工程
と、第２の半導体多結晶薄層を前記第１の半導体多結晶
表面に形成し平滑研磨する工程と、前記第２の半導体多
結晶平滑面に酸化膜を形成した支持体を熱処理により接
合する工程と、前記単結晶ウエハの他方の側を分離溝の
一方の端まで研磨し半導体単結晶島領域を形成する工程
とを有することを特徴とする誘電体分離基板の製造方法
である。ここで、前記半導体がシリコン、前記酸化膜が
酸化シリコンであるものがよい。
の側に分離溝を形成する工程と、前記分離溝が形成され
た単結晶ウエハ表面に絶縁膜を形成する工程と、前記絶
縁膜面に第１の半導体多結晶層を形成し平坦にする工程
と、第２の半導体多結晶薄層を前記第１の半導体多結晶
表面に形成し平滑研磨する工程と、前記第２の半導体多
結晶平滑面に酸化膜を形成した支持体を熱処理により接
合する工程と、前記単結晶ウエハの他方の側を分離溝の
一方の端まで研磨し半導体単結晶島領域を形成する工程
とを有することを特徴とする誘電体分離基板の製造方法
である。ここで、前記半導体がシリコン、前記酸化膜が
酸化シリコンであるものがよい。
【００１５】
【作用】接合熱処理によって第２の多結晶シリコン薄層
の結晶粒が変質し微小のボイドが形成されても、支持体
ウエハの表面に形成された酸化膜が高温の接合熱処理中
に流動して微小ボイドを埋め、この結果支持体ウエハの
完全な接合が達成される。
の結晶粒が変質し微小のボイドが形成されても、支持体
ウエハの表面に形成された酸化膜が高温の接合熱処理中
に流動して微小ボイドを埋め、この結果支持体ウエハの
完全な接合が達成される。
【００１６】
【実施例】次に、本発明の一実施例を図１（断面図）に
したがって説明する。この場合半導体材料としてシリコ
ン（Ｓｉ）を、また、支持体ウエハとしては単結晶シリ
コンウエハを採用した。
したがって説明する。この場合半導体材料としてシリコ
ン（Ｓｉ）を、また、支持体ウエハとしては単結晶シリ
コンウエハを採用した。
【００１７】まず、直径５インチ、厚み６００μmのシ
リコンの単結晶ウエハ３０１を用意する。このウエハを
酸化し、形成したＳｉＯ2膜をマスクとし、例えば水酸
化カリュウムとイソプロピ−ルアルコ−ル混液を用いる
異方性エッチングを行ない、約６０μmの分離溝６を堀
り単結晶島となる領域３を形成する。そしてＳｉＯ2膜
を除去した後再度酸化し、約１．２μmの絶縁用のＳｉ
Ｏ2膜２を形成する。次いで、高温のＣＶＤ法（形成温
度：約１２００℃、形成速度：約５μm／min）により多
結晶シリコン６０１を分離溝６が埋まるまで約１００μ
m形成する〔同図（ａ）〕。
リコンの単結晶ウエハ３０１を用意する。このウエハを
酸化し、形成したＳｉＯ2膜をマスクとし、例えば水酸
化カリュウムとイソプロピ−ルアルコ−ル混液を用いる
異方性エッチングを行ない、約６０μmの分離溝６を堀
り単結晶島となる領域３を形成する。そしてＳｉＯ2膜
を除去した後再度酸化し、約１．２μmの絶縁用のＳｉ
Ｏ2膜２を形成する。次いで、高温のＣＶＤ法（形成温
度：約１２００℃、形成速度：約５μm／min）により多
結晶シリコン６０１を分離溝６が埋まるまで約１００μ
m形成する〔同図（ａ）〕。
【００１８】この後、多結晶Ｓｉ６０１を研磨して分離
溝６による数１０μmの大きな凹凸を無くし平坦にする
〔同図（ｂ）〕。また、仕上げ研磨のメカノケミカル研
磨で数１０ｎｍの凹凸が発生しても良い。この場合、あ
との単結晶３領域に半導体素子４を形成する場合の熱処
理において、多結晶シリコン層の収縮や膨張によって生
ずるウエハの湾曲をできるだけ少なくするため、多結晶
シリコン層６０１は単結晶シリコン層３０１の直前まで
研磨する。より研磨面の平坦性を高め、かつ研磨時間を
短縮するには結晶粒や分離溝による成長形態の違いなど
の影響を受けない研削法などの機械的な研磨法がよい。
この場合研削面の粗さは、後の第２の多結晶シリコン薄
層の研磨が可能な程度まで大きくなっても良い。
溝６による数１０μmの大きな凹凸を無くし平坦にする
〔同図（ｂ）〕。また、仕上げ研磨のメカノケミカル研
磨で数１０ｎｍの凹凸が発生しても良い。この場合、あ
との単結晶３領域に半導体素子４を形成する場合の熱処
理において、多結晶シリコン層の収縮や膨張によって生
ずるウエハの湾曲をできるだけ少なくするため、多結晶
シリコン層６０１は単結晶シリコン層３０１の直前まで
研磨する。より研磨面の平坦性を高め、かつ研磨時間を
短縮するには結晶粒や分離溝による成長形態の違いなど
の影響を受けない研削法などの機械的な研磨法がよい。
この場合研削面の粗さは、後の第２の多結晶シリコン薄
層の研磨が可能な程度まで大きくなっても良い。
【００１９】次いで、多結晶シリコン層６０１表面に形
成温度が１０００℃以下の低温のＣＶＤ法で再び多結晶
シリコン薄層７を約５μm形成する。次いで、多結晶シ
リコン薄層７表面をメカノケミカル法により約３μm研
磨し、多結晶シリコン６０１の研磨時に生じた数１０ｎ
ｍの凹凸がそのまま成長表面に残っているのを無くす。
この場合、多結晶シリコン薄層７が均質層であることか
ら、２０ｎｍ以下の平滑な研磨面を容易に得ることがで
きる〔同図（ｃ）〕。以上の工程は従来法の工程と同一
である。
成温度が１０００℃以下の低温のＣＶＤ法で再び多結晶
シリコン薄層７を約５μm形成する。次いで、多結晶シ
リコン薄層７表面をメカノケミカル法により約３μm研
磨し、多結晶シリコン６０１の研磨時に生じた数１０ｎ
ｍの凹凸がそのまま成長表面に残っているのを無くす。
この場合、多結晶シリコン薄層７が均質層であることか
ら、２０ｎｍ以下の平滑な研磨面を容易に得ることがで
きる〔同図（ｃ）〕。以上の工程は従来法の工程と同一
である。
【００２０】次に、支持体５とする５インチ径で表面に
ＳｉＯ2膜８を形成した厚み約６００μｍの単結晶ウエ
ハを用意し、前述した従来法と同様のウエハ接合方法に
より多結晶シリコン層７面に接合する〔同図（ｄ）〕。
図６は前述の高温熱処理を加えて接合したウエハに発生
する未接合部分（ボイド）のウエハ内における面積率
と、支持体ウエハに形成したＳｉＯ2膜８の膜厚の関係
を調べた結果である。ボイドの発生をなくすためには少
なくとも２０ｎｍ以上のＳｉＯ2膜８を支持体ウエハに
形成することが必要である。これは、前述した低温形成
した第２の多結晶シリコン層の結晶粒が高温の熱処理で
体積収縮してできる略３０ｎｍの凹部をＳｉＯ2層８の
流動により埋めるには、必要で十分な量のＳｉＯ2が必
要であることを示している。
ＳｉＯ2膜８を形成した厚み約６００μｍの単結晶ウエ
ハを用意し、前述した従来法と同様のウエハ接合方法に
より多結晶シリコン層７面に接合する〔同図（ｄ）〕。
図６は前述の高温熱処理を加えて接合したウエハに発生
する未接合部分（ボイド）のウエハ内における面積率
と、支持体ウエハに形成したＳｉＯ2膜８の膜厚の関係
を調べた結果である。ボイドの発生をなくすためには少
なくとも２０ｎｍ以上のＳｉＯ2膜８を支持体ウエハに
形成することが必要である。これは、前述した低温形成
した第２の多結晶シリコン層の結晶粒が高温の熱処理で
体積収縮してできる略３０ｎｍの凹部をＳｉＯ2層８の
流動により埋めるには、必要で十分な量のＳｉＯ2が必
要であることを示している。
【００２１】最後に、支持体とする単結晶シリコンウエ
ハ５を接合したウエハの単結晶シリコン３０１の不要部
分を研磨によって除去し、単結晶分離島３を形成して図
１（ｅ）に示すような誘電体分離基板１を完成する〔同
図（ｅ）〕。
ハ５を接合したウエハの単結晶シリコン３０１の不要部
分を研磨によって除去し、単結晶分離島３を形成して図
１（ｅ）に示すような誘電体分離基板１を完成する〔同
図（ｅ）〕。
【００２２】以上の述べた実施例によれば、Ｓｉ０2層
８によって第２の多結晶シリコン層７に形成される凹凸
が実質的に解消され、支持体ウエハが強固に接合された
誘電体分離基板を容易に得ることができる。
８によって第２の多結晶シリコン層７に形成される凹凸
が実質的に解消され、支持体ウエハが強固に接合された
誘電体分離基板を容易に得ることができる。
【００２３】尚、本実施例において支持体として単結晶
シリコンウエハを用いたが、熱処理によって変質が無視
できるように予めより高温の加熱処理などを施した多結
晶シリコンや、シリコンカーバイド（ＳｉＣ）、石英ガ
ラスなどの半導体プロセスの汚染源とならない他の材質
の支持体を用いても、酸化膜を形成して接合すれば同様
の効果が得られる。
シリコンウエハを用いたが、熱処理によって変質が無視
できるように予めより高温の加熱処理などを施した多結
晶シリコンや、シリコンカーバイド（ＳｉＣ）、石英ガ
ラスなどの半導体プロセスの汚染源とならない他の材質
の支持体を用いても、酸化膜を形成して接合すれば同様
の効果が得られる。
【００２４】また、第２の多結晶シリコン層の表面にさ
らにＳｉＯ2層を堆積し、この面を平滑にしてＳｉＯ2層
を形成しない支持体ウエハを接合しても同様の効果が得
られる。
らにＳｉＯ2層を堆積し、この面を平滑にしてＳｉＯ2層
を形成しない支持体ウエハを接合しても同様の効果が得
られる。
【００２５】
【発明の効果】本発明によれば、接合構造の誘電体分離
基板における支持体ウエハの接合が完全に達成されるこ
とから信頼性の高い誘電体分離基板を提供できるように
なる。
基板における支持体ウエハの接合が完全に達成されるこ
とから信頼性の高い誘電体分離基板を提供できるように
なる。
【図１】（ａ）〜（ｅ）は本発明の一実施例である誘電
体分離基板の製造方法を説明するための各工程の断面図
である。、
体分離基板の製造方法を説明するための各工程の断面図
である。、
【図２】（ａ）〜（ｅ）は従来の誘電体分離基板を説明
するための各製造工程の断面図である。
するための各製造工程の断面図である。
【図３】従来の接合構造の誘電体分離基板を説明するた
めの断面図である。
めの断面図である。
【図４】（ａ）〜（ｄ）は従来の接合構造の誘電体分離
基板の製造方法を説明するための各工程の断面図であ
る。
基板の製造方法を説明するための各工程の断面図であ
る。
【図５】（ａ）及び（ｂ）は誘電体分離基板の分離溝に
おける多結晶層の結晶構造を説明するための断面図であ
る。
おける多結晶層の結晶構造を説明するための断面図であ
る。
【図６】ウエハ内の未接合部面積と酸化膜（Ｓｉ０
2層）の厚みとの関係を説明するための図である。
2層）の厚みとの関係を説明するための図である。
１ 誘電体分離基板 ２ 誘電体膜 ３ 半導体単結晶分離島 ４ 半導体素子 ５ 半導体単結晶支持体 ６ 分離溝 ６０１ 多結晶半導体層 ７ 第２の多結晶半導体層 ８ 酸化膜（Ｓｉ０2層）
フロントページの続き (72)発明者 栗田 信一 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立工場内 (72)発明者 齋藤 雄一 千葉県野田市西三ケ尾金内314 三菱マテ リアルシリコン株式会社内
Claims (4)
- 【請求項１】 一方の側に半導体素子などの電気素子を
形成するための相互に電気的に絶縁された複数個の半導
体単結晶の島領域と、前記単結晶島領域を他方の側で連
結する第１の多結晶半導体層と、前記第１の半導体多結
晶層の他方の側に隣接する第２の半導体多結晶薄層と、
前記第２の半導体多結晶薄層の他方の側に隣接する支持
体を備えた誘電体分離基板において、前記第２の半導体
多結晶薄層と前記支持体との間に酸化膜が形成されてい
ることを特徴とする誘電体分基板。 - 【請求項２】 請求項１において、前記半導体がシリコ
ン、前記酸化膜が酸化シリコンであることを特徴とする
誘電体分基板。 - 【請求項３】 半導体単結晶ウエハの一方の側に分離溝
を形成する工程と、前記分離溝が形成された単結晶ウエ
ハ表面に絶縁膜を形成する工程と、前記絶縁膜面に第１
の半導体多結晶層を形成し平坦にする工程と、第２の半
導体多結晶薄層を前記第１の半導体多結晶表面に形成し
平滑研磨する工程と、前記第２の半導体多結晶平滑面に
酸化膜を形成した支持体を熱処理により接合する工程
と、前記単結晶ウエハの他方の側を分離溝の一方の端ま
で研磨し半導体単結晶島領域を形成する工程とを有する
ことを特徴とする誘電体分離基板の製造方法。 - 【請求項４】 請求項３において、前記半導体がシリコ
ン、前記酸化膜が酸化シリコンであることを特徴とする
誘電体分離基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29596292A JP3488927B2 (ja) | 1992-11-05 | 1992-11-05 | 誘電体分離基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29596292A JP3488927B2 (ja) | 1992-11-05 | 1992-11-05 | 誘電体分離基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06151572A true JPH06151572A (ja) | 1994-05-31 |
| JP3488927B2 JP3488927B2 (ja) | 2004-01-19 |
Family
ID=17827344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29596292A Expired - Fee Related JP3488927B2 (ja) | 1992-11-05 | 1992-11-05 | 誘電体分離基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3488927B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263541A (ja) * | 1994-03-24 | 1995-10-13 | Nec Corp | 誘電体分離基板およびその製造方法 |
| US5946584A (en) * | 1997-03-18 | 1999-08-31 | Oki Electric Industry Co., Ltd. | Method for manufacturing a dielectric isolation substrate |
| EP1100124A1 (en) * | 1998-06-26 | 2001-05-16 | Mitsubishi Materials Silicon Corporation | Dielectric separation wafer and production method thereof |
-
1992
- 1992-11-05 JP JP29596292A patent/JP3488927B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263541A (ja) * | 1994-03-24 | 1995-10-13 | Nec Corp | 誘電体分離基板およびその製造方法 |
| US5946584A (en) * | 1997-03-18 | 1999-08-31 | Oki Electric Industry Co., Ltd. | Method for manufacturing a dielectric isolation substrate |
| EP1100124A1 (en) * | 1998-06-26 | 2001-05-16 | Mitsubishi Materials Silicon Corporation | Dielectric separation wafer and production method thereof |
| US6562692B1 (en) | 1998-06-26 | 2003-05-13 | Mitsubishi Materials Silicon Corporation | Dielectric isolated wafer and its production method |
| EP1100124A4 (en) * | 1998-06-26 | 2007-05-02 | Mitsubishi Material Silicon | DIELECTRIC SEPARATION WAFER AND METHOD FOR MANUFACTURING THE SAME |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3488927B2 (ja) | 2004-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004103855A (ja) | 基板及びその製造方法 | |
| JPH07263541A (ja) | 誘電体分離基板およびその製造方法 | |
| JPH0312775B2 (ja) | ||
| JPH07169831A (ja) | 半導体装置およびその製造方法 | |
| JPH0799295A (ja) | 半導体基体の作成方法及び半導体基体 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPH0613456A (ja) | 半導体装置の製造方法 | |
| JP3488927B2 (ja) | 誘電体分離基板及びその製造方法 | |
| JP2552936B2 (ja) | 誘電体分離基板およびこれを用いた半導体集積回路装置 | |
| JPH05235007A (ja) | 半導体基板の製造方法 | |
| JP2766417B2 (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| JP2002057309A (ja) | Ｓｏｉ基板の作製方法 | |
| JPH08236615A (ja) | 誘電体分離基板及びその製造方法 | |
| JP3099446B2 (ja) | 誘電体分離領域を有する半導体基板 | |
| JP2678218B2 (ja) | 貼りあわせ基体とその製造方法 | |
| JP2754295B2 (ja) | 半導体基板 | |
| JPS61144036A (ja) | 半導体装置およびその製造方法 | |
| JPH06215993A (ja) | 複合半導体基板及びその製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| JPH05304062A (ja) | 接合ウェーハ及びその製造方法 | |
| JPH03292723A (ja) | シリコン単結晶薄膜の作製方法 | |
| JPH07112007B2 (ja) | 誘電体分離基板およびその製造方法 | |
| JPH05226463A (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| JPH07326719A (ja) | 貼り合わせ半導体基板の形成方法 | |
| JP2002314051A (ja) | Ｓｏｉ基板の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20081107 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20091107 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20111107 |
|
| LAPS | Cancellation because of no payment of annual fees |