JPH0312775B2 - - Google Patents
Info
- Publication number
- JPH0312775B2 JPH0312775B2 JP12617684A JP12617684A JPH0312775B2 JP H0312775 B2 JPH0312775 B2 JP H0312775B2 JP 12617684 A JP12617684 A JP 12617684A JP 12617684 A JP12617684 A JP 12617684A JP H0312775 B2 JPH0312775 B2 JP H0312775B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulating film
- substrates
- single crystal
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 38
- 239000013078 crystal Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000002955 isolation Methods 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- MUJOIMFVNIBMKC-UHFFFAOYSA-N fludioxonil Chemical compound C=12OC(F)(F)OC2=CC=CC=1C1=CNC=C1C#N MUJOIMFVNIBMKC-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法に係り、特に誘
電体を用いた素子分離法に関する。
電体を用いた素子分離法に関する。
ICやLSIなどで、各素子間の分離を絶縁体で行
なう、いわゆる誘電体分離法は、pn接合分離に
比べて、(1)もれ電流を極めて小さくすることがで
きる、(2)耐圧を大きくすることができる、(3)電圧
印加の方向に気を配る必要がない、等の利点を有
する。
なう、いわゆる誘電体分離法は、pn接合分離に
比べて、(1)もれ電流を極めて小さくすることがで
きる、(2)耐圧を大きくすることができる、(3)電圧
印加の方向に気を配る必要がない、等の利点を有
する。
理想的な誘電体分離は、各素子を電極接続部を
除いて絶縁体で完全に包み込むことで達成され
る。このような素子は例えば、サフアイア上にシ
リコンをエピタキシヤル成長させたSOS基板を用
いて形成することができる。しかしながら、サフ
アイアは高価であり、またシリコンとの結晶整合
性も完全ではなく良質の単結晶膜が得られない、
膜厚を充分厚くすることができない、などの理由
で、作製できる素子の種類に制限がある。
除いて絶縁体で完全に包み込むことで達成され
る。このような素子は例えば、サフアイア上にシ
リコンをエピタキシヤル成長させたSOS基板を用
いて形成することができる。しかしながら、サフ
アイアは高価であり、またシリコンとの結晶整合
性も完全ではなく良質の単結晶膜が得られない、
膜厚を充分厚くすることができない、などの理由
で、作製できる素子の種類に制限がある。
サフアイアのような絶縁体基板を用いない誘電
体分離法も、これまで数多く提案されている。そ
の一例を第４図で説明する。まず第４図ａに示す
ように、シリコン単結晶基板４１の上にエピタキ
シヤル法により形成したシリコン単結晶層４２
（４２1，４２2）に所望の拡散層４３（４３1，４
３2）を形成した素子を作製し、更にメサエツチ
ングにより各素子間を分離して全面をSiO2等の
絶縁膜４４で覆う。この後第４図ｂに示すよう
に、これら素子の上部に多結晶シリコン支持体層
４５を堆積し、次いで第４図ｃに示すようにシリ
コン基板４１を研磨やエツチング等により各素子
が完全に分離されるまで削り落してその表面を絶
縁膜４６で覆う。この後第４図ｄに示すように、
絶縁膜４６側に再度多結晶シリコン支持体層４７
を堆積する。そして第４図ｅに示すように、支持
体層４５をエツチング除去して誘電体分離された
素子を得る。
体分離法も、これまで数多く提案されている。そ
の一例を第４図で説明する。まず第４図ａに示す
ように、シリコン単結晶基板４１の上にエピタキ
シヤル法により形成したシリコン単結晶層４２
（４２1，４２2）に所望の拡散層４３（４３1，４
３2）を形成した素子を作製し、更にメサエツチ
ングにより各素子間を分離して全面をSiO2等の
絶縁膜４４で覆う。この後第４図ｂに示すよう
に、これら素子の上部に多結晶シリコン支持体層
４５を堆積し、次いで第４図ｃに示すようにシリ
コン基板４１を研磨やエツチング等により各素子
が完全に分離されるまで削り落してその表面を絶
縁膜４６で覆う。この後第４図ｄに示すように、
絶縁膜４６側に再度多結晶シリコン支持体層４７
を堆積する。そして第４図ｅに示すように、支持
体層４５をエツチング除去して誘電体分離された
素子を得る。
この様な従来の方法での最大の問題は、支持体
層の形成が必須である点にある。支持体層の堆積
や除去等の余分な工程が必要なだけでなく、例え
ば良く使われる多結晶シリコンの場合でも、堆積
速度が遅いために、研磨等の工程に耐え得る充分
な厚さを得るために非常に長い時間を要する。支
持体層の堆積工程を省略する目的で、例えば第４
図ｃの工程で素子分離を終了し、素子の裏面から
配線を取り出すことも提案されている。しかしこ
の方法は、配線構造が複雑になり種々の制約条件
が新たに加わる。また支持体としてシリコン基板
等を酸化物やガラスなどの接着層を介して張付け
る方法も提案されているが、この方法では、1300
℃を超える温度と数10Kg/cm2以上の高い圧力が必
要であつた。この様な条件では、クリープなどに
より基板に変形を生じたり、素子領域に形成され
た拡散層の不純物分布が変化する等の不都合が生
じる。
層の形成が必須である点にある。支持体層の堆積
や除去等の余分な工程が必要なだけでなく、例え
ば良く使われる多結晶シリコンの場合でも、堆積
速度が遅いために、研磨等の工程に耐え得る充分
な厚さを得るために非常に長い時間を要する。支
持体層の堆積工程を省略する目的で、例えば第４
図ｃの工程で素子分離を終了し、素子の裏面から
配線を取り出すことも提案されている。しかしこ
の方法は、配線構造が複雑になり種々の制約条件
が新たに加わる。また支持体としてシリコン基板
等を酸化物やガラスなどの接着層を介して張付け
る方法も提案されているが、この方法では、1300
℃を超える温度と数10Kg/cm2以上の高い圧力が必
要であつた。この様な条件では、クリープなどに
より基板に変形を生じたり、素子領域に形成され
た拡散層の不純物分布が変化する等の不都合が生
じる。
本発明は、上記した点に鑑みなされたもので、
簡便な工程で信頼性の高い誘電体分離を可能とし
た半導体装置の製造方法を提供することを目的と
する。
簡便な工程で信頼性の高い誘電体分離を可能とし
た半導体装置の製造方法を提供することを目的と
する。
本発明は、二枚の半導体単結晶基板の表面が充
分平滑に鏡面研磨されている時、その研磨面同士
を充分に清浄な雰囲気下で直接密着させることに
より強固な基板接合体が得られるという知見に基
き、この技術を誘電体分離に適用する。即ち本発
明の骨子は、少なくとも一方の接合すべき面が絶
縁膜で覆われた二枚の半導体単結晶基板を清浄な
雰囲気下で密着させ200℃以上であつて絶縁膜が
溶融しない範囲の温度で熱処理して接合し、接合
された半導体単結晶基板の少なくとも一方に能動
素子を形成し、形成された素子の分離領域の半導
体単結晶を接合部の絶縁膜に達する深さまで除去
して素子分離を行なう。
分平滑に鏡面研磨されている時、その研磨面同士
を充分に清浄な雰囲気下で直接密着させることに
より強固な基板接合体が得られるという知見に基
き、この技術を誘電体分離に適用する。即ち本発
明の骨子は、少なくとも一方の接合すべき面が絶
縁膜で覆われた二枚の半導体単結晶基板を清浄な
雰囲気下で密着させ200℃以上であつて絶縁膜が
溶融しない範囲の温度で熱処理して接合し、接合
された半導体単結晶基板の少なくとも一方に能動
素子を形成し、形成された素子の分離領域の半導
体単結晶を接合部の絶縁膜に達する深さまで除去
して素子分離を行なう。
本発明によれば、多結晶シリコンなどの支持体
層を堆積したり除去したりする工程用いることな
く、極めて簡便に素子分離を行なつた半導体装置
を得ることができる。しかも基板の接合に高温、
高圧を必要とせず、素子の信頼性を損うこともな
い。
層を堆積したり除去したりする工程用いることな
く、極めて簡便に素子分離を行なつた半導体装置
を得ることができる。しかも基板の接合に高温、
高圧を必要とせず、素子の信頼性を損うこともな
い。
また接合する基板の厚みに制限はないから、素
子の耐圧や電力等に応じて基板厚みを選択するこ
とができ、自由度の高い素子設計が可能となる。
子の耐圧や電力等に応じて基板厚みを選択するこ
とができ、自由度の高い素子設計が可能となる。
以下本発明の実施例を第１図を参照して説明す
る。第１図ａに示すように、第１のシリコン単結
晶基板１１と第２のシリコン単結晶基板１２を用
意する。この例では、第２のシリコン基板１２の
表面に酸化膜等の絶縁膜１３が形成されている。
これらの基板の相対向する面は鏡面研磨されてい
る。これらの基板１１，１２を第１図ｂに示すよ
うに密着させ200℃以上の温度で熱処理して接合
させる。室温で密着させるだけでもかなりの接合
強度が得られるが、200℃以上で熱処理すること
により、接合強度が著しく改善される。但し熱処
理温度の上限は、クリープなどを生じないように
1300℃とすることが必要である。
る。第１図ａに示すように、第１のシリコン単結
晶基板１１と第２のシリコン単結晶基板１２を用
意する。この例では、第２のシリコン基板１２の
表面に酸化膜等の絶縁膜１３が形成されている。
これらの基板の相対向する面は鏡面研磨されてい
る。これらの基板１１，１２を第１図ｂに示すよ
うに密着させ200℃以上の温度で熱処理して接合
させる。室温で密着させるだけでもかなりの接合
強度が得られるが、200℃以上で熱処理すること
により、接合強度が著しく改善される。但し熱処
理温度の上限は、クリープなどを生じないように
1300℃とすることが必要である。
このように形成された基板接合体のうち、本実
施例では基板１２に素子を形成する。そのために
第１図ｃに示すように、基板１２を必要な厚さに
なるまで研磨、エツチング等により削り取る。素
子によつてはこの工程は不要である。この後第１
図ｄに示すように、必要な拡散層１４（１４1，
１４2）を形成し、素子分離領域を絶縁膜１３に
達する深さまでメサエツチングして、各素子領域
を島状に分離する。そして素子形成された基板全
面にSiO2やSi3N4等の絶縁膜１５を形成して、各
素子が完全に誘電体で包まれて分離された状態を
得る。この後は図示しないが必要な配線を施して
所望の半導体装置が完成する。
施例では基板１２に素子を形成する。そのために
第１図ｃに示すように、基板１２を必要な厚さに
なるまで研磨、エツチング等により削り取る。素
子によつてはこの工程は不要である。この後第１
図ｄに示すように、必要な拡散層１４（１４1，
１４2）を形成し、素子分離領域を絶縁膜１３に
達する深さまでメサエツチングして、各素子領域
を島状に分離する。そして素子形成された基板全
面にSiO2やSi3N4等の絶縁膜１５を形成して、各
素子が完全に誘電体で包まれて分離された状態を
得る。この後は図示しないが必要な配線を施して
所望の半導体装置が完成する。
以上のようにして本実施例によれば、信頼性の
高い誘電体分離構造の半導体装置を簡単に作るこ
とができる。
高い誘電体分離構造の半導体装置を簡単に作るこ
とができる。
本発明の最大の特徴は、半導体単結晶基板を直
接接合する点にある。この接合の機構は未だ明ら
かでないが、200℃程度の熱処理で接合強度が極
めて大きくなつていることから、基板表面に形成
される薄い親水性の自然酸化膜が接合に関与して
いると考えられる。例えば石英ガラスなどの表面
にこの様な層が形成されていることは良く知られ
ているし、またシリコン基板も空気中で速やかに
自然酸化膜で覆われることは知られている。
接接合する点にある。この接合の機構は未だ明ら
かでないが、200℃程度の熱処理で接合強度が極
めて大きくなつていることから、基板表面に形成
される薄い親水性の自然酸化膜が接合に関与して
いると考えられる。例えば石英ガラスなどの表面
にこの様な層が形成されていることは良く知られ
ているし、またシリコン基板も空気中で速やかに
自然酸化膜で覆われることは知られている。
本発明に於ける基板接合状態を知るため、第２
図に示すような評価素子を形成して実験を行なつ
た。第２図において、２１，２２はいずれも厚み
２mm、直径10mmのシリコン単結晶基板であり、基
板２１は中央部に貫通孔が形成され、基板２２は
中央部に残りの厚みが200μｍ程度となるように
凹部が形成されている。この様な基板の一方に
1μｍの酸化膜２３が形成された状態で、実施例
と同様にして基板同士を直接接合して評価素子と
した。そして図の矢印で示す方向に油圧Ｐを加え
て素子を破壊させ、素子の接合時の熱処理温度と
破壊強度の関係を調べた。第４図はその結果であ
る。200℃以下では破壊圧は５Kg/cm2未満で接合部
が剥がれるのに対し、200℃以上では強度が急激
に増大し、しかもその破壊は結晶自体の破壊であ
つた。
図に示すような評価素子を形成して実験を行なつ
た。第２図において、２１，２２はいずれも厚み
２mm、直径10mmのシリコン単結晶基板であり、基
板２１は中央部に貫通孔が形成され、基板２２は
中央部に残りの厚みが200μｍ程度となるように
凹部が形成されている。この様な基板の一方に
1μｍの酸化膜２３が形成された状態で、実施例
と同様にして基板同士を直接接合して評価素子と
した。そして図の矢印で示す方向に油圧Ｐを加え
て素子を破壊させ、素子の接合時の熱処理温度と
破壊強度の関係を調べた。第４図はその結果であ
る。200℃以下では破壊圧は５Kg/cm2未満で接合部
が剥がれるのに対し、200℃以上では強度が急激
に増大し、しかもその破壊は結晶自体の破壊であ
つた。
本発明は上記実施例に限られず、種々の変形が
可能である。例えば、能動素子の拡散層の一部ま
たは全部を基板接合の前に形成してもよい。特に
基板接合の際の熱処理温度を1000℃程度以下に抑
えれば、予め拡散層を形成しておいてもその後の
特性変動を小さいものとすることができる。また
配線工程を容易にするため、第１図ｅの後、素子
間の溝を絶縁体で埋めたり、異方性エツチングを
用いてメサ溝の形状を最適化することも可能であ
る。更に二枚の基板の接合すべき面に両方に絶縁
膜を形成しておいてもよいし、接合した基板の両
方に素子を形成してもよい。
可能である。例えば、能動素子の拡散層の一部ま
たは全部を基板接合の前に形成してもよい。特に
基板接合の際の熱処理温度を1000℃程度以下に抑
えれば、予め拡散層を形成しておいてもその後の
特性変動を小さいものとすることができる。また
配線工程を容易にするため、第１図ｅの後、素子
間の溝を絶縁体で埋めたり、異方性エツチングを
用いてメサ溝の形状を最適化することも可能であ
る。更に二枚の基板の接合すべき面に両方に絶縁
膜を形成しておいてもよいし、接合した基板の両
方に素子を形成してもよい。
第１図ａ〜ｅは本発明の一実施例の素子製造工
程を示す図、第２図は基板接合の状態を調べるた
めの評価素子を示す図、第３図はこの評価素子を
用いた実験結果を示す図、第４図ａ〜ｅは従来の
誘電体分離法による素子製造工程を示す図であ
る。 １１……第１のシリコン単結晶基板、１２……
第２のシリコン単結晶基板、１３……絶縁膜、１
４1，１４2……拡散層、１５……絶縁膜。
程を示す図、第２図は基板接合の状態を調べるた
めの評価素子を示す図、第３図はこの評価素子を
用いた実験結果を示す図、第４図ａ〜ｅは従来の
誘電体分離法による素子製造工程を示す図であ
る。 １１……第１のシリコン単結晶基板、１２……
第２のシリコン単結晶基板、１３……絶縁膜、１
４1，１４2……拡散層、１５……絶縁膜。
Claims (1)
- １ 表面が鏡面研磨され、少なくとも一方の接合
すべき面が絶縁膜で覆われた二枚の半導体単結晶
基板を清浄な雰囲気下で密着させ、200℃以上で
あつて前記絶縁膜が溶融しない範囲の温度で熱処
理して接合する工程と、接合された半導体単結晶
基板の少なくとも一方に能動素子を形成する工程
と、形成された素子の分離領域の半導体単結晶を
接合部に介在する前記絶縁膜に達する深さまで除
去する工程とを備えたことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12617684A JPS615544A (ja) | 1984-06-19 | 1984-06-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12617684A JPS615544A (ja) | 1984-06-19 | 1984-06-19 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28113492A Division JPH0682753B2 (ja) | 1992-09-28 | 1992-09-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS615544A JPS615544A (ja) | 1986-01-11 |
| JPH0312775B2 true JPH0312775B2 (ja) | 1991-02-21 |
Family
ID=14928560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12617684A Granted JPS615544A (ja) | 1984-06-19 | 1984-06-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS615544A (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0754826B2 (ja) * | 1986-03-31 | 1995-06-07 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH07120757B2 (ja) * | 1986-05-07 | 1995-12-20 | セイコーエプソン株式会社 | Ｓｏｉ基板及びその製造方法 |
| JPS6337652A (ja) * | 1986-07-31 | 1988-02-18 | Sumitomo Metal Mining Co Ltd | 半導体デバイス用基板の接着方法 |
| JPS63126243A (ja) * | 1986-11-17 | 1988-05-30 | Toshiba Corp | 集積回路素子及びその製造方法 |
| JPS63157475A (ja) * | 1986-12-20 | 1988-06-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPS63186936A (ja) * | 1987-01-30 | 1988-08-02 | Japan Electronic Control Syst Co Ltd | 内燃機関の電子制御燃料噴射装置 |
| JPS63237408A (ja) * | 1987-03-26 | 1988-10-03 | Sumitomo Metal Mining Co Ltd | 半導体デバイス用基板 |
| JP2621325B2 (ja) * | 1988-04-11 | 1997-06-18 | 富士通株式会社 | Ｓｏｉ基板及びその製造方法 |
| JPH0795505B2 (ja) * | 1990-02-28 | 1995-10-11 | 信越半導体株式会社 | 接合ウエーハの製造方法 |
| JPH04278562A (ja) * | 1991-03-06 | 1992-10-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5480832A (en) * | 1991-10-14 | 1996-01-02 | Nippondenso Co., Ltd. | Method for fabrication of semiconductor device |
| JPH07326664A (ja) * | 1994-05-31 | 1995-12-12 | Fuji Electric Co Ltd | ウエハの誘電体分離溝の充填方法 |
| JPH07326663A (ja) * | 1994-05-31 | 1995-12-12 | Fuji Electric Co Ltd | ウエハの誘電体分離方法 |
| JP2002331431A (ja) * | 2001-05-08 | 2002-11-19 | Pascal Corp | ワークパレット |
-
1984
- 1984-06-19 JP JP12617684A patent/JPS615544A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS615544A (ja) | 1986-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| US5405802A (en) | Process of fabricating a semiconductor substrate | |
| JPH0312775B2 (ja) | ||
| JPH07263541A (ja) | 誘電体分離基板およびその製造方法 | |
| JPH0682753B2 (ja) | 半導体装置の製造方法 | |
| JPH04180648A (ja) | 誘電体分離基板の製造方法 | |
| JPH07297377A (ja) | 半導体装置およびその製造方法 | |
| JPH02199860A (ja) | 高密度半導体構造体及びその製造方法 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPH01259539A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2541884B2 (ja) | 誘電体分離基板の製造方法 | |
| JPS61182242A (ja) | 半導体装置の製造方法 | |
| JPH01302740A (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPS6362252A (ja) | 誘電体絶縁分離基板の製造方法 | |
| JPH0754826B2 (ja) | 半導体装置の製造方法 | |
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JPH03265153A (ja) | 誘電体分離基板およびこれを用いた半導体集積回路装置 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH04148525A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP2517182B2 (ja) | 半導体基板及びその製造方法 | |
| JP3488927B2 (ja) | 誘電体分離基板及びその製造方法 | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| JPH03142854A (ja) | 誘電体分離基板およびその製造方法 | |
| JPS62226640A (ja) | 半導体装置の製造方法 | |
| KR940000984B1 (ko) | 실리콘 다결정을 이용한 기판제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |