JPS6337652A - 半導体デバイス用基板の接着方法 - Google Patents
半導体デバイス用基板の接着方法Info
- Publication number
- JPS6337652A JPS6337652A JP18095586A JP18095586A JPS6337652A JP S6337652 A JPS6337652 A JP S6337652A JP 18095586 A JP18095586 A JP 18095586A JP 18095586 A JP18095586 A JP 18095586A JP S6337652 A JPS6337652 A JP S6337652A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- substrates
- metal oxide
- bonding
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 15
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000011344 liquid material Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 125000005372 silanol group Chemical group 0.000 abstract description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 4
- 238000005245 sintering Methods 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000011810 insulating material Substances 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000000576 coating method Methods 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910004738 SiO1 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体デバイス用基板の接着方法、特に多層
構造デバイス用基板の製作に好適な半導体デバイス用店
仮の接着方法に関する。
構造デバイス用基板の製作に好適な半導体デバイス用店
仮の接着方法に関する。
半導体基板と半導体基板とを接着した後研摩する所謂リ
バースエピタキシ法で製作されるＳｏｌ（Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ ｏｎ １ｎｓｕｌａｔｏｒ）基板は、
接着工程の後の素子形成工程の際に、エピタキシャル成
長、拡散、熱処理等が実施される関係で１０００℃以上
の高温下に置かれる。このため接着構造はかかる高温下
でも安定でなければならない。この点に配慮のなされた
従来技術の一つに、表面熱酸化Ｓｉウェハ同士の直接接
合方法〔ジェー・ビー・ラスキ；アプライド フィジッ
クス レター（Ｊ 、 Ｂ、 Ｌａ５ｋｙ ；ＡＰＰ
Ｌ、Ｐｈｙｓ、Ｌｅｔｔ、 ） ４８巻１号（１９８６
）、７８〜８０頁〕がある。この方法による接合の原理
は、対向する二枚の被接合基板面上のシラノール基（−
３ｉ−ＯＨ）が、脱水縮合反応ニ ーＳ ｔ−ＯＨ＋ＨＯ−３ｉ − →−３ｉ−０−３ｉ−＋）（２０（１）により、架橋を
形成することであると説明されている。しかし、このよ
うな架モツ形成がおこなわれるのは、接合面の実際に接
触している部分においてのみであり、微視的に見て凹凸
の多い実際の基板においては、接合面全体の内の掻く一
部で実現されるに過ぎない、即ち、実際に接触していな
い他の部分においては架橋は形成されず、基板間の空洞
部分に存在するＨ８０や０２が基板酸化時に消費される
結果この部分に真空状態が生じ、そこに働く大気圧によ
り基板同士が接着せしめられているに過ぎない（上記文
献参照）。
バースエピタキシ法で製作されるＳｏｌ（Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ ｏｎ １ｎｓｕｌａｔｏｒ）基板は、
接着工程の後の素子形成工程の際に、エピタキシャル成
長、拡散、熱処理等が実施される関係で１０００℃以上
の高温下に置かれる。このため接着構造はかかる高温下
でも安定でなければならない。この点に配慮のなされた
従来技術の一つに、表面熱酸化Ｓｉウェハ同士の直接接
合方法〔ジェー・ビー・ラスキ；アプライド フィジッ
クス レター（Ｊ 、 Ｂ、 Ｌａ５ｋｙ ；ＡＰＰ
Ｌ、Ｐｈｙｓ、Ｌｅｔｔ、 ） ４８巻１号（１９８６
）、７８〜８０頁〕がある。この方法による接合の原理
は、対向する二枚の被接合基板面上のシラノール基（−
３ｉ−ＯＨ）が、脱水縮合反応ニ ーＳ ｔ−ＯＨ＋ＨＯ−３ｉ − →−３ｉ−０−３ｉ−＋）（２０（１）により、架橋を
形成することであると説明されている。しかし、このよ
うな架モツ形成がおこなわれるのは、接合面の実際に接
触している部分においてのみであり、微視的に見て凹凸
の多い実際の基板においては、接合面全体の内の掻く一
部で実現されるに過ぎない、即ち、実際に接触していな
い他の部分においては架橋は形成されず、基板間の空洞
部分に存在するＨ８０や０２が基板酸化時に消費される
結果この部分に真空状態が生じ、そこに働く大気圧によ
り基板同士が接着せしめられているに過ぎない（上記文
献参照）。
〔発明が解決しようとする問題点１
次に上記従来の直接接合方法における問題点を挙げれば
、下記の通りである。即ち、 （ｉ） Ｓｔ基板上の熱酸化等の高温で形成した酸化
５（１）は、高温下でのアニールにより構造的に安定化
せしめられるため、前記反応（１）に寄与する活性なシ
ラノール基を備えうる原子サイト数は少ない、このため
、接合強度は前記反応＋１１が接合面上の全原子サイト
に働いた場合に較らぺると著しく劣る。
、下記の通りである。即ち、 （ｉ） Ｓｔ基板上の熱酸化等の高温で形成した酸化
５（１）は、高温下でのアニールにより構造的に安定化
せしめられるため、前記反応（１）に寄与する活性なシ
ラノール基を備えうる原子サイト数は少ない、このため
、接合強度は前記反応＋１１が接合面上の全原子サイト
に働いた場合に較らぺると著しく劣る。
（ｉｉ ） 前記反応＋１１が有効であるのは接合さ
れる基板面同士の接触点においてのみであるので、接着
の良否は接合面の平坦度に著しく敏感に影響を受ける。
れる基板面同士の接触点においてのみであるので、接着
の良否は接合面の平坦度に著しく敏感に影響を受ける。
（ｉｉｉ ） 主として上記（ｉ）、（ｉｉ）の理由
により、前記反応ｆｌ＋を通じて架橋形成を実現できな
かった部分は、前述の如く大気圧による接着となってい
るため、高真空中では接合状態を保持し得ないばかりか
、基板の切断（ダイシング）工程において接合状態が破
壊されてしまう、また、破壊を免れても、切断面から接
合基板間に水や空気が侵入して基板上に形成された素子
の動作不良を誘発する原因となる。
により、前記反応ｆｌ＋を通じて架橋形成を実現できな
かった部分は、前述の如く大気圧による接着となってい
るため、高真空中では接合状態を保持し得ないばかりか
、基板の切断（ダイシング）工程において接合状態が破
壊されてしまう、また、破壊を免れても、切断面から接
合基板間に水や空気が侵入して基板上に形成された素子
の動作不良を誘発する原因となる。
（ｉｖ ）接合面の凹凸を埋め合わせるために被接合基
板を強圧して接合すると、基板結晶内に歪や欠陥が生じ
、得られるＳｏｌ基板の結晶性を損ねる。
板を強圧して接合すると、基板結晶内に歪や欠陥が生じ
、得られるＳｏｌ基板の結晶性を損ねる。
本発明は、上記問題点に鑑み、接合面の凹凸の被覆平坦
化、被覆接合表面の活性化、接合層内の歪の緩和等を実
現して良質の多層構造デバイス用基板の製作を可能にし
た、半導体デバイス用基板の接着方法を提供することを
目的とする。
化、被覆接合表面の活性化、接合層内の歪の緩和等を実
現して良質の多層構造デバイス用基板の製作を可能にし
た、半導体デバイス用基板の接着方法を提供することを
目的とする。
本発明による半導体デバイス用基板の接着方法は、基板
の接合面に５００℃以下の低温度で金属（Ｓｉを含む；
以下同じ）酸化被膜を形成せしめた後貼り合わせ、これ
に５００℃以上の高温処理を施すことにより、基板間に
高耐熱性接合層を形成するようにしたものである。
の接合面に５００℃以下の低温度で金属（Ｓｉを含む；
以下同じ）酸化被膜を形成せしめた後貼り合わせ、これ
に５００℃以上の高温処理を施すことにより、基板間に
高耐熱性接合層を形成するようにしたものである。
金属酸化被膜は、ＣＶＤ法により形成されてもよいし、
金属酸化物ゾル又はこれをゲル化させて成る液状物を塗
布することにより形成されてもよい。
金属酸化物ゾル又はこれをゲル化させて成る液状物を塗
布することにより形成されてもよい。
以下、各工程を追ってその作用を説明する。
１） 接合されるべき二枚の基板（Ｓｉ基板。
絶縁体基板等）上に、７ＪＥ板温度５００℃以下の低温
で例えばＳｉｎｇの如き金属酸化被膜を形成する。被膜
の形成方法は、ＣＶＤ法でも良いし、ＰＶＤ法でも良い
、叉被膜は、ゾル−ゲル反応を利用した所謂塗布法によ
り形成され、５００℃以下の温度で処理されたガラス被
膜であってもよい。
で例えばＳｉｎｇの如き金属酸化被膜を形成する。被膜
の形成方法は、ＣＶＤ法でも良いし、ＰＶＤ法でも良い
、叉被膜は、ゾル−ゲル反応を利用した所謂塗布法によ
り形成され、５００℃以下の温度で処理されたガラス被
膜であってもよい。
塗布法は製造コストの点で有利である。
２） かくして得られた金属酸化被膜の表面に水分を供
給する。具体的には表面を水洗いする。
給する。具体的には表面を水洗いする。
５００℃以下の低温で形成されたＳｉＯ□被膜の場合に
は、この段階で基板表面に接合に寄与するシラノール基
が効率良く生成さる。その理由は、５００℃以下の低温
で形成されたＳｉｎ、被膜では、焼結が不完全で原子間
の結合が必ずしも最適状態となっておらず、５ｉ−０−
３ｉ結合が水分の存在下で前記反応（１）の逆反応によ
りシラノール基が生成され易い状態となっているためで
ある。
は、この段階で基板表面に接合に寄与するシラノール基
が効率良く生成さる。その理由は、５００℃以下の低温
で形成されたＳｉｎ、被膜では、焼結が不完全で原子間
の結合が必ずしも最適状態となっておらず、５ｉ−０−
３ｉ結合が水分の存在下で前記反応（１）の逆反応によ
りシラノール基が生成され易い状態となっているためで
ある。
この場合、工程の短縮のために、ＳｉＯ□被膜に対して
若干のエツチング作用を発揮する例えばエチレンジアミ
ン等の強アルカリ性水溶液に浸漬するのが有効である。
若干のエツチング作用を発揮する例えばエチレンジアミ
ン等の強アルカリ性水溶液に浸漬するのが有効である。
しかし、これは接合のための必須の条件ではない。
３） 次に上記のようにして金属酸化被膜の形成された
接合面を対向せしめて貼り合わせ、これを５００℃以上
の高：昌で処理し、接合層の焼結安定化を行う、上述の
ように５００℃以下の低温で形成された被膜は必ずしも
原子間結合が最適化されていいないために不安定である
が、このことは、接合層が高温焼結時の粘性流動によっ
て層内の歪が緩和され、最適な原子配置を備えることを
可能にすることを意味する。かくして、歪の無い安定な
接合層が形成される。従って、得られるＳｏｌ基板は、
高品位の結晶性を維持させることができる。接合時、基
板を加圧することにより接合効率を向上させることはで
きるが、加圧は接合のための必須条件ではない。
接合面を対向せしめて貼り合わせ、これを５００℃以上
の高：昌で処理し、接合層の焼結安定化を行う、上述の
ように５００℃以下の低温で形成された被膜は必ずしも
原子間結合が最適化されていいないために不安定である
が、このことは、接合層が高温焼結時の粘性流動によっ
て層内の歪が緩和され、最適な原子配置を備えることを
可能にすることを意味する。かくして、歪の無い安定な
接合層が形成される。従って、得られるＳｏｌ基板は、
高品位の結晶性を維持させることができる。接合時、基
板を加圧することにより接合効率を向上させることはで
きるが、加圧は接合のための必須条件ではない。
】」１列」−
１）予め表面に１０００人の熱酸化被膜を形成した直径
３インチ（約７．６ ｃｓ ）のＳｉ基板上に減圧ＣＶ
Ｄ法で、 Ｓ ｉＨａ ＋２０ｇ ””’Ｓ ｉ ０２ ＋２Ｈ
＊ ０の反応により、圧力Ｉ Ｔｏｒｒ、基板温度３０
０℃にて、厚さ１０００人のＳ ｉ Ｏ１被膜を形成さ
せた。
３インチ（約７．６ ｃｓ ）のＳｉ基板上に減圧ＣＶ
Ｄ法で、 Ｓ ｉＨａ ＋２０ｇ ””’Ｓ ｉ ０２ ＋２Ｈ
＊ ０の反応により、圧力Ｉ Ｔｏｒｒ、基板温度３０
０℃にて、厚さ１０００人のＳ ｉ Ｏ１被膜を形成さ
せた。
２） 上記方法により得た二枚の基板をエチレンジアミ
ン又はセミコクリーン（商標名；フルウチ化学側製）液
で洗浄し、水洗いした後貼り合わせた。
ン又はセミコクリーン（商標名；フルウチ化学側製）液
で洗浄し、水洗いした後貼り合わせた。
３） 貼り合わせた後、１ｋｇ／−の加圧下で、２５０
℃にて１時間保持し、仮接合を行った。その後、加圧せ
ずに１時間１０００℃に保持して接合層の焼結を行い、
二枚の基板の接合を完了した。
℃にて１時間保持し、仮接合を行った。その後、加圧せ
ずに１時間１０００℃に保持して接合層の焼結を行い、
二枚の基板の接合を完了した。
ｌｌＩ↓
１） 実施例Ｉと同じ大きさのＳｉ基板上に大気圧下常
温でＳｉＯ□ゾルを塗布し、２５０℃にて１０分間これ
を乾燥することにより厚さ１０００人のＳｉｎ、被膜を
形成させた。
温でＳｉＯ□ゾルを塗布し、２５０℃にて１０分間これ
を乾燥することにより厚さ１０００人のＳｉｎ、被膜を
形成させた。
２） 実施例Ｉの工程２）と同じ。
３） 貼り合わせ後、３ｋｇ／−の加圧下で２５０℃に
て保持して仮接合を行い、その後加圧せずに１時間８０
０℃に保持して接合層の焼結を行い、二枚の基板の接合
を完了した。
て保持して仮接合を行い、その後加圧せずに１時間８０
０℃に保持して接合層の焼結を行い、二枚の基板の接合
を完了した。
ｌｌ■１
１）直径３インチ（約７．６ｃｍ）の絶縁体基板上に大
気圧下常温でＡｌｆｆ１０３ゾルを塗布し、２５０℃に
て１０分間これを乾燥することにより厚さ１０００人の
Ａ１．Ｏｓ被膜を形成させた。
気圧下常温でＡｌｆｆ１０３ゾルを塗布し、２５０℃に
て１０分間これを乾燥することにより厚さ１０００人の
Ａ１．Ｏｓ被膜を形成させた。
２） 上記方法で得た二枚の基板をＡｌ□０゜被膜面を
対向させて貼り合わせた。
対向させて貼り合わせた。
３） 実施例■の工程３）と同じ。
ＸＵＬ九１
１） 直径３インチ（約７．６＋１ｍ）の絶縁体基板上
にＲＦスパッタ法により、Ａｌｔｏｚ膜を形成した。条
件は、Ａｌｔｏｚをターゲット材；ｏ３を４人ガスとし
、Ｏｆ圧Ｉ Ｘ １０−”Ｔｏｒｒ、基板温度１００℃
であった。２０分間に１０００人のＡ１．Ｏ，膜が、基
板上に堆積した。
にＲＦスパッタ法により、Ａｌｔｏｚ膜を形成した。条
件は、Ａｌｔｏｚをターゲット材；ｏ３を４人ガスとし
、Ｏｆ圧Ｉ Ｘ １０−”Ｔｏｒｒ、基板温度１００℃
であった。２０分間に１０００人のＡ１．Ｏ，膜が、基
板上に堆積した。
２） 実施例ｍの２）と同じ。
３） 実施例■の３）と同じ。
上述のように、本発明による半導体デバイス用基板の接
着方法によれば、高耐熱性接着層を有する５ＯＩ７ｊ板
の製作が可能となり、而も末完明方、・去により得られ
るＳＯＩｉ板は従来のｊｎ−構造基板と同等の結晶性を
備えていて、従来の単一構造基板に対して用いられてい
た１０００℃以上の高温を要する素子製作技術をそのま
ま用いることが可能である。
着方法によれば、高耐熱性接着層を有する５ＯＩ７ｊ板
の製作が可能となり、而も末完明方、・去により得られ
るＳＯＩｉ板は従来のｊｎ−構造基板と同等の結晶性を
備えていて、従来の単一構造基板に対して用いられてい
た１０００℃以上の高温を要する素子製作技術をそのま
ま用いることが可能である。
Claims (3)
- （１）複数枚の基板を、該基板の接合面に５００℃以下
の温度で金属酸化被膜を形成せしめた後貼り合わせ、こ
れを５００℃以上の温度で熱処理することにより接着す
るようにした、半導体デバイス用基板の接着方法。 - （２）金属酸化被膜をＣＶＤ法により形成するようにし
た、特許請求の範囲（１）に記載の接着方法。 - （３）金属酸化被膜を、金属酸化物ゾル又はこれをゲル
化させて成る液状物を塗布することにより形成するよう
にした、特許請求の範囲（１）に記載の接着方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18095586A JPS6337652A (ja) | 1986-07-31 | 1986-07-31 | 半導体デバイス用基板の接着方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18095586A JPS6337652A (ja) | 1986-07-31 | 1986-07-31 | 半導体デバイス用基板の接着方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6337652A true JPS6337652A (ja) | 1988-02-18 |
Family
ID=16092196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18095586A Pending JPS6337652A (ja) | 1986-07-31 | 1986-07-31 | 半導体デバイス用基板の接着方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6337652A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02122539A (ja) * | 1988-10-31 | 1990-05-10 | Fujitsu Ltd | Ｓｏｉ基板の検査方法 |
| US5213993A (en) * | 1989-09-13 | 1993-05-25 | Kabushiki Kaisha Tobisha | Method of manufacturing semiconductor substrate dielectric isolating structure |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5013155A (ja) * | 1973-06-06 | 1975-02-12 | ||
| JPS5330283A (en) * | 1976-09-01 | 1978-03-22 | Hitachi Ltd | Production of substrates for semiconductor integrated circuits |
| JPS5455181A (en) * | 1977-10-12 | 1979-05-02 | Hitachi Ltd | Production of semiconductor substrate |
| JPS615544A (ja) * | 1984-06-19 | 1986-01-11 | Toshiba Corp | 半導体装置の製造方法 |
-
1986
- 1986-07-31 JP JP18095586A patent/JPS6337652A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5013155A (ja) * | 1973-06-06 | 1975-02-12 | ||
| JPS5330283A (en) * | 1976-09-01 | 1978-03-22 | Hitachi Ltd | Production of substrates for semiconductor integrated circuits |
| JPS5455181A (en) * | 1977-10-12 | 1979-05-02 | Hitachi Ltd | Production of semiconductor substrate |
| JPS615544A (ja) * | 1984-06-19 | 1986-01-11 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02122539A (ja) * | 1988-10-31 | 1990-05-10 | Fujitsu Ltd | Ｓｏｉ基板の検査方法 |
| US5213993A (en) * | 1989-09-13 | 1993-05-25 | Kabushiki Kaisha Tobisha | Method of manufacturing semiconductor substrate dielectric isolating structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3294934B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| CN109786229B (zh) | 一种晶圆键合方法以及相应的异质衬底制备的方法 | |
| TWI492275B (zh) | The method of manufacturing the bonded substrate | |
| JPH05102445A (ja) | 半導体基材の作製方法 | |
| JPH05217992A (ja) | 半導体基板及びその作製方法 | |
| JP2011503839A (ja) | 分子接合を含むマイクロエレクトロニクス構造体の製造方法 | |
| JPH1187200A (ja) | 半導体基板及び半導体装置の製造方法 | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| JPS60121715A (ja) | 半導体ウエハの接合方法 | |
| JPH07283382A (ja) | シリコン基板のはり合わせ方法 | |
| JP3262470B2 (ja) | 半導体基板およびその作製方法 | |
| JPH06275525A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPS59126639A (ja) | 半導体装置用基板の製造方法 | |
| JPS6337652A (ja) | 半導体デバイス用基板の接着方法 | |
| JP3194822B2 (ja) | 複合基板材料の製造方法 | |
| JPH0770472B2 (ja) | 半導体基板の製造方法 | |
| JP2850502B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH02170514A (ja) | 半導体装置製造のためのシリコンウェーハ相互接着方法 | |
| JPH10189405A (ja) | 直接接合シリコン基板の作製方法 | |
| JPH01226166A (ja) | 半導体装置基板の製造方法 | |
| JPH0397215A (ja) | 半導体ウェハの製造方法 | |
| JPS6314449A (ja) | 誘電体分離基板の製造方法 | |
| JPH03250666A (ja) | 半導体膜の製造方法 | |
| JP2608443B2 (ja) | 半導体ウエハの製造方法 |