JPS6314449A - 誘電体分離基板の製造方法 - Google Patents
誘電体分離基板の製造方法Info
- Publication number
- JPS6314449A JPS6314449A JP15825886A JP15825886A JPS6314449A JP S6314449 A JPS6314449 A JP S6314449A JP 15825886 A JP15825886 A JP 15825886A JP 15825886 A JP15825886 A JP 15825886A JP S6314449 A JPS6314449 A JP S6314449A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulating film
- single crystal
- ground
- dielectric isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 65
- 238000002955 isolation Methods 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 238000005498 polishing Methods 0.000 claims description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 abstract description 15
- 239000013078 crystal Substances 0.000 abstract description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 7
- 238000000227 grinding Methods 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000009833 condensation Methods 0.000 description 2
- 230000005494 condensation Effects 0.000 description 2
- 230000018044 dehydration Effects 0.000 description 2
- 238000006297 dehydration reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は誘電体分離基板の製造方法に関し、特に誘電体
分離基板の支持基板の形成方法に関する。
分離基板の支持基板の形成方法に関する。
従来の誘電体分離基板の製造方法は第２図に示す様に、
＜１００＞面をもったＳｉ基板ｌを熱酸化して熱酸化膜
２を形成し、フォトエヅチ式よシ素子分離領域の酸化膜
を除去する（第２図（ａ））。次に酸化膜をマスクとし
てアルカリ系エツチング液で８４をエツチングし、■溝
部３を形成する（第２図（ｂ））。さらにマスクとして
用いた酸化膜２を除去し、改めてＳｉ基板ｌの表面に酸
化膜を成長させこれが素子間絶縁膜４となる。次にその
基板表面にＣＶＤ （気相成長）法にょフ、多結晶Ｓｉ
層５ｔ−４００〜６００μｍ程度成長させる。これが誘
電体分離基板の支持基板となる（第２図（Ｃ））。
＜１００＞面をもったＳｉ基板ｌを熱酸化して熱酸化膜
２を形成し、フォトエヅチ式よシ素子分離領域の酸化膜
を除去する（第２図（ａ））。次に酸化膜をマスクとし
てアルカリ系エツチング液で８４をエツチングし、■溝
部３を形成する（第２図（ｂ））。さらにマスクとして
用いた酸化膜２を除去し、改めてＳｉ基板ｌの表面に酸
化膜を成長させこれが素子間絶縁膜４となる。次にその
基板表面にＣＶＤ （気相成長）法にょフ、多結晶Ｓｉ
層５ｔ−４００〜６００μｍ程度成長させる。これが誘
電体分離基板の支持基板となる（第２図（Ｃ））。
次にこの基板の多結晶Ｓｉ層を初めに研削面６まで研削
し、その後単結晶Ｓｉ基板を研削面７″！で研削する（
第２図（ｄ））。両面研削後、単結晶Ｓｉ基板の研削面
７をポリッシュして素子間絶縁膜４を露出させ、単結晶
島８がそれぞれ完全絶縁分離された状態にする（第２図
（ｅ）〕。
し、その後単結晶Ｓｉ基板を研削面７″！で研削する（
第２図（ｄ））。両面研削後、単結晶Ｓｉ基板の研削面
７をポリッシュして素子間絶縁膜４を露出させ、単結晶
島８がそれぞれ完全絶縁分離された状態にする（第２図
（ｅ）〕。
上述した従来の誘電体分離基板の製造方法は、多結晶Ｓ
ｉ層を４００〜６００μｍ積層して支持基板を形成する
ので、 （１１多結晶Ｓｉ層を４００〜６００μｍと厚く積層し
なけれはならないので、生産効率が悪く、生産コストが
非常に高い。
ｉ層を４００〜６００μｍ積層して支持基板を形成する
ので、 （１１多結晶Ｓｉ層を４００〜６００μｍと厚く積層し
なけれはならないので、生産効率が悪く、生産コストが
非常に高い。
（２） ウェハーの反り変化が大きく、反シをコント
ロール制御するのが非常に困難である。
ロール制御するのが非常に困難である。
といった様な欠点を有していた。
本発明は誘電体分離基板の支持基板を形成する手法とし
て、２つのＳｉ基板の接着する面の粗さをフラットにし
、親水性化処理した後、基板を重ね合わせて加圧φ加熱
して水素結合させ、その後、水素結合によシ接着したウ
ェハーを炉に入れて脱水縮合、化学結合の過程を経て２
つのＳｉ基板をより強固に接着する。
て、２つのＳｉ基板の接着する面の粗さをフラットにし
、親水性化処理した後、基板を重ね合わせて加圧φ加熱
して水素結合させ、その後、水素結合によシ接着したウ
ェハーを炉に入れて脱水縮合、化学結合の過程を経て２
つのＳｉ基板をより強固に接着する。
本発明の誘電体分離基板の製造方法は、基板の片面側に
溝加工する工程と溝加工した基板に素子間絶縁膜を形成
する工程と溝加工し次面に支持基板を形成する工程と素
子間絶縁膜にて島分離する研磨工程とから成る誘電体分
離基板の製造方法において、この支持基板を素子間絶縁
膜上に形成されかつ表面を鏡面研磨した多結晶Ｓｉ層と
他の単結晶Ｓｉ基板とを親水性処理後加圧及び加熱して
接触面全体を接着することによシ形成することを特徴と
する。
溝加工する工程と溝加工した基板に素子間絶縁膜を形成
する工程と溝加工し次面に支持基板を形成する工程と素
子間絶縁膜にて島分離する研磨工程とから成る誘電体分
離基板の製造方法において、この支持基板を素子間絶縁
膜上に形成されかつ表面を鏡面研磨した多結晶Ｓｉ層と
他の単結晶Ｓｉ基板とを親水性処理後加圧及び加熱して
接触面全体を接着することによシ形成することを特徴と
する。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のウェハー断面図でおる。（
１００）面を有するＳｉ基板ｌＯを熱酸化して熱酸化膜
２０を形成し、フォトエッチによシ素子分離領域を形成
する部分の酸化膜を除去する（第１図（ａ））。次に酸
化膜２０ｔ−マスクとしてアルカリ系エツチング液でＳ
ｉをエツチングし、■溝部３０を形成する（第１１Ｎ（
ｂｌ ）。さらにマスクとして用いた酸化膜２０を除去
し、改めてＳｉ基板ｌＯの表面に酸化膜を成長させ、こ
れが素子間絶縁膜４０となる。次にその基板表面にＣＶ
Ｄ（気相成長）法によシｖ溝部３０が埋め込まれる程度
に多結晶Ｓｉ層５０ｔ−約数十μｍ−１００μｍ程度積
層する（第１図（Ｃ））。この後、素子間絶縁膜を破壊
しない様に多結晶Ｓｉ面を研削・ポリッシュして鏡面で
非常にフラットな面を得る（第１図（ｄ））。
１００）面を有するＳｉ基板ｌＯを熱酸化して熱酸化膜
２０を形成し、フォトエッチによシ素子分離領域を形成
する部分の酸化膜を除去する（第１図（ａ））。次に酸
化膜２０ｔ−マスクとしてアルカリ系エツチング液でＳ
ｉをエツチングし、■溝部３０を形成する（第１１Ｎ（
ｂｌ ）。さらにマスクとして用いた酸化膜２０を除去
し、改めてＳｉ基板ｌＯの表面に酸化膜を成長させ、こ
れが素子間絶縁膜４０となる。次にその基板表面にＣＶ
Ｄ（気相成長）法によシｖ溝部３０が埋め込まれる程度
に多結晶Ｓｉ層５０ｔ−約数十μｍ−１００μｍ程度積
層する（第１図（Ｃ））。この後、素子間絶縁膜を破壊
しない様に多結晶Ｓｉ面を研削・ポリッシュして鏡面で
非常にフラットな面を得る（第１図（ｄ））。
次に、重ね合わせる一方の単結晶平面Ｓｉ基板ｌＯＯを
用意する。この基板は接着する面が非常にフラットの状
態のものを用意する。この時の単結晶平面Ｓｉ基板の厚
さは約３００〜５００μｍで良い。
用意する。この基板は接着する面が非常にフラットの状
態のものを用意する。この時の単結晶平面Ｓｉ基板の厚
さは約３００〜５００μｍで良い。
この様な２つのＳｉ基板を洗浄した後、親水性化処理を
し乾燥させる。２つのＳｉ基板を重ね合わせ、フラット
な面が接着する様にセットする（第１図（ｅ））。但し
、この状態では接着するウェハー表面が非常に７ラツト
な面に仕上がってもウェハーには反りが生じているので
２つのＳｉ基板面内の接着は部分的とな）好ましくない
。
し乾燥させる。２つのＳｉ基板を重ね合わせ、フラット
な面が接着する様にセットする（第１図（ｅ））。但し
、この状態では接着するウェハー表面が非常に７ラツト
な面に仕上がってもウェハーには反りが生じているので
２つのＳｉ基板面内の接着は部分的とな）好ましくない
。
このため第１図げ）に示す様に、２つのＳｉ基板を定盤
２００ 上にて重ね合わせた後、加圧及び加熱すること
により、ウェハー面内が全体的に接着し水酸基の水素結
合によってつながる。水素結合は接着強度が弱いので、
次に１０００℃〜１２００℃前後の炉に入れて熱処理を
行なう。熱処理とともに脱水縮合が起こシ、ウェハーは
酸素原子を介してつなが、６．１ｏｏｏ℃以上に上昇す
ると結合面の酸素原子はウェハー中に拡散する。この結
果ウェハーはＳｉ原子が直接化学結合によってつながる
。
２００ 上にて重ね合わせた後、加圧及び加熱すること
により、ウェハー面内が全体的に接着し水酸基の水素結
合によってつながる。水素結合は接着強度が弱いので、
次に１０００℃〜１２００℃前後の炉に入れて熱処理を
行なう。熱処理とともに脱水縮合が起こシ、ウェハーは
酸素原子を介してつなが、６．１ｏｏｏ℃以上に上昇す
ると結合面の酸素原子はウェハー中に拡散する。この結
果ウェハーはＳｉ原子が直接化学結合によってつながる
。
この様にして２つのＳｉ基板を接着してできたウェハー
を、ｖｃＫ単結晶千面Ｓｉ基板を必要に応じ、研削面６
０まで研削し、その後Ｖ＠側の単結晶Ｓｉ基板を研削面
７０まで研削する（第１図（ｇ））。
を、ｖｃＫ単結晶千面Ｓｉ基板を必要に応じ、研削面６
０まで研削し、その後Ｖ＠側の単結晶Ｓｉ基板を研削面
７０まで研削する（第１図（ｇ））。
両面研削後、研削面７０をポリツシユして素子間絶縁膜
を露出させ、単結晶島８０がそれぞれ完全絶縁分離され
た状態にする（第１図（ｈ））。
を露出させ、単結晶島８０がそれぞれ完全絶縁分離され
た状態にする（第１図（ｈ））。
以上説明したように本発明は、誘電体分離基板の支持基
板を形成する方法として、単結晶平面Ｓｉ基板を化学的
に接着させることにより、（１１生産能力が向上し、又
従来よシも生産コストが非常に安くできる。
板を形成する方法として、単結晶平面Ｓｉ基板を化学的
に接着させることにより、（１１生産能力が向上し、又
従来よシも生産コストが非常に安くできる。
（２）多結晶Ｓｉ層の浮名が従来の約１／ｌｏ程度にな
りたのでクエハーの反シ変化が小さく、反シをコントロ
ール制御するのが容易である。
りたのでクエハーの反シ変化が小さく、反シをコントロ
ール制御するのが容易である。
といった効果がろる。
第１図（ａｌ〜（ｈｌは本発明の一実施例の誘電体分離
基板の製造工程のウェハー断面図、第２図（ａ）〜（ｅ
ｌは従来の誘電体分離基板の製造工程のウェハー断面図
でわる。 ｔ、ｉｏ、ｔｏｏ・・・・・・Ｓｉ基板、２，２０・・
・・・・酸化膜、３．３０・・・・・・Ｖ溝部、４．４
０・・・・・・素子間絶縁膜、５．５０・・・・・・多
結晶Ｓｉ層、６，７，６０．７０・・・・・・研削面、
８・８０・・・・・・単結晶島、２００・・・・・・定
盤。 ψ１閏 半１面 ｌθ Ｉ０華預晶島 りりＱ
基板の製造工程のウェハー断面図、第２図（ａ）〜（ｅ
ｌは従来の誘電体分離基板の製造工程のウェハー断面図
でわる。 ｔ、ｉｏ、ｔｏｏ・・・・・・Ｓｉ基板、２，２０・・
・・・・酸化膜、３．３０・・・・・・Ｖ溝部、４．４
０・・・・・・素子間絶縁膜、５．５０・・・・・・多
結晶Ｓｉ層、６，７，６０．７０・・・・・・研削面、
８・８０・・・・・・単結晶島、２００・・・・・・定
盤。 ψ１閏 半１面 ｌθ Ｉ０華預晶島 りりＱ
Claims (1)
- 基板の片面側に溝加工する工程と溝加工した基板に素子
間絶縁膜を形成する工程と溝加工した面に支持基板を形
成する工程と素子間絶縁膜にて島分離する研磨工程とか
ら成る誘電体分離基板の製造方法に於いて、前記支持基
板を素子間絶縁膜上に形成されかつ表面を鏡面研磨した
多結晶Ｓｉ層と他の単結晶Ｓｉ基板とを親水性処理後加
圧及び加熱して接触面全体を接着することにより形成す
ることを特徴とする誘電体分離基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61158258A JP2534673B2 (ja) | 1986-07-04 | 1986-07-04 | 誘電体分離基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61158258A JP2534673B2 (ja) | 1986-07-04 | 1986-07-04 | 誘電体分離基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6314449A true JPS6314449A (ja) | 1988-01-21 |
| JP2534673B2 JP2534673B2 (ja) | 1996-09-18 |
Family
ID=15667689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61158258A Expired - Fee Related JP2534673B2 (ja) | 1986-07-04 | 1986-07-04 | 誘電体分離基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2534673B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0245953A (ja) * | 1988-08-08 | 1990-02-15 | Nissan Motor Co Ltd | 半導体基板の製造方法及びその構造 |
| JPH03129752A (ja) * | 1989-07-07 | 1991-06-03 | Shin Etsu Handotai Co Ltd | 誘電体分離基板の製造方法 |
| JPH06104229A (ja) * | 1992-09-18 | 1994-04-15 | Mitsubishi Materials Corp | ウェーハの製造方法 |
| US5331193A (en) * | 1992-02-14 | 1994-07-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device resistant to slip line formation |
| JP2010045310A (ja) * | 2008-08-18 | 2010-02-25 | Disco Abrasive Syst Ltd | 加工方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5333590A (en) * | 1976-09-10 | 1978-03-29 | Hitachi Ltd | Production of substrate for semiconductor integrated circuit |
| JPS6051700A (ja) * | 1983-08-31 | 1985-03-23 | Toshiba Corp | シリコン結晶体の接合方法 |
| JPS61292934A (ja) * | 1985-06-21 | 1986-12-23 | Toshiba Corp | 半導体素子の製造方法 |
-
1986
- 1986-07-04 JP JP61158258A patent/JP2534673B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5333590A (en) * | 1976-09-10 | 1978-03-29 | Hitachi Ltd | Production of substrate for semiconductor integrated circuit |
| JPS6051700A (ja) * | 1983-08-31 | 1985-03-23 | Toshiba Corp | シリコン結晶体の接合方法 |
| JPS61292934A (ja) * | 1985-06-21 | 1986-12-23 | Toshiba Corp | 半導体素子の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0245953A (ja) * | 1988-08-08 | 1990-02-15 | Nissan Motor Co Ltd | 半導体基板の製造方法及びその構造 |
| JPH03129752A (ja) * | 1989-07-07 | 1991-06-03 | Shin Etsu Handotai Co Ltd | 誘電体分離基板の製造方法 |
| US5331193A (en) * | 1992-02-14 | 1994-07-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device resistant to slip line formation |
| JPH06104229A (ja) * | 1992-09-18 | 1994-04-15 | Mitsubishi Materials Corp | ウェーハの製造方法 |
| JP2010045310A (ja) * | 2008-08-18 | 2010-02-25 | Disco Abrasive Syst Ltd | 加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2534673B2 (ja) | 1996-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH0636414B2 (ja) | 半導体素子形成用基板の製造方法 | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| CA2030484A1 (en) | Semiconductor pressure sensor and method for manufacturing the same | |
| JPS6314449A (ja) | 誘電体分離基板の製造方法 | |
| JPH0613456A (ja) | 半導体装置の製造方法 | |
| JPH09246506A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS6354740A (ja) | 集積回路基板の製造方法 | |
| JPS6412543A (en) | Manufacture of semiconductor device | |
| JP3194822B2 (ja) | 複合基板材料の製造方法 | |
| JP3585337B2 (ja) | 中空梁を有するマイクロデバイス及びその製造方法 | |
| JP2584639B2 (ja) | 半導体基板の製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| JPS63226914A (ja) | 半導体装置の製造方法 | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| JPH0342814A (ja) | 半導体基板の製造方法 | |
| JPH03136346A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH05160087A (ja) | 半導体基板の製造方法 | |
| JPH029148A (ja) | 集積回路用基板の製造方法 | |
| JPS63205926A (ja) | 誘電体分離基板の製造方法 | |
| JPH02194650A (ja) | 貼り合わせ基板の製造方法 | |
| JPH0346315A (ja) | 半導体基板の製造方法 | |
| JPH02181469A (ja) | 半導体基板の製造方法 | |
| JPS6337652A (ja) | 半導体デバイス用基板の接着方法 | |
| JPH0223629A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |