JPH05160087A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH05160087A JPH05160087A JP31947391A JP31947391A JPH05160087A JP H05160087 A JPH05160087 A JP H05160087A JP 31947391 A JP31947391 A JP 31947391A JP 31947391 A JP31947391 A JP 31947391A JP H05160087 A JPH05160087 A JP H05160087A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- nitride film
- silicon nitride
- polished
- wafers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 二枚のシリコンウエハを絶縁層を介して張り
合わせて成るSOI 基板に関し，上記構造のSOI 基板にお
ける湾曲の発生を防止することを目的とする。 【構成】 シリコンウエハの研磨面に窒化シリコン膜を
堆積し, この窒化シリコン膜の表面を研磨してから, 別
のシリコンウエハの研磨面と重ね合わせて熱圧着する。
合わせて成るSOI 基板に関し，上記構造のSOI 基板にお
ける湾曲の発生を防止することを目的とする。 【構成】 シリコンウエハの研磨面に窒化シリコン膜を
堆積し, この窒化シリコン膜の表面を研磨してから, 別
のシリコンウエハの研磨面と重ね合わせて熱圧着する。
Description
【０００１】
【産業上の利用分野】本発明は二つのシリコンウエハを
張り合わせて成るSOI(silicon on insulator) 構造の半
導体基板に関する。
張り合わせて成るSOI(silicon on insulator) 構造の半
導体基板に関する。
【０００２】
【従来の技術】SOI 基板は, 半導体素子の寄生容量の低
減, CMOSトランジスタにおけるラッチアップ現象を防止
する上で有効であり, 将来の高密度半導体集積回路の基
板として有望視されており, その実用化が進められてい
る。
減, CMOSトランジスタにおけるラッチアップ現象を防止
する上で有効であり, 将来の高密度半導体集積回路の基
板として有望視されており, その実用化が進められてい
る。
【０００３】SOI 基板の製造方法の一つとして, 二つの
シリコンウエハをSiO2層を介して張り合わせ, その一方
を所定厚さに薄層化するものがある。
シリコンウエハをSiO2層を介して張り合わせ, その一方
を所定厚さに薄層化するものがある。
【０００４】
【発明が解決しようとする課題】しかし, 上記のように
一方のシリコンウエハを研磨して薄いシリコン層にする
と, 通常, このシリコン層が凸面となるように湾曲す
る。この湾曲は, シリコンウエハとSiO2層の熱膨張率が
大きく異なることに起因している。ちなみに，シリコン
結晶およびSiO2の熱膨張率は, それぞれ, 2.5 ×10-6/
℃および 1.6×10-7/ ℃であり, シリコン結晶の方が15
倍も大きい。このため, 張り合わせた状態のシリコンウ
エハとSiO2層との間には, シリコンウエハを内側に湾曲
しようとするような応力が発生している。したがって,
一方のシリコンウエハが薄くされると, この側の応力が
開放される結果, このシリコンウエハ側が凸面となるよ
うな湾曲が生じる。SOI 基板にこのような湾曲が存在す
ると, リソグラフ工程において精確なパターンを形成す
ることが不可能となるのみならず, いわゆる真空チャッ
ク等の基板を固定あるいは移動する手段を有効に作動さ
せることが困難となる。
一方のシリコンウエハを研磨して薄いシリコン層にする
と, 通常, このシリコン層が凸面となるように湾曲す
る。この湾曲は, シリコンウエハとSiO2層の熱膨張率が
大きく異なることに起因している。ちなみに，シリコン
結晶およびSiO2の熱膨張率は, それぞれ, 2.5 ×10-6/
℃および 1.6×10-7/ ℃であり, シリコン結晶の方が15
倍も大きい。このため, 張り合わせた状態のシリコンウ
エハとSiO2層との間には, シリコンウエハを内側に湾曲
しようとするような応力が発生している。したがって,
一方のシリコンウエハが薄くされると, この側の応力が
開放される結果, このシリコンウエハ側が凸面となるよ
うな湾曲が生じる。SOI 基板にこのような湾曲が存在す
ると, リソグラフ工程において精確なパターンを形成す
ることが不可能となるのみならず, いわゆる真空チャッ
ク等の基板を固定あるいは移動する手段を有効に作動さ
せることが困難となる。
【０００５】本発明は, 上記のような従来の張り合わせ
方法におけるような湾曲が存在しないSOI 基板を提供可
能とすることを目的とす。
方法におけるような湾曲が存在しないSOI 基板を提供可
能とすることを目的とす。
【０００６】
【課題を解決するための手段】上記目的は, 二つのシリ
コンウエハのうちの少なくとも一方における研磨された
表面に窒化シリコン膜を形成し, 該窒化シリコン膜の表
面を研磨し, 該二つのシリコンウエハのそれぞれの研磨
面を該窒化シリコン膜の研磨された表面を間にして重ね
合わせて熱圧着し,前記熱圧着された二つのシリコンウ
エハの一方を所定厚さに研磨する諸工程を含むことを特
徴とする本発明に係る半導体基板の製造方法によって達
成される。
コンウエハのうちの少なくとも一方における研磨された
表面に窒化シリコン膜を形成し, 該窒化シリコン膜の表
面を研磨し, 該二つのシリコンウエハのそれぞれの研磨
面を該窒化シリコン膜の研磨された表面を間にして重ね
合わせて熱圧着し,前記熱圧着された二つのシリコンウ
エハの一方を所定厚さに研磨する諸工程を含むことを特
徴とする本発明に係る半導体基板の製造方法によって達
成される。
【０００７】
【作用】窒化シリコンの熱膨張率は3.7 ×10-6/ ℃であ
り, SiO2に比べてシリコン結晶に近い。したがって, 窒
化シリコン膜を介して張り合わされたシリコンウエハに
は湾曲が生じ難くなる。しかしながら, シリコンウエハ
表面に形成されたままの窒化シリコン膜を介して二枚の
シリコンウエハを張り合わせても, 実用的に充分な接着
強度が得られない。これは, シリコンウエハ上に, 例え
ばCVD(化学気相成長）法によって堆積された窒化シリコ
ン膜の表面の平均粗さ(RA)は, 10〜数10nmであるためで
ある。シリコンウエハ表面を熱酸化して形成されたSiO2
膜のRAは１nm以下である。シリコンウエハを鏡面研磨す
るのと同様の方法を用いて窒化シリコン膜表面を研磨す
ることにより, RAを１nm以下にしてから熱圧着すると,
熱酸化膜を介して張り合わせたSOI 基板と同等の接着強
度が得られる。
り, SiO2に比べてシリコン結晶に近い。したがって, 窒
化シリコン膜を介して張り合わされたシリコンウエハに
は湾曲が生じ難くなる。しかしながら, シリコンウエハ
表面に形成されたままの窒化シリコン膜を介して二枚の
シリコンウエハを張り合わせても, 実用的に充分な接着
強度が得られない。これは, シリコンウエハ上に, 例え
ばCVD(化学気相成長）法によって堆積された窒化シリコ
ン膜の表面の平均粗さ(RA)は, 10〜数10nmであるためで
ある。シリコンウエハ表面を熱酸化して形成されたSiO2
膜のRAは１nm以下である。シリコンウエハを鏡面研磨す
るのと同様の方法を用いて窒化シリコン膜表面を研磨す
ることにより, RAを１nm以下にしてから熱圧着すると,
熱酸化膜を介して張り合わせたSOI 基板と同等の接着強
度が得られる。
【０００８】
【実施例】図１は本発明の実施例の工程説明図であっ
て，例えば６インチの直径を有する第１のシリコンウエ
ハ１の研磨された表面に，例えば周知のCVD 法により厚
さ約１μm の窒化シリコン膜２を堆積する。前記のよう
に, 窒化シリコン膜２表面にはRAで10〜数10nmの凹凸が
存在する。
て，例えば６インチの直径を有する第１のシリコンウエ
ハ１の研磨された表面に，例えば周知のCVD 法により厚
さ約１μm の窒化シリコン膜２を堆積する。前記のよう
に, 窒化シリコン膜２表面にはRAで10〜数10nmの凹凸が
存在する。
【０００９】次いで, 同図(b) に示すように, 窒化シリ
コン膜２の表面を, 例えばシリコンウエハの鏡面研磨に
用いるコロイダルシリカを研磨剤として用いて研磨す
る。窒化シリコン膜２を厚さにして約 200 nm 研磨する
と, その表面はRAで１nm以下の鏡面となる。この研磨
は, 例えば図２に示す装置を用いて行う。すなわち，回
転する研磨治具５に取りつけたシリコンウエハ１を, シ
リコンウエハ１より大きな直径を有する回転する定盤７
上に張りつけた研磨布６に押圧しながら, ノズル８から
研磨剤を供給する。研磨治具５と定盤７の回転速度は,
ともに90rpm 程度である。
コン膜２の表面を, 例えばシリコンウエハの鏡面研磨に
用いるコロイダルシリカを研磨剤として用いて研磨す
る。窒化シリコン膜２を厚さにして約 200 nm 研磨する
と, その表面はRAで１nm以下の鏡面となる。この研磨
は, 例えば図２に示す装置を用いて行う。すなわち，回
転する研磨治具５に取りつけたシリコンウエハ１を, シ
リコンウエハ１より大きな直径を有する回転する定盤７
上に張りつけた研磨布６に押圧しながら, ノズル８から
研磨剤を供給する。研磨治具５と定盤７の回転速度は,
ともに90rpm 程度である。
【００１０】次いで, 図１(c) に示すように, シリコン
ウエハ１の窒化シリコン膜２を, 同じく６インチの直径
を有する第２のシリコンウエハ３の研磨された表面と重
ね合わせて熱圧着する。この熱圧着の条件は, 上記のよ
うに重ね合わされたシリコンウエハ１および２を窒素雰
囲気中800 ℃に加熱した状態で, 両者ウエハの間に直流
300 V のパルスを印加する。このようにして張り合わさ
れたシリコンウエハ１と３との間の接着強度は, 引っ張
り試験機を用いて測定された値で約2000Kg/cm2であり,
通常のSiO2層を介して張り合わされたSOI 基板の接着強
度と同等であった。
ウエハ１の窒化シリコン膜２を, 同じく６インチの直径
を有する第２のシリコンウエハ３の研磨された表面と重
ね合わせて熱圧着する。この熱圧着の条件は, 上記のよ
うに重ね合わされたシリコンウエハ１および２を窒素雰
囲気中800 ℃に加熱した状態で, 両者ウエハの間に直流
300 V のパルスを印加する。このようにして張り合わさ
れたシリコンウエハ１と３との間の接着強度は, 引っ張
り試験機を用いて測定された値で約2000Kg/cm2であり,
通常のSiO2層を介して張り合わされたSOI 基板の接着強
度と同等であった。
【００１１】次いで, 同図(d) に示すように, 例えばシ
リコンウエハ３を, 全体の厚さが均一に１〜２μm にな
るまで研磨してSOI 基板が完成する。この研磨は, 通常
とSOI 基板の製造と同様に, コロイダルシリカ等の機械
的化学的研磨剤を用いて行う。このようにして作製され
た直径６インチのSOI 基板には魔鏡法で検出されるよう
な湾曲がほとんど生じないことが確認された。
リコンウエハ３を, 全体の厚さが均一に１〜２μm にな
るまで研磨してSOI 基板が完成する。この研磨は, 通常
とSOI 基板の製造と同様に, コロイダルシリカ等の機械
的化学的研磨剤を用いて行う。このようにして作製され
た直径６インチのSOI 基板には魔鏡法で検出されるよう
な湾曲がほとんど生じないことが確認された。
【００１２】なお, 上記における窒化シリコン膜２表面
の研磨には, コロイダルシリカの他の, 例えばアルミ
ナ, 酸化ジルコニウム, 酸化セリウムあるいは炭化珪素
等の研磨材を処方して用いてもよい。
の研磨には, コロイダルシリカの他の, 例えばアルミ
ナ, 酸化ジルコニウム, 酸化セリウムあるいは炭化珪素
等の研磨材を処方して用いてもよい。
【００１３】
【発明の効果】本発明によれば, 二枚のシリコンウエハ
を張り合わせて成るSOI 基板における湾曲の発生が防止
され, SOI 基板に高精度のパターンを形成可能となる。
また,真空チャックによる基板の固定および移動を確実
に行うことが可能となる。その結果, SOI 構造の高密度
・高性能の半導体集積回路の開発, 実用化を促進すると
ともに, その製造工程を安定にし, 製造歩留まりを向上
する等の効果がある。
を張り合わせて成るSOI 基板における湾曲の発生が防止
され, SOI 基板に高精度のパターンを形成可能となる。
また,真空チャックによる基板の固定および移動を確実
に行うことが可能となる。その結果, SOI 構造の高密度
・高性能の半導体集積回路の開発, 実用化を促進すると
ともに, その製造工程を安定にし, 製造歩留まりを向上
する等の効果がある。
【図１】 本発明の実施例の工程説明図
【図２】 本発明の実施例に用いた研磨装置の概要構成
図
図
１ シリコンウエハ ２ 窒化シリコン膜 ３ シリコンウエハ ５ 研磨治具 ６ 研磨布 ７ 定盤 ８ ノズル
Claims (1)
- 【請求項１】 二つのシリコンウエハのうちの少なくと
も一方における研磨された表面に窒化シリコン膜を形成
する工程と， 該窒化シリコン膜の表面を研磨する工程と， 該二つのシリコンウエハのそれぞれの研磨面を該窒化シ
リコン膜の研磨された表面を間にして重ね合わせて熱圧
着する工程と， 前記熱圧着された二つのシリコンウエハの一方を所定厚
さに研磨する工程とを含むことを特徴とする半導体基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31947391A JPH05160087A (ja) | 1991-12-04 | 1991-12-04 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31947391A JPH05160087A (ja) | 1991-12-04 | 1991-12-04 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160087A true JPH05160087A (ja) | 1993-06-25 |
Family
ID=18110595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31947391A Withdrawn JPH05160087A (ja) | 1991-12-04 | 1991-12-04 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160087A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127244A (en) * | 1997-12-27 | 2000-10-03 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing semiconductor device |
| US6171931B1 (en) * | 1994-12-15 | 2001-01-09 | Sgs-Thomson Microelectronics S.R.L. | Wafer of semiconductor material for fabricating integrated devices, and process for its fabrication |
| KR20020060457A (ko) * | 2001-01-11 | 2002-07-18 | 송오성 | 에스오아이 기판의 제조방법 |
| JP2006528422A (ja) * | 2003-07-21 | 2006-12-14 | コミサリヤ・ア・レネルジ・アトミク | 積重ね構造およびそれの作成方法 |
-
1991
- 1991-12-04 JP JP31947391A patent/JPH05160087A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6171931B1 (en) * | 1994-12-15 | 2001-01-09 | Sgs-Thomson Microelectronics S.R.L. | Wafer of semiconductor material for fabricating integrated devices, and process for its fabrication |
| US6127244A (en) * | 1997-12-27 | 2000-10-03 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing semiconductor device |
| KR20020060457A (ko) * | 2001-01-11 | 2002-07-18 | 송오성 | 에스오아이 기판의 제조방법 |
| JP2006528422A (ja) * | 2003-07-21 | 2006-12-14 | コミサリヤ・ア・レネルジ・アトミク | 積重ね構造およびそれの作成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100755999B1 (ko) | 반도체 웨이퍼의 박형화 방법 및 박형 반도체 웨이퍼 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH01312828A (ja) | 半導体の製造方法 | |
| JP2833305B2 (ja) | 半導体基板の製造方法 | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| JP3496508B2 (ja) | 張り合わせシリコンウェーハおよびその製造方法 | |
| US5686364A (en) | Method for producing substrate to achieve semiconductor integrated circuits | |
| JPH05160087A (ja) | 半導体基板の製造方法 | |
| JP2552936B2 (ja) | 誘電体分離基板およびこれを用いた半導体集積回路装置 | |
| JPH0613593A (ja) | 半導体基板 | |
| JPH0945882A (ja) | 半導体基板及びその製造方法 | |
| JPH07183477A (ja) | 半導体基板の製造方法 | |
| JP2604488B2 (ja) | 接合ウエハおよびその製造方法 | |
| JP3463345B2 (ja) | 研磨装置および研磨方法と張り合わせ方法 | |
| JP3518083B2 (ja) | 基板の製造方法 | |
| JP2754295B2 (ja) | 半導体基板 | |
| JPS61174661A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04226031A (ja) | 半導体ウエハの製造方法および該ウエハから成る半導体装置の製造方法 | |
| JP2927280B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| JP2001110765A (ja) | 高精度ウェーハとその製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH05304062A (ja) | 接合ウェーハ及びその製造方法 | |
| JPH02237066A (ja) | 半導体装置の製造方法 | |
| JPH05160089A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |