JP3463345B2 - 研磨装置および研磨方法と張り合わせ方法 - Google Patents

研磨装置および研磨方法と張り合わせ方法

Info

Publication number
JP3463345B2
JP3463345B2 JP10865194A JP10865194A JP3463345B2 JP 3463345 B2 JP3463345 B2 JP 3463345B2 JP 10865194 A JP10865194 A JP 10865194A JP 10865194 A JP10865194 A JP 10865194A JP 3463345 B2 JP3463345 B2 JP 3463345B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
bonding
substrate
polishing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10865194A
Other languages
English (en)
Other versions
JPH07320995A (ja
Inventor
安教 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10865194A priority Critical patent/JP3463345B2/ja
Publication of JPH07320995A publication Critical patent/JPH07320995A/ja
Application granted granted Critical
Publication of JP3463345B2 publication Critical patent/JP3463345B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、半導体基板を研磨して
鏡面を形成する研磨装置および研磨方法と、SOI構造
の半導体基板を製造する際に用いられる張り合わせ方法
に関する。 【0002】 【従来の技術】例えば、半導体技術の分野では、高性能
化および高集積化を図るため、SOI構造の半導体装置
が盛んに開発されている。SOI構造の半導体装置を製
造するための手段として、半導体基板相互を張り合わせ
る技術が開発されている。半導体基板を張り合わせるに
は、例えば、張り合わせようとする半導体基板相互の面
を研磨して平坦化し、その平坦面相互を、清浄な条件下
で接触させ、両面に存在する水ないし水酸基の作用によ
る水素結合によって仮接着し、その後、熱処理すること
などにより、完全な張り合わせ基板が完成する。熱処理
後の基板相互の張り合わせ強度は、一般に、200kg
/cm2 以上であり、場合によっては、2000kg/
cm2 にもなる。 【0003】このような張り合わせ基板の製造方法にお
いては、半導体基板に平坦面を高精度に形成すること、
および、半導体基板相互の張り合わせを良好に行うこと
が要求される。 【0004】先ず、従来の張り合わせ基板の製造方法に
おける半導体基板の平坦面の形成方法について説明す
る。半導体基板の平坦面の形成は、例えば、図5(C)
に示すように、表面に研磨用パッド8を貼り付けた研磨
用定磐9を回転させ、保持具10でチャックした半導体
基板1の一方の面を、回転した研磨用パッド8に接触さ
せて行う。図5(A)は、図5(C)に示す保持具10
の断面図である。図5(A)に示すように、保持具10
は、いわゆるソフトチャッキング方式の保持具であり、
ワークプレート2の表面にポリウレタンの多孔質弾性パ
ッド3が貼り付けてあり、半導体基板1の外周をガラス
エポキシ樹脂製のリング4で拘束してチャックする。保
持具10によれば、多孔質弾性パッド3の含水量によっ
て、チャック時に生じる半導体基板1のひずみを低減す
ることを目的とする。 【0005】従来では、図5(A)に示す保持具10の
他に、図5(B)に示す保持具11も用いられている。
図5(B)に示すように、保持具11は、ガイド部6の
内側に外側に向かって突き出た複数の吸引口5を有し、
これらの吸引口5に半導体基板1の一方の面を真空吸着
させて半導体基板1をチャックする。 【0006】次に、従来の半導体基板の張り合わせ方法
について説明する。図6は、従来の半導体基板の張り合
わせ方法について説明するための断面図である。図6に
示すように、従来では、半導体基板13を固定吸着保持
具12により平坦に保持し、他方の半導体基板14を、
その研磨面中央部が凸状になるように保持する可動吸着
保持具15で保持する。そして、可動吸着保持具15を
固定吸着保持具12に対して近づけ、半導体基板14の
研磨面中央部を他方の半導体基板13の研磨面に接触さ
せ、その後、可動吸着保持具15による吸着を解除する
ことにより、両半導体基板13、14相互を、間に気泡
が入らないように仮吸着する。 【0007】図7は、従来の張り合わせ基板の製造方法
における半導体基板の張り合わせ方法のその他の例につ
いて説明するための断面図である。この張り合わせ方法
は、張り合わせる一方の半導体基板18を固定吸着保持
具19に真空吸着させ、張り合わせる他方の半導体基板
17を可動吸着保持具16に真空吸着させる。そして、
可動吸着保持具16を固定吸着保持具19に近づけ、半
導体基板17と半導体基板18と接触して張り合わせ
る。 【0008】 【発明が解決しようとする課題】しかし、上述した図5
(A)に示す保持具10を用いた場合、半導体基板1自
身のひずみは十分に低減できず、このひずみによって、
研磨用パッド8側に突き出た部分の研磨量が多くなり、
平坦面に研磨ムラが生じるという問題がある。また、上
述した図5(B)に示す保持具11を用いて半導体基板
に平坦面を形成した場合、半導体基板1のうち、吸引口
5に吸着された部分以外の部分が研磨用定磐9に向かっ
て突出し、この部分の研磨量が多くなる。その結果、半
導体基板1の平坦面には凹部が生じ、厚さにバラツキや
ディンプルが生じるという問題がある。 【0009】また、図6に示す従来の張り合わせ方法で
は、可動吸着保持具15による吸着を解除した段階で、
半導体基板14の周辺部が瞬間的に他方の半導体基板1
3に対して張り合わせられることになり、以前として気
泡が残った状態で張り合わせが行われる可能性がある。
また、半導体基板14を反らせた状態から、瞬間的に張
り合わせするため、半導体基板に既に形成してあるパタ
ーンが伸縮したりするなどのおそれもある。特に、パタ
ーンの微細化が進んでいる今日では、パターンの伸縮を
生じさせるおれれがある張り合わせ方法は、好ましくな
い。 【0010】さらに、図7に示す従来の張り合わせ方法
では、半導体基板17と半導体基板18との間に気泡が
残った状態で張り合わせが行われてしまうという問題が
ある。 【0011】本発明は、上述した従来技術の問題を解決
し、半導体基板に平坦面を高精度に形成できる研磨装置
およびその方法を提供することを第1の目的とする。ま
た、本発明は、SOI構造の半導体基板を張り合わせ方
式で製造する際に、半導体基板相互の張り合わせを良好
に行うことができる張り合わせ方法を提供することを第
2の目的とする。 【0012】 【0013】 【0014】 【課題を解決するための手段】本発明の張り合わせ方法
は、少なくとも二枚の基板を張り合わせて張り合わせ基
板を製造するための張り合わせ方法であって、第1の基
板を第1の吸着手段に吸着固定し、第2の基板に強度を
持たせて基板のソリを制御するフッ素樹脂製チャック
第2の基板の一方の面に装着し、前記フッ素樹脂製チャ
ックが装着された第2の基板の他方の面を、第1の基板
の表面で浮かせ、前記第1の基板の表面と前記第2の基
板の他方の面とを徐々に接合する。 【0015】 【0016】 【作用】本発明の張り合わせ方法では、先ず、第1の基
板が第1の吸着手段に吸着される。補強手段が第2の基
板の一方の面に装着される。そして、フッ素樹脂製チャ
ックが装着された第2の基板の他方の面と、第1の基板
の表面とが近づけられ、第2の基板は第1の基板の表面
で浮いた状態になる。次に、前記第1の基板の表面と前
記第2の基板の他方の面とを、例えば中央部から徐々に
接合を進行させて前記第1の基板と前記第2の基板とが
張り合わさる。この張り合わせの過程において、フッ素
樹脂製チャックによって、第2の基板には所定の強度が
与えられ、第2の基板のソリが制御される。その結果、
基板に形成されたパターンの伸縮を抑制でき、次工程で
のマスク合わせ時のズレが抑制できるため、かかるズレ
による製造歩留りの低下を抑制できる。 【0017】 【実施例】以下、本発明の一実施例に係わる研磨装置お
よびその方法と、張り合わせ装置およびその方法とを図
面を参照しつつ詳細に説明する。先ず、本実施例の研磨
装置およびその方法について説明する。図1(A)は本
発明の一実施例に係わる研磨装置に用いられる可動吸着
保持具30を説明するための概略断面図、図1(B)は
図1(A)に示す可動吸着保持具30を用いた本実施例
の研磨装置36を説明するための概略断面図である。図
1(A)に示すように、可動吸着保持具30は、上面に
通孔35を有し内部に多孔質剛性部材33を格納した円
筒型のガイド部34と、このガイド部34の底面部とな
るパッド32と、通孔35を介してガイド部34の内部
に真空吸引力を供給する真空吸引部(図示せず)とを有
する。 【0018】多孔質剛性部材33は、多孔質であるポー
ラス状のセラミックを用いて構成され、通孔35を介し
て供給された真空吸引力をパッド32に伝達する。多孔
質剛性部材33は、例えば、ガイド部34の内部形状に
応じた円柱型をしている。多孔質弾性部材33は、多孔
質であることと、所定の剛性を有することが要求され、
この要求が満たされれば、多孔質セラミックス以外に、
多孔質硬質剛性樹脂などを用いることができる。 【0019】ガイド部34は、真空吸着部から通孔35
を介して多孔質剛性部材33に伝達される真空吸引力を
保持する役割を有し、外部との空気の出入りをシールド
する。パッド32は、多孔質弾性部材であるポーラス状
の発砲ウレタンを用いて構成され、ガイド部34の底部
となる薄板形状を有し、多孔質剛性部材33を介して伝
達された真空吸引部からの真空吸引力を外部に伝達す
る。パッド32は、多孔質であることと、所定の弾性を
有することが要求され、この要求が満たされれば、発泡
ウレタン以外に、その他の軟質多孔質合成樹脂、多孔質
ゴムなどを用いることができる。また、パッド32は、
多孔質剛性部材33に比較して薄いことが好ましく、具
体的には、その膜厚は0.2〜1.0mm程度が好まし
い。 【0020】本実施例の研磨装置36は、図1(B)に
示すように、上述した可動吸着保持具30と、回転軸3
8aを中心として回転する研磨用定磐38と、研磨用定
磐38の表面に貼り付けられた研磨用パッド37とを有
する。 【0021】研磨装置36の作用について説明する。研
磨用定磐38は回転軸38aを中心として回転する。次
に、可動吸着保持具30を、真空吸着部からの真空吸引
を行った状態で、パッド32を半導体基板31の一方の
面に近づける。パッド32が半導体基板31の一方の面
に近づくと、多孔質剛性部材33およびパッド32を介
して伝達される真空吸引力によって半導体基板31の裏
面がパッド32に吸着され、半導体基板31のチャック
が行われる。このとき、パッド32が孔の間隔の密な多
孔質部材であることから、半導体基板31の裏面には、
真空吸着部からの吸引力がムラなく供給される。また、
パッド31が弾性部材であることから、半導体基板31
の裏面にキズを付けることを抑制できる。さらには、パ
ッド32の一方の面に装着される多孔質剛性部材33に
よって、パッド32が変形することが抑制される。ま
た、多孔質剛性部材33も多孔質なので、吸引手段から
の吸引力がパッド全体に伝達され、吸引ムラが生じるこ
ともない。その結果、半導体基板31をパッド32の他
方の面に高い平坦性をもって吸着できる。 【0022】次に、可動吸着保持具30を移動し、パッ
ド32に吸着された半導体基板31の他方の面を、研磨
用定磐38に応じて回転する研磨用パッド37に平坦に
接触させる。これによって、半導体基板31の他方の面
は、回転する研磨用パッド37で研磨されて平坦化され
る。このとき、パッド32は高い弾性を有する発砲ウレ
タンを材質としていることから、研磨用定磐38の振れ
が生じた場合でも、パッド32が振れによる衝撃を緩和
する役割を果たす。そのため、研磨用定磐38に振れが
生じた場合でも、半導体基板31の研磨面にダメージが
生じることを抑制できる。 【0023】また、半導体基板31は高精度な平坦性を
もって可動吸着保持具30にチャックされているため、
研磨用パッド37による半導体基板31の研磨も高精度
な平坦性をもって行われる。その結果、半導体基板31
には、ディンプルの発生が非常に少ない高精度に平坦化
された研磨面が形成される。特に、研磨時の荷重が軽い
場合には、研磨面は、半導体基板31のソリの影響を受
けやすくなるが、本実施例では、かかる場合にも、高精
度に平坦化された研磨面を半導体基板に形成できる。 【0024】次に、本実施例の張り合わせ方法について
説明する。図2(A)は本実施例の張り合わせ方法を説
明するための概略断面図、図3,4は本実施例の張り合
わせ方法を用いてSOI構造の半導体装置を製造する例
を示す要部断面図である。図2〜4は、本実施例の張り
合わせ方法を用いて、半導体基板相互の張り合わせを実
現し、例えばSOI構造の半導体基板を得る例を示して
いる。 【0025】図2(A)に示すように、本実施例の張り
合わせ方法では、張り合わせを行おうとする一方の半導
体基板42をチャックする固定吸着保持具41と、張り
合わせを行おうとする他方の半導体基板43に装着され
る補強部材44と、半導体基板43の中央付近の一点を
半導体基板42に向かって(図中矢印の向きに向かっ
て)押圧する押圧部(図示せず)とを用いる。固定吸着
保持具41は、一方の半導体基板42を、平坦性を保持
しつつ固定する。 【0026】押圧部は、フリーな状態にある半導体基板
43の一点を半導体基板42に向かって押圧し、半導体
基板43と半導体基板42との間で、水素結合を利用し
た張り合わせを押圧部から周縁部に向かって進行させ
る。このとき、未だ張り合わせが行われていない周縁部
では、基板相互間に数μmの隙間を有し、この隙間に存
在する空気による反発力によって基板相互間に所定間隔
を保持している。従って、張り合わせが進行している過
程においては、半導体基板42にはソリが生じている。
このように、半導体基板42にソリを発生させながら、
押圧部から周縁部に張り合わせを進行させるのは、半導
体基板42,43相互間の気泡を外側に押し出せながら
張り合わせを行うことで、張り合わせ面に気泡が残存す
ることを防止するためである。 【0027】補強部材44は、例えば、半導体基板43
の平面方向の形状に応じた形状をしたポリテトラフルオ
ルエチレンなどのフッ素樹脂製の部材で構成され、張り
合わせを行う半導体基板43に真空状態で装着される。
補強部材44は、所定の厚みを有し、その厚みに応じて
半導体基板43のソリを制御する。 【0028】このように、半導体基板43のソリを制御
するのは以下の理由による。前述したように、半導体基
板42にはソリが生じており、このソリに応じて半導体
基板42は部分的に伸びた状態になっている。従って、
半導体基板42は部分的に伸ばされながら半導体基板4
3と張り合わされる。一方、半導体基板43も固定吸着
保持具41にチャックされた状態では、所定の伸びを有
している。そのため、張り合わせによって半導体基板4
3に伸縮があると、マスク合わせ時に合わせズレが生じ
る。従って、本実施例では、補強部材44の厚みを調整
することで、張り合わせの際に、半導体基板43の伸び
を制御し、伸縮を最小限にする。すなわち、補強部材4
4の厚みを調整することで、補強部材44に吸着された
半導体基板43の剛性を調整し、これによって、半導体
基板43のソリを調整する。張り合わせ後には、補強部
材44と半導体基板43との真空吸着を解除し、補強部
材44は取り除く。 【0029】次に、本実施例の張り合わせ方法が用いら
れるSOI構造の半導体装置を製造する方法について説
明する。本実施例で用いる半導体基板42には、例えば
図3に示すような方法で薄膜が成膜してある。すなわ
ち、同図(A)に示すように、半導体基板42の表面に
は、素子分離用段差が形成され、同図(B)に示すよう
に、その表面に酸化シリコンなどで構成される絶縁膜4
5が熱酸化などの手段で成膜される。そして、同図
(c)に示すように、絶縁膜45の上に、例えばポリシ
リコン膜などで構成される平坦化層46がCVD法など
で成膜され、同図(c)に示すように、平坦化層46の
表面が平坦に研磨される。 【0030】SOI構造の半導体装置を製造するために
は、一方の半導体基板42の表面に成膜しある平坦化層
46の表面を研磨し、その研磨面に対し、図4(e)に
示すように、他方の半導体基板43の研磨面を張り合わ
せる。張り合わせ後には、同図(f),(g)に示すよ
うに、一方の半導体基板42の表面を素子分離用段差部
分まで研磨することにより、絶縁膜45上に分離された
半導体層42aを得る。このようなSOI構造を採用す
ることにより、SRAM、DRAMおよびその他の半導
体装置の高集積化および高性能化などを実現できる。 【0031】本実施例の張り合わせ方法は、このような
SOI構造の半導体装置を得るための一手段として用い
ることができる。すなわち、先ず、張り合わせ工程に先
立ち、半導体基板42,43の張り合わせ面の研磨を行
う。研磨に際しては、例えば、前述した図1に示す研磨
装置36を用いることが好ましい。研磨装置36による
半導体基板42,43の研磨が終了した後に、半導体基
板42,43の研磨面同士の水素結合力を十分に利用す
るため、研磨面の親水性処理を行うことが好ましい。親
水性処理は、まずフッ酸などで半導体基板42,43の
表面を洗浄し、その後直ちにアンモニア−過酸化水素水
混合液で処理することなどにより行われる。場合によっ
ては、フッ酸処理は省略しても良い。このような処理に
より、基板表面がOHリッチとなり、結合力が高まると
考えられる。 【0032】次に、図2(A)に示すように、張り合わ
せる一方の半導体基板42を、その平坦性を保持しつ
つ、しかも研磨面が上に位置するように、固定吸着保持
具41でチャックする。このとき、半導体基板43は所
定の伸びを有した状態で、固定吸着保持具41に固定さ
れている。また、張り合わせる他方の半導体基板43の
研磨面の裏面に、補強部材44を真空密着させる。 【0033】そして、補強部材44と共に半導体基板4
3を移動させて、半導体基板43の研磨面を半導体基板
42の研磨面に近づける。そして、これらの基板同士が
接触しない距離以上(例えば1mm)離れた位置で補強
部材44が装着された半導体43を半導体基板42に向
かって落下させる。このとき、半導体基板42と43と
が数μmの間隔になると、空気の粘性抵抗によって、半
導体基板43が42の上にわずかな間隔で浮上した状態
(フリーな状態)になる。これは、半導体基板43と4
2間の静電気力等の作用も寄与していると考えられる。 【0034】そして、押圧部によって、半導体基板43
の裏面の中央付近の一点を半導体基板42に向かって押
圧し、当該押圧部を半導体基板42に圧接する。これに
よって、半導体基板42,43相互間の張り合わせが、
当該押圧部から周縁部に向かって進行する。このとき、
未だ張り合わせが行われていない周縁部では、基板相互
間に数μmの隙間を有し、この隙間に存在する空気によ
る反発力によって基板相互間に所定間隔を保持してい
る。従って、張り合わせが進行している過程において
は、半導体基板43にはソリが生じており、半導体基板
42はソリに応じて部分的に延ばされながら半導体基板
42に張り合わされる。そのため、半導体基板43に
は、半導体基板43と接着後、縮もうとする力が働く。
本実施例では、半導体基板43のソリは、補強部材44
の厚みによって接着時のソリが調整される。 【0035】そのため、半導体基板42のソリを調整す
ることで、張り合わせの際に、半導体基板43による伸
縮を抑制でき、結果として半導体基板42のパターン伸
縮が抑制される。従って、パターンの微細化が進んだL
SIに対しても、十分な張り合わせ精度を持つことが可
能となる。 【0036】半導体基板42,43相互間の水素結合に
よる張り合わせが完全に終了すると、半導体基板43か
ら補強部材44が外され、次に、固定吸着保持具41に
よる半導体基板42の吸着が解除され、張り合わせが完
了する。 【0037】上述したように、本実施例の張り合わせ方
法によれば、張り合わせを行う半導体基板の伸びを高精
度に制御できる。その結果、半導体基板42の張り合わ
せを高精度に行うことができ、張り合わせに伴うパター
ンズレに起因する歩留りの低下を抑制できる。また、微
細化が進LSIの製造にも有効に対応できる。 【0038】次に、本発明の張り合わせ方法のその他の
実施例について説明する。図2(B)は、本発明の張り
合わせ方法のその他の実施例を説明するための概略断面
図である。図2(B)に示すように、本実施例では、半
導体基板43の一方の面に酸化膜51を積層し、この酸
化膜51の厚みを適切に調整することで、酸化膜51の
剛性によって半導体基板43のソリを制御する。酸化膜
51は、張り合わせ終了後に除去されても良いが、デバ
イスの種類によっては、そのまま残しても良い。本実施
例によっても、前述した実施例の同様の効果を得ること
ができる。本実施例では、酸化膜51以外に、窒化膜、
その他の膜を用いてもよい。 【0039】また、上述した実施例では、基板相互間の
張り合わせを押圧手段による押圧力によって進行させた
が、例えば、磁力発生装置からの磁力によって基板相互
間の張り合わせを進行させてもよい。 【0040】 【発明の効果】本発明の張り合わせ方法によれば、張り
合わせ時における第2の基板の伸縮を適切に制御でき
る。そのため、張り合わせ時において、基板に形成され
たパターンが次工程においてズレることを防止でき、当
該ズレによる歩留り低下を抑制できる。その結果、微細
化が進むLSIに対応した張り合わせを行うことができ
る。
【図面の簡単な説明】 【図1】(A)は本発明の一実施例に係わる研磨装置に
用いられる可動吸着保持具を説明するための概略断面
図、(B)は(A)に示す可動吸着保持具を用いた本実
施例の研磨装置を説明するための概略断面図である。 【図2】(A)は本発明の実施例に係わる張り合わせ方
法を説明するための概略断面図、(B)は本発明の実施
例に係わる張り合わせ方法のその他の例を説明するため
の図である。 【図3】(a)〜(d)は、本発明の実施例に係わる張
り合わせ方法を用いてSOI構造の半導体装置を製造す
る例を示す要部断面図である。 【図4】(e)〜(g)は、本発明の実施例に係わる張
り合わせ方法を用いてSOI構造の半導体装置を製造す
る例を示す要部断面図である。 【図5】(A)〜(C)は従来の研磨装置を説明するた
めの図である。 【図6】(A)〜(C)は従来の張り合わせ装置を説明
するための図である。 【図7】従来の張り合わせ装置のその他の例を説明する
ための図である。 【符号の説明】 30・・・可動吸着保持具 31、42、43・・・半導体基板 32・・・パッド 33・・・多孔質剛性部材 34・・・ガイド部 35・・・通孔 37・・・研磨用パッド 38・・・研磨用定磐 44・・・補強部材 41・・・固定吸着保持具 51・・・酸化膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/02 B24B 37/04 H01L 21/304 H01L 27/12

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】少なくとも二枚の基板を張り合わせて張り
    合わせ基板を製造するための張り合わせ方法において、 第1の基板を第1の吸着手段に吸着固定し、 第2の基板に強度を持たせて基板のソリを制御するフッ
    素樹脂製チャックを第2の基板の一方の面に装着し、 前記フッ素樹脂製チャックが装着された第2の基板の他
    方の面を、第1の基板の表面で浮かせ、前記第1の基板
    の表面と前記第2の基板の他方の面とを徐々に接合する
    張り合わせ方法。
JP10865194A 1994-05-23 1994-05-23 研磨装置および研磨方法と張り合わせ方法 Expired - Fee Related JP3463345B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10865194A JP3463345B2 (ja) 1994-05-23 1994-05-23 研磨装置および研磨方法と張り合わせ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10865194A JP3463345B2 (ja) 1994-05-23 1994-05-23 研磨装置および研磨方法と張り合わせ方法

Publications (2)

Publication Number Publication Date
JPH07320995A JPH07320995A (ja) 1995-12-08
JP3463345B2 true JP3463345B2 (ja) 2003-11-05

Family

ID=14490221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10865194A Expired - Fee Related JP3463345B2 (ja) 1994-05-23 1994-05-23 研磨装置および研磨方法と張り合わせ方法

Country Status (1)

Country Link
JP (1) JP3463345B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10217112A (ja) * 1997-02-06 1998-08-18 Speedfam Co Ltd Cmp装置
KR19990024436A (ko) * 1997-09-02 1999-04-06 윤종용 화학기계적 연마장치
JP4048396B2 (ja) * 1998-04-21 2008-02-20 旭硝子株式会社 板状材への加圧方法及び加圧装置
WO2002056352A1 (fr) * 2001-01-15 2002-07-18 Lintec Corporation Appareil d'assemblage et procede d'assemblage
KR20200005235A (ko) * 2018-07-06 2020-01-15 (주)포인트엔지니어링 마이크로 led 전사헤드

Also Published As

Publication number Publication date
JPH07320995A (ja) 1995-12-08

Similar Documents

Publication Publication Date Title
JP3321882B2 (ja) 基板はり合わせ方法
JPH0376118A (ja) 半導体素子形成用基板の製造方法
JPH1022184A (ja) 基板張り合わせ装置
JP2833305B2 (ja) 半導体基板の製造方法
JP2001196566A (ja) 半導体基板およびその製造方法
US20040242132A1 (en) Polishing element, cmp polishing device and productionj method for semiconductor device
JP2008140878A (ja) シリコンウェーハ及びその製造方法並びに貼り合わせsoiウェーハ及びその製造方法。
JP3463345B2 (ja) 研磨装置および研磨方法と張り合わせ方法
JP2005531930A (ja) 部分的に膜であるキャリアヘッド
JP2000348992A (ja) 半導体基板の製造方法
JPH0794675A (ja) 半導体製造装置
JP3321827B2 (ja) はり合わせ基板形成用支持装置及びはり合わせ基板の形成方法
JPH0897111A (ja) Soi基板の製造方法
US7291055B2 (en) Wafer polishing method and apparatus
JP3318776B2 (ja) 張り合わせ基板の製造方法と張り合わせ装置
JPH02267950A (ja) 半導体基板
JPH09262761A (ja) 半導体ウェーハの研磨方法
JPH08274286A (ja) Soi基板の製造方法
JPH1094958A (ja) 基板研磨方法及びこの実施に用いる研磨装置
JP2855639B2 (ja) 半導体装置の製造方法
JP4051663B2 (ja) ワックスレスマウント式研磨方法
JP4339494B2 (ja) ウェーハの研磨方法及びウェーハの研磨装置
JPH05160087A (ja) 半導体基板の製造方法
JPH02267951A (ja) 半導体基板の製造方法
JPH10294298A (ja) ウェーハ研磨装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees