JP2754295B2 - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JP2754295B2 JP2754295B2 JP3163466A JP16346691A JP2754295B2 JP 2754295 B2 JP2754295 B2 JP 2754295B2 JP 3163466 A JP3163466 A JP 3163466A JP 16346691 A JP16346691 A JP 16346691A JP 2754295 B2 JP2754295 B2 JP 2754295B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline
- layer
- film
- crystal
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thyristors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体基板に係り、特
に、支持体が単結晶シリコン（Ｓｉ）で構成された接合
構造の半導体基板に関するものである。
に、支持体が単結晶シリコン（Ｓｉ）で構成された接合
構造の半導体基板に関するものである。
【０００２】
【従来の技術】素子間の絶縁耐圧が数１０Ｖ〜数１００
Ｖといった高耐圧のＬＳＩでは、それぞれの素子を完全
に絶縁分離する必要があり、このような技術分野では、
いわゆる誘電体分離基板が広く用いられている。誘電体
分離基板では、Ｓｉ酸化膜（ＳｉＯ2 ）のような誘電体
膜を絶縁層として利用するため、素子領域間の高耐圧化
や相互緩衝の防止が容易に達成される。
Ｖといった高耐圧のＬＳＩでは、それぞれの素子を完全
に絶縁分離する必要があり、このような技術分野では、
いわゆる誘電体分離基板が広く用いられている。誘電体
分離基板では、Ｓｉ酸化膜（ＳｉＯ2 ）のような誘電体
膜を絶縁層として利用するため、素子領域間の高耐圧化
や相互緩衝の防止が容易に達成される。
【０００３】これまでの誘電体分離基板は、良く知られ
るように、多結晶Ｓｉから成る支持体の表面に、誘電体
膜を介して複数の単結晶Ｓｉ島を形成した複合構造のも
のが多かったが、このような複合構造の誘電体分離基板
では、単結晶Ｓｉと多結晶Ｓｉとの熱膨脹率の違い等か
ら、基板に反りや歪みが発生してしまうという問題があ
る。
るように、多結晶Ｓｉから成る支持体の表面に、誘電体
膜を介して複数の単結晶Ｓｉ島を形成した複合構造のも
のが多かったが、このような複合構造の誘電体分離基板
では、単結晶Ｓｉと多結晶Ｓｉとの熱膨脹率の違い等か
ら、基板に反りや歪みが発生してしまうという問題があ
る。
【０００４】そこで、近年ではこれらの問題点を解決す
る誘電体分離基板として、支持体を単結晶Ｓｉで構成
し、該支持体と単結晶島となる単結晶ウエハとを誘電体
膜を介して接合する構造（以下、接合構造という）のも
のが用いられるようになっている。
る誘電体分離基板として、支持体を単結晶Ｓｉで構成
し、該支持体と単結晶島となる単結晶ウエハとを誘電体
膜を介して接合する構造（以下、接合構造という）のも
のが用いられるようになっている。
【０００５】以下、接合構造の誘電体分離基板の製造方
法を図２を用いて説明する。
法を図２を用いて説明する。
【０００６】初めに、単結晶Ｓｉウエハ１０１の主表面
を酸化して、その全面にＳｉＯ2 膜１５を形成した後、
該ＳｉＯ2 膜１５の予定の箇所を開口し、該ＳｉＯ2 膜
１５をマスクとして、例えば水酸化カリウムとイソプロ
ピルアルコール混合液を用いる異方性エッチングによっ
て深さ約６０μｍの分離溝６を形成する [同図(a)]。
を酸化して、その全面にＳｉＯ2 膜１５を形成した後、
該ＳｉＯ2 膜１５の予定の箇所を開口し、該ＳｉＯ2 膜
１５をマスクとして、例えば水酸化カリウムとイソプロ
ピルアルコール混合液を用いる異方性エッチングによっ
て深さ約６０μｍの分離溝６を形成する [同図(a)]。
【０００７】次いで、前記マスクとして利用したＳｉＯ
2 膜１５を除去し、再び単結晶Ｓｉウエハ１０１の主表
面を酸化して、その全面に厚さ１．２μｍの絶縁用Ｓｉ
Ｏ2 膜２を形成した後 [同図(b)]、その表面に気相成長
（ＣＶＤ；形成温度：〜１２００℃、形成速度：〜５μ
ｍ／min ）によって、少なくとも前記分離溝６が完全に
埋まるまで多結晶Ｓｉ２０１を約１００μｍ堆積させる
[同図(c)]。
2 膜１５を除去し、再び単結晶Ｓｉウエハ１０１の主表
面を酸化して、その全面に厚さ１．２μｍの絶縁用Ｓｉ
Ｏ2 膜２を形成した後 [同図(b)]、その表面に気相成長
（ＣＶＤ；形成温度：〜１２００℃、形成速度：〜５μ
ｍ／min ）によって、少なくとも前記分離溝６が完全に
埋まるまで多結晶Ｓｉ２０１を約１００μｍ堆積させる
[同図(c)]。
【０００８】次いで、不要部分の多結晶Ｓｉ２０１を機
械的な切削およびメカノケミカル研磨法によるエッチン
グによって除去し、その表面を平滑化する [同図(d)]。
械的な切削およびメカノケミカル研磨法によるエッチン
グによって除去し、その表面を平滑化する [同図(d)]。
【０００９】次いで、支持体となる単結晶Ｓｉウエハ５
を用意し、その表面および前記研磨面を適宜の方法で張
り合わせ、さらに高温の熱処理を加えて２枚のウエハを
接合する［同図(e) ］。
を用意し、その表面および前記研磨面を適宜の方法で張
り合わせ、さらに高温の熱処理を加えて２枚のウエハを
接合する［同図(e) ］。
【００１０】最後に、単結晶Ｓｉウエハ１０１の不要部
分を研磨によって除去して単結晶Ｓｉ分離島３を形成
し、誘電体分離基板を完成する［同図(f)]。その後、該
分離島３の表面に所望の半導体素子を形成した後に各素
子間を配線して半導体集積回路装置を完成する［図示せ
ず］。
分を研磨によって除去して単結晶Ｓｉ分離島３を形成
し、誘電体分離基板を完成する［同図(f)]。その後、該
分離島３の表面に所望の半導体素子を形成した後に各素
子間を配線して半導体集積回路装置を完成する［図示せ
ず］。
【００１１】ところで、このような構造の誘電体分離基
板では、多結晶Ｓｉ２０１の研磨面が十分に平滑化され
ず、ウエハ５を接合する場合に要求される約１００オン
グストローム以下の平滑度が得られないために、接合不
良が発生し易いという問題があった。
板では、多結晶Ｓｉ２０１の研磨面が十分に平滑化され
ず、ウエハ５を接合する場合に要求される約１００オン
グストローム以下の平滑度が得られないために、接合不
良が発生し易いという問題があった。
【００１２】以下に、平滑な研磨面が得られない主な原
因を、従来技術による多結晶Ｓｉ２０１の研磨方法を示
しながら詳細に説明する。
因を、従来技術による多結晶Ｓｉ２０１の研磨方法を示
しながら詳細に説明する。
【００１３】多結晶Ｓｉ２０１を研磨する場合、初め
に、多結晶Ｓｉ２０１が不均一に成膜されることによる
凹凸や分離溝６部分に発生する約１０μｍの凹凸をなく
すために、機械的研磨方法（物理的な研磨）によって多
結晶Ｓｉ２０１を分離島３の底直上約５μｍまで切削
し、この後、機械的な研磨のために残る数１００オング
ストローム〜数１０００オングストロームの微小な凹凸
をメカノケミカル研磨法で研磨して、完全なウエハ接合
に必要な約１００オングストローム以下の鏡面を作る。
に、多結晶Ｓｉ２０１が不均一に成膜されることによる
凹凸や分離溝６部分に発生する約１０μｍの凹凸をなく
すために、機械的研磨方法（物理的な研磨）によって多
結晶Ｓｉ２０１を分離島３の底直上約５μｍまで切削
し、この後、機械的な研磨のために残る数１００オング
ストローム〜数１０００オングストロームの微小な凹凸
をメカノケミカル研磨法で研磨して、完全なウエハ接合
に必要な約１００オングストローム以下の鏡面を作る。
【００１４】ところが、結晶の成長は面に垂直な方向に
生じることから、分離溝６内の多結晶Ｓｉ２０１には、
図３に示したように、２つの方向から成長した多結晶Ｓ
ｉ２０１が衝突する界面１６が形成される。
生じることから、分離溝６内の多結晶Ｓｉ２０１には、
図３に示したように、２つの方向から成長した多結晶Ｓ
ｉ２０１が衝突する界面１６が形成される。
【００１５】界面１６が形成された部分では、メカノケ
ミカル研磨速度が非常に大きいため、分離溝６領域で
は、分離島３の底部に比べて研磨が速く進行する。この
結果、図４に示したように、分離溝６領域は分離島３底
部に比べて数１００オングストローム低い凹形状となっ
て、完全なウエハ接合に要求される、凹凸が１００オン
グストローム以下の平滑な面を得ることができない。
ミカル研磨速度が非常に大きいため、分離溝６領域で
は、分離島３の底部に比べて研磨が速く進行する。この
結果、図４に示したように、分離溝６領域は分離島３底
部に比べて数１００オングストローム低い凹形状となっ
て、完全なウエハ接合に要求される、凹凸が１００オン
グストローム以下の平滑な面を得ることができない。
【００１６】メカノケミカル研磨などのように、化学的
な研磨作用のある研磨方法の研磨速度は、通常、結晶の
粒径、面方位、成長方向などの影響を受け易く、研磨面
の全面が単結晶である場合や非晶質である場合、あるい
は結晶粒径が非常に小さく結晶の面方位や成長方向など
が無視でき、非晶質層と等価な多結晶層である場合など
を除き、研磨によって１００オングストローム以下の平
滑度を得ることは非常に困難であることは良く知られて
いる。
な研磨作用のある研磨方法の研磨速度は、通常、結晶の
粒径、面方位、成長方向などの影響を受け易く、研磨面
の全面が単結晶である場合や非晶質である場合、あるい
は結晶粒径が非常に小さく結晶の面方位や成長方向など
が無視でき、非晶質層と等価な多結晶層である場合など
を除き、研磨によって１００オングストローム以下の平
滑度を得ることは非常に困難であることは良く知られて
いる。
【００１７】また、上記したような接合不良のために完
全なウエハ接合が達成されないと、その接合力が弱くな
るために、各分離島３に半導体素子を形成して半導体集
積回路装置を構成しようとすると、半導体素子を形成す
る際の熱処理や、形成された半導体素子の作動中に発生
する熱による歪で分離島３が支持体５から剥離したり移
動したりしてしまう。
全なウエハ接合が達成されないと、その接合力が弱くな
るために、各分離島３に半導体素子を形成して半導体集
積回路装置を構成しようとすると、半導体素子を形成す
る際の熱処理や、形成された半導体素子の作動中に発生
する熱による歪で分離島３が支持体５から剥離したり移
動したりしてしまう。
【００１８】この結果、各素子間を接続する配線に断線
が生じ、半導体集積回路装置としての信頼性が低くなっ
てしまうという問題もあった。なお、このような接合構
造の半導体基板は誘電体分離基板に限らず、他の一般的
は半導体集積回路基板にも採用されており、ここでも前
記と同様の問題があった。
が生じ、半導体集積回路装置としての信頼性が低くなっ
てしまうという問題もあった。なお、このような接合構
造の半導体基板は誘電体分離基板に限らず、他の一般的
は半導体集積回路基板にも採用されており、ここでも前
記と同様の問題があった。
【００１９】そこで、このような問題点を解決するため
に、例えば特願昭２−６３８４５号では、多結晶Ｓｉ２
０１を研磨して略平滑化した後、研磨によって生じた凹
凸を吸収するための緩衝層を形成し、この緩衝層を研磨
して平滑化した後に単結晶支持体を接合する方法が提案
されている。
に、例えば特願昭２−６３８４５号では、多結晶Ｓｉ２
０１を研磨して略平滑化した後、研磨によって生じた凹
凸を吸収するための緩衝層を形成し、この緩衝層を研磨
して平滑化した後に単結晶支持体を接合する方法が提案
されている。
【００２０】
【発明が解決しようとする課題】上記した従来技術で
は、緩衝膜として多結晶Ｓｉ層やＳｉＯ2 層が形成され
るが、これらを緩衝膜として用いると、それぞれ次のよ
うな問題点があった。 (1) 多結晶Ｓｉ２０１には界面があるために、その表面
に緩衝膜として多結晶Ｓｉ層を積層すると、その成長方
向が定まらず、結晶方向がばらついてしまう。したがっ
て、その表面をメカノケミカル研磨法で研磨すると、そ
の結晶方向のばらつきのために僅かではあるが凹凸が生
じてしまい、完全な接合が困難であった。 (2) ＳｉＯ2 層は、熱酸化法あるいは気相成長法にかか
わらず、厚く形成することができないために、多結晶Ｓ
ｉ２０１表面に生じた窪みを完全に覆い、さらには研磨
分の膜厚を確保することは困難であった。
は、緩衝膜として多結晶Ｓｉ層やＳｉＯ2 層が形成され
るが、これらを緩衝膜として用いると、それぞれ次のよ
うな問題点があった。 (1) 多結晶Ｓｉ２０１には界面があるために、その表面
に緩衝膜として多結晶Ｓｉ層を積層すると、その成長方
向が定まらず、結晶方向がばらついてしまう。したがっ
て、その表面をメカノケミカル研磨法で研磨すると、そ
の結晶方向のばらつきのために僅かではあるが凹凸が生
じてしまい、完全な接合が困難であった。 (2) ＳｉＯ2 層は、熱酸化法あるいは気相成長法にかか
わらず、厚く形成することができないために、多結晶Ｓ
ｉ２０１表面に生じた窪みを完全に覆い、さらには研磨
分の膜厚を確保することは困難であった。
【００２１】本発明の目的は、上記した問題点を解決
し、完全なウエハ接合を可能にした半導体基板を提供す
ることである。
し、完全なウエハ接合を可能にした半導体基板を提供す
ることである。
【００２２】
【課題を解決するための手段】上記した目的を達成する
ために、本発明では、単結晶支持体と、前記単結晶支持
体の主表面に接合された第１の多結晶シリコン層と、第
１の多結晶シリコン層の上に形成された非晶質層と、前
記非晶質層の上に積層された第２の多結晶シリコン層
と、第２の多結晶シリコン層の表面に、誘電体膜によっ
て相互にかつ前記第２の多結晶シリコンと絶縁されて形
成された複数個の単結晶半導体島とを設け、第１の多結
晶シリコン層は単結晶支持体との接合面を極めて平滑に
し、前記非晶質層は、Ｐｔシリサイド、Ｍｏシリサイ
ド、Ｃｒシリサイド、およびＷシリサイドのいずれかで
構成するようにした。
ために、本発明では、単結晶支持体と、前記単結晶支持
体の主表面に接合された第１の多結晶シリコン層と、第
１の多結晶シリコン層の上に形成された非晶質層と、前
記非晶質層の上に積層された第２の多結晶シリコン層
と、第２の多結晶シリコン層の表面に、誘電体膜によっ
て相互にかつ前記第２の多結晶シリコンと絶縁されて形
成された複数個の単結晶半導体島とを設け、第１の多結
晶シリコン層は単結晶支持体との接合面を極めて平滑に
し、前記非晶質層は、Ｐｔシリサイド、Ｍｏシリサイ
ド、Ｃｒシリサイド、およびＷシリサイドのいずれかで
構成するようにした。
【００２３】
【作用】上記した構成によれば、第２の多結晶シリコン
は、平滑化された非晶質層の上に形成されるので、該第
２の多結晶シリコンには分離溝による界面が発生しな
い。したがって、第２の多結晶シリコンを研磨すれば、
極めて平滑な接合面が得られ、完全なウエハ接合が可能
になる。
は、平滑化された非晶質層の上に形成されるので、該第
２の多結晶シリコンには分離溝による界面が発生しな
い。したがって、第２の多結晶シリコンを研磨すれば、
極めて平滑な接合面が得られ、完全なウエハ接合が可能
になる。
【００２４】さらに、完全なウエハ接合が可能になると
その接合力が十分に強くなるので、各分離島に半導体素
子を形成するための熱処理を加えても、分離島が支持体
から剥離したり移動したりしてしまうといったことがな
くなる。
その接合力が十分に強くなるので、各分離島に半導体素
子を形成するための熱処理を加えても、分離島が支持体
から剥離したり移動したりしてしまうといったことがな
くなる。
【００２５】
【実施例】以下に、図面を参照して本発明を詳細に説明
する。
する。
【００２６】図１は本発明の一実施例である誘電体分離
基板の製造方法を説明するための断面図であり、前記と
同一の符号は同一または同等部分を表している。
基板の製造方法を説明するための断面図であり、前記と
同一の符号は同一または同等部分を表している。
【００２７】初めに、単結晶Ｓｉウエハ１０１の主表面
に、前記した従来技術と同様の方法で深さ５０μｍのＶ
字型分離溝６、膜厚２μｍの誘電体膜２を形成した後、
三塩化Ｓｉの熱分解による気相成長法（基板温度１００
０〜１２００℃）により、多結晶Ｓｉ２０１を１００〜
１５０μｍの膜厚で形成する [同図(a)]。
に、前記した従来技術と同様の方法で深さ５０μｍのＶ
字型分離溝６、膜厚２μｍの誘電体膜２を形成した後、
三塩化Ｓｉの熱分解による気相成長法（基板温度１００
０〜１２００℃）により、多結晶Ｓｉ２０１を１００〜
１５０μｍの膜厚で形成する [同図(a)]。
【００２８】次いで、前記と同様にして多結晶Ｓｉ２０
１の表面を機械的に切削し、分離溝６による約数１０μ
ｍの大きな凹凸を無くした後、さらにメカノケミカル研
磨を行って多結晶Ｓｉ２０１の表面を平滑化する [同図
(b)]。
１の表面を機械的に切削し、分離溝６による約数１０μ
ｍの大きな凹凸を無くした後、さらにメカノケミカル研
磨を行って多結晶Ｓｉ２０１の表面を平滑化する [同図
(b)]。
【００２９】なお、後に単結晶分離島３に半導体素子を
形成する際の熱処理によって多結晶Ｓｉ２０１が収縮あ
るいは膨脹するので、これによるウエハの湾曲をできる
だけ少なくするため、多結晶Ｓｉ２０１は分離島３の直
前（１０〜５０μｍ）まで研磨することが望ましい。
形成する際の熱処理によって多結晶Ｓｉ２０１が収縮あ
るいは膨脹するので、これによるウエハの湾曲をできる
だけ少なくするため、多結晶Ｓｉ２０１は分離島３の直
前（１０〜５０μｍ）まで研磨することが望ましい。
【００３０】また、本実施例では、後に多結晶Ｓｉ２０
１の表面に非晶質層を形成するので、多結晶Ｓｉ２０１
の表面には数１００オングストローム程度の凹凸があっ
ても差し支えない。したがって、製造工程を簡略化して
所要時間を短縮するのであれば、機械的な切削だけで、
その後のメカノケミカル研磨は省略しても良い。
１の表面に非晶質層を形成するので、多結晶Ｓｉ２０１
の表面には数１００オングストローム程度の凹凸があっ
ても差し支えない。したがって、製造工程を簡略化して
所要時間を短縮するのであれば、機械的な切削だけで、
その後のメカノケミカル研磨は省略しても良い。
【００３１】次いで、多結晶Ｓｉ２０１の表面に残る微
小な凹凸を吸収すると共に、結晶方向を整えるための非
晶質層として、例えばＳｉＯ2 膜７を、熱酸化あるいは
気相成長法によって約５μｍの膜厚で多結晶Ｓｉ２０１
の表面に密着するように形成する［同図(c) ］。このと
き、ＳｉＯ2 膜７は非晶質なので、界面１６上に形成し
ても、該ＳｉＯ2 膜７には界面が生じない。
小な凹凸を吸収すると共に、結晶方向を整えるための非
晶質層として、例えばＳｉＯ2 膜７を、熱酸化あるいは
気相成長法によって約５μｍの膜厚で多結晶Ｓｉ２０１
の表面に密着するように形成する［同図(c) ］。このと
き、ＳｉＯ2 膜７は非晶質なので、界面１６上に形成し
ても、該ＳｉＯ2 膜７には界面が生じない。
【００３２】次いで、ＳｉＯ2 膜７の表面に、多結晶Ｓ
ｉ層２０２を通常のＣＶＤによって、５０〜１００μｍ
の膜厚で形成する。この多結晶Ｓｉ層２０２は、非晶質
であるＳｉＯ2 膜７の表面に成長するので、その成長方
向は一定となる。したがって、多結晶Ｓｉ層２０２には
界面が発生しない［同図(d) ］。
ｉ層２０２を通常のＣＶＤによって、５０〜１００μｍ
の膜厚で形成する。この多結晶Ｓｉ層２０２は、非晶質
であるＳｉＯ2 膜７の表面に成長するので、その成長方
向は一定となる。したがって、多結晶Ｓｉ層２０２には
界面が発生しない［同図(d) ］。
【００３３】次いで、多結晶Ｓｉ層２０２の表面を、メ
カノケミカル法によって、厚みが１０〜３０μｍとなる
ように研磨する。このとき、多結晶Ｓｉ層２０２には界
面が無いので、凹凸が１００オングストローム以下の平
滑な研磨面を容易に得ることができる。
カノケミカル法によって、厚みが１０〜３０μｍとなる
ように研磨する。このとき、多結晶Ｓｉ層２０２には界
面が無いので、凹凸が１００オングストローム以下の平
滑な研磨面を容易に得ることができる。
【００３４】次いで、支持体となる単結晶Ｓｉウエハ５
を、１１００℃、３０分程度の熱処理によって貼り合わ
せ［同図(e) ］、その後、単結晶Ｓｉウエハ１０１の不
要部分を研磨除去して単結晶Ｓｉ分離島３を形成し、誘
電体分離基板を完成する［同図(f) ］。
を、１１００℃、３０分程度の熱処理によって貼り合わ
せ［同図(e) ］、その後、単結晶Ｓｉウエハ１０１の不
要部分を研磨除去して単結晶Ｓｉ分離島３を形成し、誘
電体分離基板を完成する［同図(f) ］。
【００３５】最後に、通常のＬＳＩプロセスによって各
単結晶島３に半導体素子を形成すると共に各素子間に配
線を施して半導体集積回路装置を完成する［図示せ
ず］。
単結晶島３に半導体素子を形成すると共に各素子間に配
線を施して半導体集積回路装置を完成する［図示せ
ず］。
【００３６】本実施例によれば、多結晶Ｓｉ層２０２が
ＳｉＯ2 膜７の表面に形成されるので界面が発生しな
い。したがって、多結晶Ｓｉ層２０２を研磨すれば凹凸
が１００オングストローム以下の研磨面が得られるの
で、単結晶ウエハ５との完全な接合が可能になり、信頼
性の高い誘電体分離基板が得られる。
ＳｉＯ2 膜７の表面に形成されるので界面が発生しな
い。したがって、多結晶Ｓｉ層２０２を研磨すれば凹凸
が１００オングストローム以下の研磨面が得られるの
で、単結晶ウエハ５との完全な接合が可能になり、信頼
性の高い誘電体分離基板が得られる。
【００３７】
【００３８】
【００３９】
【００４０】
【００４１】
【００４２】
【００４３】
【００４４】
【００４５】
【００４６】
【００４７】
【００４８】
【００４９】
【００５０】
【００５１】
【００５２】
【００５３】
【００５４】
【００５５】
【００５６】
【００５７】
【００５８】
【００５９】なお、上記した各実施例では、非晶質層
７、１１としてＳｉＯ2 膜を形成するものとして説明し
たが、本発明はこれのみに限定されるものではなく、Ｓ
ｉ3 Ｎ4 膜、Ａｌ2 Ｏ3 膜、ＢＮ膜、ＺｒＯ2 膜や、Ｐ
ｔ、Ｍｏ、Ｃｒ、およびＷのいずれかをスパッタリング
して形成したＰｔシリサイド、Ｍｏシリサイド、Ｃｒシ
リサイド、あるいはＷシリサイドであっても良い。
７、１１としてＳｉＯ2 膜を形成するものとして説明し
たが、本発明はこれのみに限定されるものではなく、Ｓ
ｉ3 Ｎ4 膜、Ａｌ2 Ｏ3 膜、ＢＮ膜、ＺｒＯ2 膜や、Ｐ
ｔ、Ｍｏ、Ｃｒ、およびＷのいずれかをスパッタリング
して形成したＰｔシリサイド、Ｍｏシリサイド、Ｃｒシ
リサイド、あるいはＷシリサイドであっても良い。
【００６０】
【発明の効果】以上の説明から明らかなように、本発明
によれば、支持体との接合面を極めて平滑に研磨するこ
とができるようになるので完全なウエハ接合が可能とな
り、信頼性の高い半導体基板が得られる。
によれば、支持体との接合面を極めて平滑に研磨するこ
とができるようになるので完全なウエハ接合が可能とな
り、信頼性の高い半導体基板が得られる。
【００６１】そして、このような構成の半導体基板の単
結晶島に半導体素子を形成すれば、信頼性の高い半導体
集積回路装置が得られる。
結晶島に半導体素子を形成すれば、信頼性の高い半導体
集積回路装置が得られる。
【図１】 本発明の第１実施例である誘電体分離基板の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図２】 従来の接合構造の誘電体分離基板の製造方法
を説明するための断面図である。
を説明するための断面図である。
【図３】 界面が形成された分離溝の断面図である。
【図４】 界面が形成された分離溝の断面図である。
２…誘電体膜、３…単結晶Ｓｉ分離島、５…単結晶Ｓｉ
ウエハ、６…分離溝、７…非晶質層、１６…界面、１０
１…単結晶Ｓｉウエハ、２０１、２０２…多結晶Ｓｉ
ウエハ、６…分離溝、７…非晶質層、１６…界面、１０
１…単結晶Ｓｉウエハ、２０１、２０２…多結晶Ｓｉ
フロントページの続き (72)発明者 木梨 正樹 茨城県日立市弁天町３丁目10番２号 日 立原町電子工業株式会社内 (72)発明者 宇留野 利夫 茨城県日立市弁天町３丁目10番２号 日 立原町電子工業株式会社内 (72)発明者 志村 辰男 茨城県日立市幸町３丁目１番１号 株式 会社 日立製作所 日立工場内 (56)参考文献 特開 平３−105944（ＪＰ，Ａ) 特開 平４−207052（ＪＰ，Ａ) 特開 昭61−125145（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/76 - 21/765 H01L 27/12 H01L 21/02
Claims (1)
- 【請求項１】 単結晶支持体と、 前記単結晶支持体の主表面に接合された第１の多結晶シ
リコン層と、 第１の多結晶シリコン層の上に形成された非晶質層と、 前記非晶質層の上に積層された第２の多結晶シリコン層
と、 第２の多結晶シリコン層の表面に、誘電体膜によって相
互にかつ前記第２の多結晶シリコンと絶縁されて形成さ
れた複数個の単結晶半導体島とを具備し、 第１の多結晶シリコン層は、前記単結晶支持体との接合
面が極めて平滑であり、前記非晶質層は、Ｐｔシリサイ
ド、Ｍｏシリサイド、Ｃｒシリサイド、およびＷシリサ
イドのいずれかであることを特徴とする半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3163466A JP2754295B2 (ja) | 1991-06-10 | 1991-06-10 | 半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3163466A JP2754295B2 (ja) | 1991-06-10 | 1991-06-10 | 半導体基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04361555A JPH04361555A (ja) | 1992-12-15 |
| JP2754295B2 true JP2754295B2 (ja) | 1998-05-20 |
Family
ID=15774413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3163466A Expired - Lifetime JP2754295B2 (ja) | 1991-06-10 | 1991-06-10 | 半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2754295B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2810448B1 (fr) * | 2000-06-16 | 2003-09-19 | Soitec Silicon On Insulator | Procede de fabrication de substrats et substrats obtenus par ce procede |
| JP2004047741A (ja) * | 2002-07-11 | 2004-02-12 | Sumitomo Mitsubishi Silicon Corp | 貼り合わせ誘電体分離ウェーハおよびその製造方法 |
| JP2004335642A (ja) | 2003-05-06 | 2004-11-25 | Canon Inc | 基板およびその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61125145A (ja) * | 1984-11-22 | 1986-06-12 | Nec Corp | 半導体集積回路装置及びその製造方法 |
| JP2749147B2 (ja) * | 1989-09-20 | 1998-05-13 | 株式会社日立製作所 | 誘電体分離基板の製造方法 |
| JPH04207052A (ja) * | 1990-11-30 | 1992-07-29 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1991
- 1991-06-10 JP JP3163466A patent/JP2754295B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04361555A (ja) | 1992-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH07153835A (ja) | 接合式ｓｏｉ半導体装置及びその製造方法 | |
| JPH0636413B2 (ja) | 半導体素子形成用基板の製造方法 | |
| JPH0719738B2 (ja) | 接合ウェーハ及びその製造方法 | |
| JPH07263541A (ja) | 誘電体分離基板およびその製造方法 | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| JP3048754B2 (ja) | 半導体基板 | |
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| JP2754295B2 (ja) | 半導体基板 | |
| JP2552936B2 (ja) | 誘電体分離基板およびこれを用いた半導体集積回路装置 | |
| JPH06275525A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPH09246506A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2763107B2 (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP2927280B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2766417B2 (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH06163677A (ja) | 半導体装置の製造方法 | |
| JP3016512B2 (ja) | 誘電体分離型半導体基板の製造方法 | |
| JPH07112007B2 (ja) | 誘電体分離基板およびその製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| JP2963353B2 (ja) | 誘電体分離基板の製造方法及び誘電体分離基板 | |
| JPH06151572A (ja) | 誘電体分離基板及びその製造方法 |