JPS61125145A - 半導体集積回路装置及びその製造方法 - Google Patents
半導体集積回路装置及びその製造方法Info
- Publication number
- JPS61125145A JPS61125145A JP24711384A JP24711384A JPS61125145A JP S61125145 A JPS61125145 A JP S61125145A JP 24711384 A JP24711384 A JP 24711384A JP 24711384 A JP24711384 A JP 24711384A JP S61125145 A JPS61125145 A JP S61125145A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- integrated circuit
- isolation
- semiconductor integrated
- growing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置及びその製造方法に関し
、特に半導体基板上に、絶縁層により分 ′離さ
れた島状の半導体素子領域を持つ半導体集積回路装置及
びその製造方法に関するものである。
、特に半導体基板上に、絶縁層により分 ′離さ
れた島状の半導体素子領域を持つ半導体集積回路装置及
びその製造方法に関するものである。
従来、単結晶シリコンの絶縁分離用溝は、第３図（ａｌ
に示すように、一導電型を有する半導体基板ｌ（通常、
結晶軸（１００））Ｋ対し、上記主面側Ａに、第３図（
ｂｌに示すように、絶縁膜２を形成し、フォト・リング
ラフィ技術によシ、絶縁膜を工。
に示すように、一導電型を有する半導体基板ｌ（通常、
結晶軸（１００））Ｋ対し、上記主面側Ａに、第３図（
ｂｌに示すように、絶縁膜２を形成し、フォト・リング
ラフィ技術によシ、絶縁膜を工。
チングし、開孔部を形成し、さらに、異方性エツチング
などによシ、８ｉを工、チングし、第３図（ｃｌＫ示す
溝を形成する。次いで、第３図（ｄｌ Ｋ示すように、
その上に、島状絶縁分離用絶縁膜を形成し、その上に、
多結晶Ｓｉ ３もしくは、窒化膜４を形成する。次に、
第３図（ｅｌに示すように、前記、主面Ａと反対側Ｂ面
よシ、前記島状絶縁分離用絶縁膜に達するまで、Ｓｉを
除去し、除去し終えたＢ面を新生面とする集積回路用絶
縁分離領域を形成してきた。なお、第３図げｌ＞を策３
出（硬）０Ｌ社ど叉離されているため、分離されている
素子間の寄生効果がないという特徴を持っている。
などによシ、８ｉを工、チングし、第３図（ｃｌＫ示す
溝を形成する。次いで、第３図（ｄｌ Ｋ示すように、
その上に、島状絶縁分離用絶縁膜を形成し、その上に、
多結晶Ｓｉ ３もしくは、窒化膜４を形成する。次に、
第３図（ｅｌに示すように、前記、主面Ａと反対側Ｂ面
よシ、前記島状絶縁分離用絶縁膜に達するまで、Ｓｉを
除去し、除去し終えたＢ面を新生面とする集積回路用絶
縁分離領域を形成してきた。なお、第３図げｌ＞を策３
出（硬）０Ｌ社ど叉離されているため、分離されている
素子間の寄生効果がないという特徴を持っている。
しかし、上述した従来の方法を用いると、単結晶７リコ
ンの島状分離領域は、島状分離領域を支持している多結
晶８ｉもしくは、窒化膜などと、膨張する割合が異なる
ので、拡散工程などによる熱処理により、そりを生ずる
。これによシ、ウェハー割れし、歩留を低下させる原因
となっていた。
ンの島状分離領域は、島状分離領域を支持している多結
晶８ｉもしくは、窒化膜などと、膨張する割合が異なる
ので、拡散工程などによる熱処理により、そりを生ずる
。これによシ、ウェハー割れし、歩留を低下させる原因
となっていた。
本発明の目的は、島状絶縁分離領域を持つ、半導体装置
のウェーハのそりを少なくして、ウェーハ割れを減少し
、歩留を向上した半導体集積回路及びその製造方法を提
供することにある。
のウェーハのそりを少なくして、ウェーハ割れを減少し
、歩留を向上した半導体集積回路及びその製造方法を提
供することにある。
本発明の第１の発明の半導体集積回路装置は、多結晶シ
リコン及び又は窒化膜の支持体に保持された単結晶クリ
コンの島状分離領域に形成された半導体集積回路装置に
おいて、前記多結晶クリコン及び又は窒化膜の支持体上
に単結晶シリコン層を有することを特徴として構成され
る。
リコン及び又は窒化膜の支持体に保持された単結晶クリ
コンの島状分離領域に形成された半導体集積回路装置に
おいて、前記多結晶クリコン及び又は窒化膜の支持体上
に単結晶シリコン層を有することを特徴として構成され
る。
また、本発明の第２の発明の半導体集積回路装置の製造
方法は、一導電型の半導体基板の一主面に絶縁膜を形成
しフォトリングラフィ技術によシ絶縁膜に開口し絶縁分
離用溝を形成する工程と、該溝に絶縁層を形成し分離用
絶縁層を構成する工程と、該分離用絶縁層上に多結晶ク
リコン及び又は窒化膜を成長せしめる工程と、該多結晶
７リコン及び又は窒化膜の上に単結晶クリコンを成長せ
しめる工程と、前記単結晶シリコンを成長せしめた主面
と反対側の面を所要の深さだけ除去し絶縁分離島状領域
を形成する工程と、該絶縁分離島状領域を用いて半導体
集積回路を形成する工程とを含んで構成される。
方法は、一導電型の半導体基板の一主面に絶縁膜を形成
しフォトリングラフィ技術によシ絶縁膜に開口し絶縁分
離用溝を形成する工程と、該溝に絶縁層を形成し分離用
絶縁層を構成する工程と、該分離用絶縁層上に多結晶ク
リコン及び又は窒化膜を成長せしめる工程と、該多結晶
７リコン及び又は窒化膜の上に単結晶クリコンを成長せ
しめる工程と、前記単結晶シリコンを成長せしめた主面
と反対側の面を所要の深さだけ除去し絶縁分離島状領域
を形成する工程と、該絶縁分離島状領域を用いて半導体
集積回路を形成する工程とを含んで構成される。
また第２の発明において、単結晶シリコンを成長せしめ
る工程を、多結晶シリコンを成長せしめる工程と、レー
ザ・アニール、電子ビーム、オンビームアニール等を用
いて単結晶シリコンを形成する工程と、該単結晶シリコ
ンを種にエピタキシャル成長を行う工程により構成する
ことにより容易に単結晶シリコン層を形成することがで
きる。
る工程を、多結晶シリコンを成長せしめる工程と、レー
ザ・アニール、電子ビーム、オンビームアニール等を用
いて単結晶シリコンを形成する工程と、該単結晶シリコ
ンを種にエピタキシャル成長を行う工程により構成する
ことにより容易に単結晶シリコン層を形成することがで
きる。
次に、本発明の実施例について、図面を参照して説明す
る。
る。
第１図（ａｌ〜（ｄｉは本発明の一実施例の構造並びに
その製造方法を説明するために工程順に示した主要工程
の断面図である。
その製造方法を説明するために工程順に示した主要工程
の断面図である。
本実施例の製造工程のうち従来例で示した第２図（ａｔ
〜第２図（ｄｉの工程は本実施例に於ても同じであるの
で省略し次工程以後を第１図（ａｔ〜（ｄｉとして示し
た。すなわち、半導体基板に＠をはシ、絶縁膜を成長さ
せ、次いで多結晶Ｓｉを成長させた後、第１図（ａｔに
示すように、レーザ・アニール、電子ビーム、イオンビ
ームアニール又はグラファイトヒーターによるアニール
などの方法を用いて、第１図（ｂｌに示すように単結晶
Ｓｉ５を形成する。
〜第２図（ｄｉの工程は本実施例に於ても同じであるの
で省略し次工程以後を第１図（ａｔ〜（ｄｉとして示し
た。すなわち、半導体基板に＠をはシ、絶縁膜を成長さ
せ、次いで多結晶Ｓｉを成長させた後、第１図（ａｔに
示すように、レーザ・アニール、電子ビーム、イオンビ
ームアニール又はグラファイトヒーターによるアニール
などの方法を用いて、第１図（ｂｌに示すように単結晶
Ｓｉ５を形成する。
次に、第１図（ｃｌに示すように、単結晶８ｉ５を種に
エピタキシャル成長をして、単結晶領域５′を形成する
。
エピタキシャル成長をして、単結晶領域５′を形成する
。
次に、第１図（ｄｌに示すように、主面のＡ面と反対側
の主面であるＢ面側から、所要の深さだけ単結晶シリコ
ンｌを除去する。然るときは除去し終えた面を主面とす
る絶縁分離島状領域が形成でき、この領域に半導体集積
口路を形成する。
の主面であるＢ面側から、所要の深さだけ単結晶シリコ
ンｌを除去する。然るときは除去し終えた面を主面とす
る絶縁分離島状領域が形成でき、この領域に半導体集積
口路を形成する。
以上により本実施例の島状分離領域に形成した半導体集
積回路装置が完成する。
積回路装置が完成する。
本実施例においては、裏面であるＡ面に単結晶８１５′
を成長したことにより主面である８面の膨張の仕方を主
面と逆のＡ面の単結晶ｓｉ５’により補正し、ウェーハ
のそシを小さくすることができる。
を成長したことにより主面である８面の膨張の仕方を主
面と逆のＡ面の単結晶ｓｉ５’により補正し、ウェーハ
のそシを小さくすることができる。
第２図は本発明の他の実施例によシ形成された半導体集
積回路装置の断面図である。
積回路装置の断面図である。
本実施例では第２図に示すように、多結晶ノリコン３中
に窒化膜４を挿入した場合で第１図（ｄｉに示す構造の
ものと同様効果を発揮することができる０ なお、第２図の変形として、単結晶Ｓｉ５’の下に多結
晶８ｉや窒化膜を成長させてもよい。
に窒化膜４を挿入した場合で第１図（ｄｉに示す構造の
ものと同様効果を発揮することができる０ なお、第２図の変形として、単結晶Ｓｉ５’の下に多結
晶８ｉや窒化膜を成長させてもよい。
以上説明したように、本発明によれば、島状に絶縁膜に
より分離されている領域を持つ゛半導体装置において、
島状絶縁分離領域を支えている多結晶シリコン又は窒化
膜又は両層の形成された上に単結晶シリコンが形成され
るので主面の単結晶領域の膨張の仕方が裏面側に形成し
た単結晶７リコン層によって補正され、ウェーハのそシ
を少くすることが出来、ウェーハ割れも減少し、半導体
集積回路装置の歩留シを向上せしめることができる。
より分離されている領域を持つ゛半導体装置において、
島状絶縁分離領域を支えている多結晶シリコン又は窒化
膜又は両層の形成された上に単結晶シリコンが形成され
るので主面の単結晶領域の膨張の仕方が裏面側に形成し
た単結晶７リコン層によって補正され、ウェーハのそシ
を少くすることが出来、ウェーハ割れも減少し、半導体
集積回路装置の歩留シを向上せしめることができる。
来の絶縁分離島状領域を用いた半導体集積回路装置の構
造及び製造方法を説明するために工程順に示した断面図
である。
造及び製造方法を説明するために工程順に示した断面図
である。
ｌ・−・・・・半導体基板、２・・・・・・酸化膜、３
・・・・−・多結晶シリコン、４・・・・・・窒化膜、
５，５′・・・・・・単結晶シリコン、６・・・・・・
溝。
・・・・−・多結晶シリコン、４・・・・・・窒化膜、
５，５′・・・・・・単結晶シリコン、６・・・・・・
溝。
代理人 弁理士 内 原 、−）゛・−・″
茅 ｌ 図
＄ ３ 図
Claims (3)
- （１）多結晶シリコン及び又は窒化膜の支持体に保持さ
れた単結晶シリコンの島状分離領域に形成された半導体
集積回路装置において、前記多結晶シリコン及び又は窒
化膜の支持体上に単結晶シリコン層を有することを特徴
とする半導体集積回路装置。 - （２）一導電型の半導体基板の一主面に絶縁膜を形成し
フォトリソグラフィ技術により絶縁膜に開口し絶縁分離
用溝を形成する工程と、該溝に絶縁層を形成し分離用絶
縁層を構成する工程と、該分離用絶縁層上に多結晶シリ
コン及び又は窒化膜を成長せしめる工程と、該多結晶シ
リコン及び又は窒化膜の上に単結晶シリコンを成長せし
める工程と、前記単結晶シリコンを成長せしめた主面と
反対側の面を所要の深さだけ除去し絶縁分離島状領域を
形成する工程と、該絶縁分離島状領域を用いて半導体集
積回路を形成する工程とを含むことを特徴とする半導体
集積回路装置の製造方法。 - （３）単結晶シリコンを成長せしめる工程が、多結晶シ
リコンを成長する工程と、レーザ、ビームアニール、電
子ビーム、イオンビームアニール等を用いて単結晶シリ
コンを形成する工程と、該単結晶シリコンを種にエピタ
キシャル成長を行う工程より成る特許請求の範囲第（２
）項記載の半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24711384A JPS61125145A (ja) | 1984-11-22 | 1984-11-22 | 半導体集積回路装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24711384A JPS61125145A (ja) | 1984-11-22 | 1984-11-22 | 半導体集積回路装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61125145A true JPS61125145A (ja) | 1986-06-12 |
Family
ID=17158626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24711384A Pending JPS61125145A (ja) | 1984-11-22 | 1984-11-22 | 半導体集積回路装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61125145A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63127154U (ja) * | 1987-02-12 | 1988-08-19 | ||
| JPH04361555A (ja) * | 1991-06-10 | 1992-12-15 | Hitachi Ltd | 半導体基板 |
-
1984
- 1984-11-22 JP JP24711384A patent/JPS61125145A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63127154U (ja) * | 1987-02-12 | 1988-08-19 | ||
| JPH04361555A (ja) * | 1991-06-10 | 1992-12-15 | Hitachi Ltd | 半導体基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPS5893221A (ja) | 半導体薄膜構造とその製造方法 | |
| JPH05198543A (ja) | 半導体基板の製造方法および半導体基板 | |
| JPH01179342A (ja) | 複合半導体結晶体 | |
| KR0148500B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US20050217566A1 (en) | Method for producing one or more monocrystalline layers, each with a different lattice structure, on one plane of a series of layers | |
| JP6125568B2 (ja) | 半導体用の最適化層 | |
| JPS61125145A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2763107B2 (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPS60144949A (ja) | 半導体装置の製造方法 | |
| JPS5821854A (ja) | 半導体回路素子 | |
| JPH02205339A (ja) | 半導体装置の製造方法 | |
| JP3189055B2 (ja) | 化合物半導体装置用ウエハ及びその製造方法 | |
| JPS5840337B2 (ja) | 半導体集積回路の製造方法 | |
| JP2775845B2 (ja) | 半導体装置の製造方法 | |
| JP2691667B2 (ja) | 光半導体素子およびその製造方法 | |
| JP2021141090A (ja) | 縦型化合物半導体デバイスの製造方法 | |
| JPS58197739A (ja) | 半導体集積回路用基板の製造方法 | |
| JPS62124753A (ja) | 絶縁層分離基板の製法 | |
| JPH04307735A (ja) | 半導体装置の製造方法 | |
| JPS62156831A (ja) | 絶縁的に分離された単結晶シリコン領域を得る方法 | |
| JPS6152983B2 (ja) |