JPS6152983B2 - - Google Patents
Info
- Publication number
- JPS6152983B2 JPS6152983B2 JP4677081A JP4677081A JPS6152983B2 JP S6152983 B2 JPS6152983 B2 JP S6152983B2 JP 4677081 A JP4677081 A JP 4677081A JP 4677081 A JP4677081 A JP 4677081A JP S6152983 B2 JPS6152983 B2 JP S6152983B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- polycrystalline silicon
- oxide film
- shaped groove
- crystal silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
本発明は、半導体集積回路装置に用いる絶縁分
離基板の製造方法に関するものであり、更に詳し
く言えば、二酸化シリコンSiO2による誘電体分
離構造を具えた絶縁分離基板の製造方法に関する
ものである。 誘電体分離技術は、容量が小さいので高速の集
積回路に適していること、耐圧が大きいので高電
圧の集積回路またはパワーICに適しているこ
と、ラツチアツプがないので相補化が容易である
こと、部分金拡散が可能であること、高集積度が
得られること、などといつた特長を有しており、
広範囲に利用することができる。 第１図は従来の誘電体分離基板の製造方法を示
したものである。。単結晶シリコンの基板１０の
表面に酸化膜１１を形成し、この酸化膜１１を部
分的に除去して単結晶シリコンの基板１０の表面
を露出させる（Ｂ）。この基板１０の表面は
（100）面が選択されている。酸化膜１１をマスク
として基板１０をエツチングすると、結晶軸の異
方性によつてＶ字形の溝が形成される（Ｃ）。次
に、Ｖ字形の溝の表面を酸化する（Ｄ）。このと
き、基板の裏面にも図示しないが、酸化膜が形成
される。続いてこの表面にシリコンを堆積させる
と、酸化膜１１の表面であるので多結晶シリコン
１２が成長する。このとき、裏面にも厚さは表面
より小さいが、同じ多結晶シリコン１２が成長す
る（Ｅ）。最後に、基板１０の裏面から研磨を行
なつて、酸化膜１１の先端部が露出するようにす
れば、単結晶シリコンの複数の島１３が得られ
る。 上記のようにして誘電体分離基板を製造する際
に大きな問題として、基板の反りがある。 すなわち、多結晶シリコン層側に基板が反つて
しまつて、その反りの大きさは30μｍから80μｍ
にもなる。この反りが、誘電体分離基板の歩留を
低下させるとともに、そこに形成する素子の特性
を劣化させる大きな要因となつている。それらの
問題を列記すると、基板の反りのストレスによ
つて基板が割れたり、ひびが生じる。研磨時に
基板の割れやひびが生じ易くなる。基板の反り
による歪みが原因で漏れ電流を生じる。単結晶
の島の深さが不均一となり、その中に形成される
素子の電気的特性に差が生じる。などといつたも
のである。 本発明は、上記のような問題を解決して、反り
の少ない誘電体分離基板を得ることを目的とす
る。 前記のような基板の反りの原因は幾つかある。
第一に、600℃〜1200℃の高温で堆積された多結
晶シリコンが室温まで冷えるときの、二酸化シリ
コンSiO2の誘電体膜と多結晶シリコン及び単結
晶シリコンとの熱膨脹係数の差がある点である。
通常、多結晶シリコンの熱膨脹係数が大きいので
冷えるときの収縮の度合も大きくなる。 第二に、多結晶シリコンのグレインの大きさが
深部と表面で異なつており、堆積時の高温から室
温に下がるときに、表面のポーラスの多結晶がア
ニール効果によつて密度を増すことである。この
ときに反りが発生する。 また、第三に、多結晶シリコンの堆積の際に、
Ｖ字形の溝の中では多結晶シリコンはウエハ表面
に平行に成長するが、厚みが増すに従つて成長方
向は垂直になつてギヤツプ、すき間が増してポー
ラスとなることである。 本発明は、主として上記の第一の原因を取り除
くことによつて基板の反りを小さくするものであ
る。すなわち、基板の表面と裏面の双方にできる
層の熱膨張係数を適宜に選択することによつて上
記の目的を達成するものである。 本発明を実施するにあたつて使用される種々の
膜の（線）熱膨張係数について次表に記してお
く。
離基板の製造方法に関するものであり、更に詳し
く言えば、二酸化シリコンSiO2による誘電体分
離構造を具えた絶縁分離基板の製造方法に関する
ものである。 誘電体分離技術は、容量が小さいので高速の集
積回路に適していること、耐圧が大きいので高電
圧の集積回路またはパワーICに適しているこ
と、ラツチアツプがないので相補化が容易である
こと、部分金拡散が可能であること、高集積度が
得られること、などといつた特長を有しており、
広範囲に利用することができる。 第１図は従来の誘電体分離基板の製造方法を示
したものである。。単結晶シリコンの基板１０の
表面に酸化膜１１を形成し、この酸化膜１１を部
分的に除去して単結晶シリコンの基板１０の表面
を露出させる（Ｂ）。この基板１０の表面は
（100）面が選択されている。酸化膜１１をマスク
として基板１０をエツチングすると、結晶軸の異
方性によつてＶ字形の溝が形成される（Ｃ）。次
に、Ｖ字形の溝の表面を酸化する（Ｄ）。このと
き、基板の裏面にも図示しないが、酸化膜が形成
される。続いてこの表面にシリコンを堆積させる
と、酸化膜１１の表面であるので多結晶シリコン
１２が成長する。このとき、裏面にも厚さは表面
より小さいが、同じ多結晶シリコン１２が成長す
る（Ｅ）。最後に、基板１０の裏面から研磨を行
なつて、酸化膜１１の先端部が露出するようにす
れば、単結晶シリコンの複数の島１３が得られ
る。 上記のようにして誘電体分離基板を製造する際
に大きな問題として、基板の反りがある。 すなわち、多結晶シリコン層側に基板が反つて
しまつて、その反りの大きさは30μｍから80μｍ
にもなる。この反りが、誘電体分離基板の歩留を
低下させるとともに、そこに形成する素子の特性
を劣化させる大きな要因となつている。それらの
問題を列記すると、基板の反りのストレスによ
つて基板が割れたり、ひびが生じる。研磨時に
基板の割れやひびが生じ易くなる。基板の反り
による歪みが原因で漏れ電流を生じる。単結晶
の島の深さが不均一となり、その中に形成される
素子の電気的特性に差が生じる。などといつたも
のである。 本発明は、上記のような問題を解決して、反り
の少ない誘電体分離基板を得ることを目的とす
る。 前記のような基板の反りの原因は幾つかある。
第一に、600℃〜1200℃の高温で堆積された多結
晶シリコンが室温まで冷えるときの、二酸化シリ
コンSiO2の誘電体膜と多結晶シリコン及び単結
晶シリコンとの熱膨脹係数の差がある点である。
通常、多結晶シリコンの熱膨脹係数が大きいので
冷えるときの収縮の度合も大きくなる。 第二に、多結晶シリコンのグレインの大きさが
深部と表面で異なつており、堆積時の高温から室
温に下がるときに、表面のポーラスの多結晶がア
ニール効果によつて密度を増すことである。この
ときに反りが発生する。 また、第三に、多結晶シリコンの堆積の際に、
Ｖ字形の溝の中では多結晶シリコンはウエハ表面
に平行に成長するが、厚みが増すに従つて成長方
向は垂直になつてギヤツプ、すき間が増してポー
ラスとなることである。 本発明は、主として上記の第一の原因を取り除
くことによつて基板の反りを小さくするものであ
る。すなわち、基板の表面と裏面の双方にできる
層の熱膨張係数を適宜に選択することによつて上
記の目的を達成するものである。 本発明を実施するにあたつて使用される種々の
膜の（線）熱膨張係数について次表に記してお
く。
【表】
上記の表と図面を参照して、以下、本発明の実
施例につき説明する。 第２図は、本発明による絶縁分離基板の製造方
法を示す正面断面図である。 単結晶シリコン基板２０を表面が（100）面と
なるように研磨する(A)。基板２０の表面に酸化膜
２１ａを形成し、Ｖ字形の溝を形成する部分をエ
ツチングして基板表面を露出させる。このとき、
基板の裏面にも酸化膜２１ｂを形成して、同様に
Ｖ字形の溝を形成する部分をエツチングして基板
を露出させる(B)。裏面の酸化膜を除去する部分、
すなわち、後でＶ字形の溝が形成される部分は、
表面側のＶ字形の溝の位置と一致しなければなら
ないものではなく、溝の密度が同じになるように
すれば良い。 酸化膜２１をマスクとしてシリコン基板２０を
エツチングすると、異方性エツチングによつて基
板２０の露出した位置にＶ字形の溝２２が形成さ
れる(C)。Ｖ字形の溝２２は表面と裏面に同じ割合
で分布するように形成するが、マスクのパターン
によつて溝の幅と深さは決定されるので、酸化膜
２１のパターンを形成するときに同じ面積の基板
が露出するようにしておけば良い。次に、Ｖ字形
の溝２２のシリコン基板２０が露出した部分を酸
化して、Ｖ字部の溝を含むすべての基板表面が酸
化膜２１で覆われるようにする(D)。この酸化膜２
１は単結晶シリコンの島を絶縁するために使われ
るが、後の多結晶シリコン層の成長のためにも必
要なものである。 酸化膜２１で覆われた単結晶シリコン基板２０
の表面にシリコンを成長させると、多結晶シリコ
ン２３ａが表面に堆積し成長する(E)。通常400μ
ｍ程度の厚みを有するように形成されるがこのと
き、裏面にも多結晶シリコン２３ｂが堆積し成長
する。この裏面に成長する多結晶シリコン２３ｂ
の厚みは80μｍ程度となる。 所定の厚さの多結晶シリコン２３ａを堆積させ
た後、シリコン基板２０を裏面、すなわち薄い多
結晶シリコン側から研磨して、酸化膜２１が露出
するようにする(F)。これによつて、多結晶シリコ
ン２３に支持され、酸化膜２１によつて絶縁分離
された単結晶シリコンの島２０′が形成されるこ
とになる。 多結晶シリコンを高温で堆積した後、室温まで
下げるときに多結晶シリコンが収縮することによ
つて基板の反りが生ずることは前記の通りである
が、基板の裏面にもＶ字形の溝を形成して多結晶
シリコンを堆積させるので、多結晶シリコンの収
縮は表面だけでなく裏面においても生じる。その
ために、表面だけが大きく反ることはなくなり、
表面と裏面との収縮率の差によつて反りの方向と
量が決定される。両面に多結晶シリコンが堆積さ
れるので、従来よりも反りの量は大幅に減少す
る。 室温まで下がつて安定した状態で研磨を行なえ
ば、基板の反りが非常に少ない状態で研磨が行な
われる。 本発明によれば、多結晶シリコンの堆積後に温
度を下げるとき、ウエハの反りに起因するストレ
スによつてウエハが割れたり、ひびを生じたりす
ることを防止できる。 また、研磨のときの割れやひびの発生も大幅に
減少させることができる。 以上の様に、製造上の歩留が改善されるだけで
なく、次のような素子の特性上の利点もある。 第１は、ウエハの反りによる歪みが原因となる
漏れ電流が少くなり、ノイズが減少する点であ
る。 次に、各々の単結晶のシリコンの島の深さが均
一となり、そこに形成される素子の特性も均一化
される点である。
施例につき説明する。 第２図は、本発明による絶縁分離基板の製造方
法を示す正面断面図である。 単結晶シリコン基板２０を表面が（100）面と
なるように研磨する(A)。基板２０の表面に酸化膜
２１ａを形成し、Ｖ字形の溝を形成する部分をエ
ツチングして基板表面を露出させる。このとき、
基板の裏面にも酸化膜２１ｂを形成して、同様に
Ｖ字形の溝を形成する部分をエツチングして基板
を露出させる(B)。裏面の酸化膜を除去する部分、
すなわち、後でＶ字形の溝が形成される部分は、
表面側のＶ字形の溝の位置と一致しなければなら
ないものではなく、溝の密度が同じになるように
すれば良い。 酸化膜２１をマスクとしてシリコン基板２０を
エツチングすると、異方性エツチングによつて基
板２０の露出した位置にＶ字形の溝２２が形成さ
れる(C)。Ｖ字形の溝２２は表面と裏面に同じ割合
で分布するように形成するが、マスクのパターン
によつて溝の幅と深さは決定されるので、酸化膜
２１のパターンを形成するときに同じ面積の基板
が露出するようにしておけば良い。次に、Ｖ字形
の溝２２のシリコン基板２０が露出した部分を酸
化して、Ｖ字部の溝を含むすべての基板表面が酸
化膜２１で覆われるようにする(D)。この酸化膜２
１は単結晶シリコンの島を絶縁するために使われ
るが、後の多結晶シリコン層の成長のためにも必
要なものである。 酸化膜２１で覆われた単結晶シリコン基板２０
の表面にシリコンを成長させると、多結晶シリコ
ン２３ａが表面に堆積し成長する(E)。通常400μ
ｍ程度の厚みを有するように形成されるがこのと
き、裏面にも多結晶シリコン２３ｂが堆積し成長
する。この裏面に成長する多結晶シリコン２３ｂ
の厚みは80μｍ程度となる。 所定の厚さの多結晶シリコン２３ａを堆積させ
た後、シリコン基板２０を裏面、すなわち薄い多
結晶シリコン側から研磨して、酸化膜２１が露出
するようにする(F)。これによつて、多結晶シリコ
ン２３に支持され、酸化膜２１によつて絶縁分離
された単結晶シリコンの島２０′が形成されるこ
とになる。 多結晶シリコンを高温で堆積した後、室温まで
下げるときに多結晶シリコンが収縮することによ
つて基板の反りが生ずることは前記の通りである
が、基板の裏面にもＶ字形の溝を形成して多結晶
シリコンを堆積させるので、多結晶シリコンの収
縮は表面だけでなく裏面においても生じる。その
ために、表面だけが大きく反ることはなくなり、
表面と裏面との収縮率の差によつて反りの方向と
量が決定される。両面に多結晶シリコンが堆積さ
れるので、従来よりも反りの量は大幅に減少す
る。 室温まで下がつて安定した状態で研磨を行なえ
ば、基板の反りが非常に少ない状態で研磨が行な
われる。 本発明によれば、多結晶シリコンの堆積後に温
度を下げるとき、ウエハの反りに起因するストレ
スによつてウエハが割れたり、ひびを生じたりす
ることを防止できる。 また、研磨のときの割れやひびの発生も大幅に
減少させることができる。 以上の様に、製造上の歩留が改善されるだけで
なく、次のような素子の特性上の利点もある。 第１は、ウエハの反りによる歪みが原因となる
漏れ電流が少くなり、ノイズが減少する点であ
る。 次に、各々の単結晶のシリコンの島の深さが均
一となり、そこに形成される素子の特性も均一化
される点である。
第１図は従来の絶縁分離基板の製造方法を示す
正面断面図、第２図は本発明による絶縁分離基板
の製造方法を示す正面断面図である。 １０，２０…単結晶シリコン基板、１１，２１
…酸化膜、１２，２３…多結晶シリコン。
正面断面図、第２図は本発明による絶縁分離基板
の製造方法を示す正面断面図である。 １０，２０…単結晶シリコン基板、１１，２１
…酸化膜、１２，２３…多結晶シリコン。
Claims (1)
- １ 単結晶シリン基板の表面にＶ字形の溝を形成
し、該Ｖ字形の溝を含む単結晶シリコン表面に酸
化膜を形成し、該酸化膜上に多結晶シリコン層を
形成し、該単結晶シリコン基板を研磨して複数の
単結晶シリコンの島を形成する絶縁分離基板の製
造方法において、該Ｖ字形の溝を形成する単結晶
シリコン基板の裏面にも対向するＶ字形の溝を形
成し、該裏面にも多結晶シリコン層を形成し、該
単結晶シリコン基板を裏面から研磨して複数の単
結晶シリコンの島を形成することを特徴とする絶
縁分離基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4677081A JPS57162345A (en) | 1981-03-30 | 1981-03-30 | Manufacture of insulation isolating substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4677081A JPS57162345A (en) | 1981-03-30 | 1981-03-30 | Manufacture of insulation isolating substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57162345A JPS57162345A (en) | 1982-10-06 |
| JPS6152983B2 true JPS6152983B2 (ja) | 1986-11-15 |
Family
ID=12756557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4677081A Granted JPS57162345A (en) | 1981-03-30 | 1981-03-30 | Manufacture of insulation isolating substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57162345A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63140041U (ja) * | 1987-03-07 | 1988-09-14 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722629A (ja) * | 1991-06-25 | 1995-01-24 | Mitsubishi Materials Shilicon Corp | 半導体装置の製造方法 |
-
1981
- 1981-03-30 JP JP4677081A patent/JPS57162345A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63140041U (ja) * | 1987-03-07 | 1988-09-14 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57162345A (en) | 1982-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH0799239A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6155252B2 (ja) | ||
| US3829889A (en) | Semiconductor structure | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPS6152983B2 (ja) | ||
| JPH01302740A (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPS6155251B2 (ja) | ||
| JP2750163B2 (ja) | 誘電体分離型半導体装置の製造方法 | |
| US4411060A (en) | Method of manufacturing dielectrically-isolated single-crystal semiconductor substrates | |
| JP3099446B2 (ja) | 誘電体分離領域を有する半導体基板 | |
| JPS5918654A (ja) | 誘電体分離基板の製造方法 | |
| JPH03265153A (ja) | 誘電体分離基板およびこれを用いた半導体集積回路装置 | |
| JPH02205339A (ja) | 半導体装置の製造方法 | |
| JPS6252923A (ja) | 誘電体による半導体層の絶縁分離方法 | |
| JPH0212854A (ja) | 誘電体分離型半導体集積回路基板の製造方法 | |
| JPS5840337B2 (ja) | 半導体集積回路の製造方法 | |
| JP3102197B2 (ja) | ウエハの誘電体分離方法 | |
| JPS6221269B2 (ja) | ||
| JPH03292723A (ja) | シリコン単結晶薄膜の作製方法 | |
| JPS6226182B2 (ja) | ||
| JPH05175325A (ja) | 誘電体分離基板及びその製造方法 | |
| JPS62124753A (ja) | 絶縁層分離基板の製法 | |
| JPH04361555A (ja) | 半導体基板 | |
| KR940000984B1 (ko) | 실리콘 다결정을 이용한 기판제조방법 |