JPH0212854A - 誘電体分離型半導体集積回路基板の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は、素子または素子プロ ツクを誘電体 で絶縁分離した半導体集積回路基板の製造方法に関する
。

（従来の技術） 誘電体分離形半導体集積回路基板を製造するための従来
法の一例を第５図に示した。支持基板５１からシリコン
酸化膜５２で絶縁分離された半導体層２３を島状に分離
するために、まず異方性エツチングを行いＶ形溝５４を
形成する（第５図−ａ）。つぎに溝を含む半導体表面を
高温酸化しシリコン酸化膜５５を形成する。集積回路を
製造するにあたシ、誘電体で分離された島状の半導体層
の間を配線することが必要で、表面の段差による断線を
防止し、配線の巾および配線の間隙の微細化してチップ
サイズを小形にするために半導体表面を平担化しなけれ
ばならない。横方向の分離用■形溝を埋め込む方法とし
ては通常多結晶シリコンを堆積する方法が用いられてい
る。第５図−〇は多結晶シリコン５７を堆積した場合の
基板形状で、約１１００℃の高温か−ら室温まで温度を
下げると、多結晶シリコンの熱膨張係数がシリコンのそ
れよシ大きいために多結晶シリコンの収縮が大きくなシ
基板にそりが現われる。

（発明が解決しようとする課題） 第５図−Ｃの基板を次の工程で表面研磨および表面エツ
チングを行い平担化するが、基板にそりがあると半導体
／１ｉ１５３の厚さが不均一となシ、その中に形成する
半導体装置の電気的特性に差異が生じる。半導体層が薄
くなり過ぎると、高耐圧に設計し次素子が耐圧不良にな
シ、フォトダイオードの場合は、同じ光照射を行っても
得られる光電流が小さくなってしまう。また基板のそシ
が大きい場合には、表面平担化工程で基板の一部に半導
体層５３のない領域が現われ、誘電体分離構造がこわれ
てしまう。

〔発明の構成〕

（課題を解決するための手段） 上述した技術的課題を解決するために、本発明において
は横方向の素子分離溝およびその近傍の半導体層の表面
酸化膜を残し、他の領域の熱酸化膜をエツチングによシ
除去した後に溝を埋めこむ多結晶シリコンを堆積する。

（作用） 多結晶シリコン堆積工程で、表面酸化膜を除去した半導
体表面にはエピタキシャル成長で単結晶シリコンが形成
され、その熱膨張率は半導体層のそれと同一となるので
歪が大巾に緩和される。平面図上で見ると、高量の分離
溝の面積より島内の面積が大きいため、前述の効果は顕
著である。

（実施例） この発明による実施例を第１図を用いて説明する。第１
図は誘電体分離形半導体集積回路基板の断面構造図で、
その製造工程の主要な部分を工程順に示したものである
。まずトランジスタなどの半導体素子を形成する基板３
と、その支持基板１とを誘電体で絶縁分離するためにシ
リコンウエノ・直接接合法を用いた。２枚のシリコンウ
エノ・の−方に厚さ１μｍの熱酸化膜を形成し、２枚の
鏡面研磨面を密着させた後、１１００℃で２時間の熱処
理を行い、両者を接合させる。つぎに基板３を研磨し、
８ｉ０．の上の厚さを５０μｍとする。この工程が第１
図−ａである。つぎにエツチング液ＫＯＨを用いて異方
性エツチングを行い、Ｖ形溝４を形成する。■形溝は、
半導体層３を複数の島に分離するためのものであるから
、その底部には支持基板との絶縁分離をしている第１の
シリコン酸化膜２が露出している（第１図−ｂ）。分離
され九半導体層をｓｉｏ、膜で包囲するために、Ｖ形溝
を含む半導体層の表面を熱酸化し、第２の誘電体膜であ
るＳｉｎ、膜５を形成する（第１図−〇）。つぎにＰＥ
Ｐ技術によって、Ｖ形溝とその近傍に表面酸化膜５を残
し、他の領域の表面酸化膜を除去すル（第１図−ｄ　）
。つ望いてポリシリコンを堆積し、Ｖ形溝を埋め込むが
その後の表面平担化工程でＶ形溝の上のポリシリコンが
凹形となるのを防ぐために堆積する厚さを８０μｍとし
、溝の深さ５０μｍよシ大きくした。この工程において
、表面酸化膜を除去した領域にはエピタキシャル成長に
よるシリコン単結晶７Ｉが成長する（第１図−ｅ）。

こうしてＶ形溝をポリシリコンで埋め込んだ基板を、研
磨およびエツチングによって第１図−ｄにおける基板表
面の上に堆積したポリシリコンおよびエピタキシャルシ
リコンを除去し、表面を平担化して誘電体分離形半導体
集積回路基板を得る（第１図−ｆ）。

次にこの発明の他の実施例を述べる。

第２図から第４図は、多結晶シリコン堆積工程の前まで
の工程で、この発明による他の実施例である。第２図で
は、ａでシリコン窒化膜２９を選択的に形成し、ｂで熱
酸化膜２８を形成する。次にＶ形溝を形成する開口部の
熱酸化膜を除去しく第２図−〇）、異方性エツチングに
よってＶ形溝を形成する（第２図−ｄ）。再び熱酸化を
行って酸化膜２５を形成し、シリコン窒化膜をエツチン
グして第１図−ｄと同等の基板構造が得られる（第２図
−ｆ）。

第３図の場合は、ａでシリコン窒化膜３９を選択的に形
成し、ｂでＶ形溝３４を形成、Ｃで熱酸化膜３５を形成
して、シリコン窒化膜３９をエツチングで除去すると第
３図−ｄを得る。

第４図の場合は、ａで酸化膜４８を選択的に形成し、ｂ
で■形溝４４を形成、Ｃで熱酸化膜４５を形成し九のち
、研磨あるいはエツチングによって表面層を除去し、第
４図−ｄを得る。

半導体層の絶縁分離用誘電体として、この発明ではシリ
コンの熱酸化膜を用いたが、その他の材料としてシリコ
ン窒化物Ｓｉ３Ｎ４、気相成長による８ｉ０．およびそ
れ等の多層膜が使用できる。半導体層をその支持基板と
絶縁分離する方法として、この発明ではシリコンウェハ
を直接接合する方法を用いたが、酸化膜の上に多結晶ま
たは非晶質シリコンを堆積し表面アニールによって単結
晶化したいわゆる８　０　Ｉ　（５ｉｌｉｃｏｎ　ｏｎ
　１ｎｓｕｌａｔｏｒ）でもよい。さらに、支持基板と
して石英またはサファイアなどの絶縁物を用いてもよい
。また半導体層を島状に絶縁分離する方法として、異方
性エツチングによるＶ形溝を形成する代わシに、ドライ
エツチング技術などを用いた開口部を狭くできるトレン
チ溝を形成する方法も使用できる。

〔発明の効果〕

面積の大部分を占める絶縁分離された半導体層の島内部
の表面熱酸化膜を除去し、その上にエピタキシャル単結
晶が成長するようにした本発明によシ、ポリシリコン堆
積工程による基板ウェハのそシが軽減され、絶縁膜２の
上の半導体層の厚さを均一に揃えることが出来たことか
ら、集積回路に要求される特性の揃った素子ができるよ
うになシ、良好な集積回路を製造できるようになった。

【図面の簡単な説明】

第１図（ａ）〜（ｆ）は本発明の一実施例による誘電体
分離形半導体集積回路基板の製造工程の主要な段階の工
程断面図、第２図（ａ）〜（１人第３図（ａ、）〜Ｃｄ
）及び第４図（、ａ、ｌ〜（ｄつは本発明の他の実施例
による工程断面図、第５図（ａ］〜（Ｃ）は従来の方法
による工程断面図である。 １．２１，３１，４１．５１・・・支持基板、２゜２２
．３２，４２．５２・・・シリコン酸化膜、３゜２３．
３３，４３．５３・・・単結晶シリコン、４゜２４．３
４．４４．５４・・・横方向の絶縁分離用■形溝、５，
２５，２８，３５，４５，４８．５５・・・シリコン酸
化膜、７．５７・・・多結晶シリコン、７′・・・エピ
タキシャルシリコン、 ９・・・シリ コン窒化膜。

Claims (1)

【特許請求の範囲】
1. 第１の誘電体によって支持基板から電気的に絶縁された
   半導体層に第１の誘電体に達する深さの溝を形成する工
   程と、その溝を含む表面に第２の誘電体膜を形成する工
   程と、溝内部および溝近傍の半導体表面以外の半導体表
   面の第２の誘電体膜を除去する工程と、多結晶シリコン
   を堆積して溝を埋め込む工程と、研磨またはエッチング
   によって表面を平担化し、溝部の第２の誘電体膜を露出
   させて島状の半導体層を形成する工程とを含むことを特
   徴とする誘電体分離型半導体集積回路基板の製造方法。