JPS6244412B2 - - Google Patents
Info
- Publication number
- JPS6244412B2 JPS6244412B2 JP12554282A JP12554282A JPS6244412B2 JP S6244412 B2 JPS6244412 B2 JP S6244412B2 JP 12554282 A JP12554282 A JP 12554282A JP 12554282 A JP12554282 A JP 12554282A JP S6244412 B2 JPS6244412 B2 JP S6244412B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- single crystal
- crystal silicon
- oxide film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 17
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 5
- 238000002955 isolation Methods 0.000 description 14
- 238000002048 anodisation reaction Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910021426 porous silicon Inorganic materials 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/7627—Vertical isolation by full isolation by porous oxide silicon, i.e. FIPOS techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
Description
【発明の詳細な説明】
本発明は、誘電体絶縁分離による集積回路用基
板の製造方法に係るもので、特に、シリコン酸化
物によつて絶縁分離領域が形成される集積回路用
基板の製造方法に関するものである。
板の製造方法に係るもので、特に、シリコン酸化
物によつて絶縁分離領域が形成される集積回路用
基板の製造方法に関するものである。
半導体集積回路における素子の分離の方法には
種々あるが、最も一般的に用いられているものは
PN接合分離である。しかし、近時、誘電体絶縁
分離が、耐圧、容量、スピード、リークなどの特
性の面においてPN接合よりも優れているので、
その利用が考えられている。しかし、この誘電体
絶縁分離においては、工数が多くなること、歩留
が低下すること、などが実用化の上で大きな問題
となつている。
種々あるが、最も一般的に用いられているものは
PN接合分離である。しかし、近時、誘電体絶縁
分離が、耐圧、容量、スピード、リークなどの特
性の面においてPN接合よりも優れているので、
その利用が考えられている。しかし、この誘電体
絶縁分離においては、工数が多くなること、歩留
が低下すること、などが実用化の上で大きな問題
となつている。
最も多く利用されている誘電体絶縁分離の方法
は、単結晶シリコン基板に溝を形成し、その上に
酸化膜を形成した後に多結晶シリコンを1200℃近
い温度で約400μｍ堆積させるものである。この
ときの熱によつてウエハが反つたり、損傷したり
する問題があり、またそのために、シリコン基板
を研磨したときに単結晶シリコンの島が設計通り
にできず、削り過ぎとなつたり、完全に分離され
なかつたりしてしまうことが多い。
は、単結晶シリコン基板に溝を形成し、その上に
酸化膜を形成した後に多結晶シリコンを1200℃近
い温度で約400μｍ堆積させるものである。この
ときの熱によつてウエハが反つたり、損傷したり
する問題があり、またそのために、シリコン基板
を研磨したときに単結晶シリコンの島が設計通り
にできず、削り過ぎとなつたり、完全に分離され
なかつたりしてしまうことが多い。
上記のような誘電体絶縁分離技術における問題
を解決する方法についても種々考えられている。
その一つに、溝を形成せずに、単結晶シリコンを
部分的に絶縁物に変換して絶縁分離領域を形成す
る方法がある。
を解決する方法についても種々考えられている。
その一つに、溝を形成せずに、単結晶シリコンを
部分的に絶縁物に変換して絶縁分離領域を形成す
る方法がある。
上記の絶縁分離領域の形成方法の改良につい
て、本発明者はすでに特願昭57−67474において
陽極化成を利用して単結晶シリコンの島の側面を
囲む誘電体絶縁分離領域を形成し、底面の絶縁層
と接続することによつて単結晶シリコンの島を分
離する方法を提案している。
て、本発明者はすでに特願昭57−67474において
陽極化成を利用して単結晶シリコンの島の側面を
囲む誘電体絶縁分離領域を形成し、底面の絶縁層
と接続することによつて単結晶シリコンの島を分
離する方法を提案している。
本発明は、この単結晶シリコンを部分的に酸化
することによつて絶縁分離領域を形成する集積回
路用基板の製造方法の改良に係るもので、浮遊容
量の小さな集積回路用基板を得ることを目的とす
る。
することによつて絶縁分離領域を形成する集積回
路用基板の製造方法の改良に係るもので、浮遊容
量の小さな集積回路用基板を得ることを目的とす
る。
本発明による集積回路用基板の製造方法は、単
結晶シリコンを部分的に酸化するとともに酸化膜
による絶縁層の一部を溶かして空洞を形成するこ
とによつて、上記の目的を達成するものである。
結晶シリコンを部分的に酸化するとともに酸化膜
による絶縁層の一部を溶かして空洞を形成するこ
とによつて、上記の目的を達成するものである。
以下、図面に従つて、本発明の実施例につき説
明する。
明する。
第１図は、本発明の実施例を示す正面断面図で
ある。Ｎ型の導電性を有する単結晶シリコン基板
１０の表面を研磨して平坦とする(a)。単結晶シリ
コン基板１０はＮ型に限られず、Ｐ型であつても
ほゞ同様な工程を経て集積回路用基板が得られ
る。
ある。Ｎ型の導電性を有する単結晶シリコン基板
１０の表面を研磨して平坦とする(a)。単結晶シリ
コン基板１０はＮ型に限られず、Ｐ型であつても
ほゞ同様な工程を経て集積回路用基板が得られ
る。
単結晶シリコン基板１０の表面にSiO2から成
るシリコン酸化膜１１を形成する(b)。このシリコ
ン酸化膜は、単結晶シリコン基板１０と後に形成
される単結晶シリコンとを絶縁し分離する層とな
る。
るシリコン酸化膜１１を形成する(b)。このシリコ
ン酸化膜は、単結晶シリコン基板１０と後に形成
される単結晶シリコンとを絶縁し分離する層とな
る。
シリコン酸化膜１１の上にSi3N4のシリコン窒
化膜１２を形成しておく(c)。このシリコン窒化膜
はシリコン酸化膜１１とともに絶縁層となるだけ
でなく、後の工程において単結晶シリコンがフツ
化水素に侵されるのを防止する役割を果たす。但
し、このシリコン窒化膜は必ずも形成する必要は
ない。
化膜１２を形成しておく(c)。このシリコン窒化膜
はシリコン酸化膜１１とともに絶縁層となるだけ
でなく、後の工程において単結晶シリコンがフツ
化水素に侵されるのを防止する役割を果たす。但
し、このシリコン窒化膜は必ずも形成する必要は
ない。
シリコン窒化膜１２の表面にシリコンを気相成
長させて、多結晶シリコン１３を形成する。多結
晶シリコン１３はシリコンウエハを支持するのに
十分な厚み、例えば３インチウエハの場合には約
400μｍとなるように形成される(d)。
長させて、多結晶シリコン１３を形成する。多結
晶シリコン１３はシリコンウエハを支持するのに
十分な厚み、例えば３インチウエハの場合には約
400μｍとなるように形成される(d)。
単結晶シリコン基板１０を裏面から研磨して集
積回路素子を形成するのに適した厚みとする。こ
の単結晶シリコンは通常５〜50μｍの厚みとされ
る(e)。
積回路素子を形成するのに適した厚みとする。こ
の単結晶シリコンは通常５〜50μｍの厚みとされ
る(e)。
単結晶シリコン基板１０の表面をSi3N4のシリ
コン窒化膜１４で覆い、分離領域となる部分のみ
をエツチングして除去する(f)。この場合、窒化シ
リコン膜１４の窓は、分離領域の面積よりも小さ
くしておく。
コン窒化膜１４で覆い、分離領域となる部分のみ
をエツチングして除去する(f)。この場合、窒化シ
リコン膜１４の窓は、分離領域の面積よりも小さ
くしておく。
Ｎ型基板を用いた場合には、陽極化成を容易に
するために、窒化シリコン膜１４をマスクとして
Ｐ型の不純物を単結晶シリコン基板１０に拡散ま
たは注入して、表面からシリコン酸化膜１１に達
するＰ型領域１５を形成しておく(g)。基板がＰ型
である場合には、この工程は省略することができ
る。
するために、窒化シリコン膜１４をマスクとして
Ｐ型の不純物を単結晶シリコン基板１０に拡散ま
たは注入して、表面からシリコン酸化膜１１に達
するＰ型領域１５を形成しておく(g)。基板がＰ型
である場合には、この工程は省略することができ
る。
単結晶シリコン基板１０が部分的にＰ型に変換
され、それ以外の部分がシリコン窒化膜１４で覆
われた状態で、単結晶シリコン１０をフツ化水素
（HF）中で陽極化成する(h)。この陽極化成によつ
て、Ｐ型の単結晶シリコン領域１５は多孔質シリ
コンとなる。Ｐ型の領域を陽極化成するのに十分
な時間以上に陽極化成を続けると、フツ化水素は
底面の酸化シリコン膜１１を溶かすようになる。
そしてフツ化水素の浸透した部分の酸化シリコン
膜１１には空洞が形成されることになる。
され、それ以外の部分がシリコン窒化膜１４で覆
われた状態で、単結晶シリコン１０をフツ化水素
（HF）中で陽極化成する(h)。この陽極化成によつ
て、Ｐ型の単結晶シリコン領域１５は多孔質シリ
コンとなる。Ｐ型の領域を陽極化成するのに十分
な時間以上に陽極化成を続けると、フツ化水素は
底面の酸化シリコン膜１１を溶かすようになる。
そしてフツ化水素の浸透した部分の酸化シリコン
膜１１には空洞が形成されることになる。
次に多孔質化した多結晶シリコン１５を酸化し
てシリコン酸化物１６とする(i)。このシリコン酸
化物１６が単結晶シリコンの島を囲む絶縁分離領
域となる。
てシリコン酸化物１６とする(i)。このシリコン酸
化物１６が単結晶シリコンの島を囲む絶縁分離領
域となる。
上記のようにして、単結晶シリコンの島が、側
面はシリコン酸化物により、底面は空洞を有する
シリコン酸化膜により、囲まれて形成され誘電体
によつて絶縁され、分離された、集積回路用基板
が得られる。
面はシリコン酸化物により、底面は空洞を有する
シリコン酸化膜により、囲まれて形成され誘電体
によつて絶縁され、分離された、集積回路用基板
が得られる。
本発明による集積回路用基板の製造方法は前記
の例に限られず、種々の実施例が考えられる。以
下、それらのうちの主要なものについて説明して
おく。
の例に限られず、種々の実施例が考えられる。以
下、それらのうちの主要なものについて説明して
おく。
第２図は、本発明の他の実施例の正面断面図で
あるが、これはシリコン酸化膜の両側にシリコン
窒化膜を形成する場合を示したものである。すな
わち、単結晶シリコン基板２０を予めシリコン窒
化膜２２で覆い、絶縁領域の形成パターンに従つ
て窓を形成しておく(a)′。次にシリコン酸化膜２
１を形成し(b)、その上をシリコン窒化膜２２′で
覆う。この後のプロセスは第１図の場合と同じで
ある。このようにして得られる集積回路用基板で
は、シリコン酸化膜２１が二つのシリコン窒化膜
によつて挾まれ、しかも、空洞が形成される構造
となる(i)。これによつて、底面の絶縁層が多層と
なるとともに、多孔質シリコンの酸化の際に単結
晶シリコンの底面が酸化されることを防止でき
る。
あるが、これはシリコン酸化膜の両側にシリコン
窒化膜を形成する場合を示したものである。すな
わち、単結晶シリコン基板２０を予めシリコン窒
化膜２２で覆い、絶縁領域の形成パターンに従つ
て窓を形成しておく(a)′。次にシリコン酸化膜２
１を形成し(b)、その上をシリコン窒化膜２２′で
覆う。この後のプロセスは第１図の場合と同じで
ある。このようにして得られる集積回路用基板で
は、シリコン酸化膜２１が二つのシリコン窒化膜
によつて挾まれ、しかも、空洞が形成される構造
となる(i)。これによつて、底面の絶縁層が多層と
なるとともに、多孔質シリコンの酸化の際に単結
晶シリコンの底面が酸化されることを防止でき
る。
本発明によれば、底面の分離領域がSiO2では
なく、空洞をもつたシリコン酸化膜によつて形成
されるので、浮遊容量を大幅に低下させることが
できる。すなわち、容量ＣはＣ＝εＳ／ｄで表わされ る（εは誘電率、Ｓは面積、ｄは距離）が、シリ
コンの誘電率12、SiO2の誘電率3.8に対して空気
の誘電率は１であるので、空洞を形成することに
よつて容量Ｃを大幅に低減することができる。空
洞を理想的に形成すれば、PN接合分離の場合の
1/12、従来の誘電体分離の1/3.8とすることがで
きる。
なく、空洞をもつたシリコン酸化膜によつて形成
されるので、浮遊容量を大幅に低下させることが
できる。すなわち、容量ＣはＣ＝εＳ／ｄで表わされ る（εは誘電率、Ｓは面積、ｄは距離）が、シリ
コンの誘電率12、SiO2の誘電率3.8に対して空気
の誘電率は１であるので、空洞を形成することに
よつて容量Ｃを大幅に低減することができる。空
洞を理想的に形成すれば、PN接合分離の場合の
1/12、従来の誘電体分離の1/3.8とすることがで
きる。
また、シリコン酸化膜をシリコン窒化膜で挾ま
れ、かつ空洞となるようにすれば、絶縁層（誘電
体層）が多層となつて容量をより小さくする効果
もあり、また、酸化の際に空洞がSiO2が成長し
て埋められることを防止できる利点もある。
れ、かつ空洞となるようにすれば、絶縁層（誘電
体層）が多層となつて容量をより小さくする効果
もあり、また、酸化の際に空洞がSiO2が成長し
て埋められることを防止できる利点もある。
更に、本発明においては、空洞を形成するため
の工程を特別に付加する必要もなく、陽極化成の
工程において同時にできるので、特別の装置を必
要としない。
の工程を特別に付加する必要もなく、陽極化成の
工程において同時にできるので、特別の装置を必
要としない。
第１図、第２図は本発明の実施例を示す正面断
面図である。 １０，２０……単結晶シリコン、１１，２１…
…シリコン酸化膜、１２，１４，２２……シリコ
ン窒化膜、１５……多孔質シリコン、１６……シ
リコン酸化物。
面図である。 １０，２０……単結晶シリコン、１１，２１…
…シリコン酸化膜、１２，１４，２２……シリコ
ン窒化膜、１５……多孔質シリコン、１６……シ
リコン酸化物。
Claims (1)
- １ 単結晶シリコン基板の一表面にシリコン酸化
膜を形成し、該シリコン酸化膜上に多結晶シリコ
ン層を形成し、該単結晶シリコン基板を裏面から
研磨して所定の厚さとし、該研磨された単結晶シ
リコン基板の表面の一部をシリコン窒化膜で覆
い、該シリコン窒化膜をマスクとしてフツ化水素
中で該単結晶シリコンを陽極化成して、該シリコ
ン窒化膜に覆われない部分とその下の領域を多孔
質化するとともに該シリコン酸化膜の一部をフツ
化水素で溶かして単結晶シリコン基板と多結晶シ
リコン層の間に空洞を形成し、該多孔質化された
単結晶シリコンを酸化してシリコン酸化物を形成
することによつて、該シリコン酸化物と少なくと
も一部が空洞となつたシリコン酸化膜によつて分
離された単結晶シリコンの島を形成することを特
徴とする集積回路用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12554282A JPS5916341A (ja) | 1982-07-19 | 1982-07-19 | 集積回路用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12554282A JPS5916341A (ja) | 1982-07-19 | 1982-07-19 | 集積回路用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5916341A JPS5916341A (ja) | 1984-01-27 |
| JPS6244412B2 true JPS6244412B2 (ja) | 1987-09-21 |
Family
ID=14912768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12554282A Granted JPS5916341A (ja) | 1982-07-19 | 1982-07-19 | 集積回路用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5916341A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7829971B2 (en) | 2007-12-14 | 2010-11-09 | Denso Corporation | Semiconductor apparatus |
| JP4894910B2 (ja) | 2009-01-15 | 2012-03-14 | 株式会社デンソー | 半導体装置の製造方法及び半導体装置並びにその半導体装置を内蔵する多層基板 |
-
1982
- 1982-07-19 JP JP12554282A patent/JPS5916341A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5916341A (ja) | 1984-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPS6052037A (ja) | 半導体装置の製法 | |
| US4851366A (en) | Method for providing dielectrically isolated circuit | |
| JP3176072B2 (ja) | 半導体基板の形成方法 | |
| US4193836A (en) | Method for making semiconductor structure | |
| US4579625A (en) | Method of producing a complementary semiconductor device with a dielectric isolation structure | |
| JPS6244412B2 (ja) | ||
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JP2750163B2 (ja) | 誘電体分離型半導体装置の製造方法 | |
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPS6244415B2 (ja) | ||
| JPS6244411B2 (ja) | ||
| JPH0754826B2 (ja) | 半導体装置の製造方法 | |
| JPS61144036A (ja) | 半導体装置およびその製造方法 | |
| JPS59186340A (ja) | 相補形誘電体分離基板の製造方法 | |
| JPS6244413B2 (ja) | ||
| JP3016512B2 (ja) | 誘電体分離型半導体基板の製造方法 | |
| JPS6244414B2 (ja) | ||
| JPS6249733B2 (ja) | ||
| JPS6155253B2 (ja) | ||
| JPH0212854A (ja) | 誘電体分離型半導体集積回路基板の製造方法 | |
| JPS5939045A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPS59218748A (ja) | 相補形誘電体分離基板の製造方法 | |
| JPS5825245A (ja) | 半導体集積回路およびその製法 |