JPS6244415B2 - - Google Patents
Info
- Publication number
- JPS6244415B2 JPS6244415B2 JP12848682A JP12848682A JPS6244415B2 JP S6244415 B2 JPS6244415 B2 JP S6244415B2 JP 12848682 A JP12848682 A JP 12848682A JP 12848682 A JP12848682 A JP 12848682A JP S6244415 B2 JPS6244415 B2 JP S6244415B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- nitride film
- single crystal
- silicon nitride
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 30
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 24
- 238000002955 isolation Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000007743 anodising Methods 0.000 claims 1
- 238000002048 anodisation reaction Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 229910021426 porous silicon Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は、誘電体絶縁分離による集積回路用基
板の製造方法に係るもので、特に、絶縁分離領域
となる、単結晶シリコンの島を取り囲むシリコン
酸化物の形成方法に関するものである。
板の製造方法に係るもので、特に、絶縁分離領域
となる、単結晶シリコンの島を取り囲むシリコン
酸化物の形成方法に関するものである。
半導体集積回路における素子の分離の方法には
種々あるが、最も一般的に用いられているものは
PN接合分離である。しかし、近時、誘電体絶縁
分離が、耐圧、容量、スピード、リークなどの特
性の面においてPN接合よりも優れているので、
その利用が検討されている。しかし、この誘電体
絶縁分離による集積回路用基板の製造にあたつ
て、工数が多くなること、歩留が低下すること、
などが実用化の上での大きな問題となつている。
種々あるが、最も一般的に用いられているものは
PN接合分離である。しかし、近時、誘電体絶縁
分離が、耐圧、容量、スピード、リークなどの特
性の面においてPN接合よりも優れているので、
その利用が検討されている。しかし、この誘電体
絶縁分離による集積回路用基板の製造にあたつ
て、工数が多くなること、歩留が低下すること、
などが実用化の上での大きな問題となつている。
最も多く利用される誘電体絶縁分離技術は、単
結晶シリコン基板表面にＶ字形の溝を形成し、そ
の上にシリコン酸化膜を形成して、更に多結晶シ
リコンを1200℃近い温度で約400μｍ堆積させて
いる。このときの熱によつてウエハが反つたり、
損傷するといつた問題が生じており、またそのた
めに、シリコン基板を研磨したときに単結晶シリ
コンの島が設計通りにできず、削り過ぎとなつた
り、完全に分離されなかつたりしてしまうことが
多い。
結晶シリコン基板表面にＶ字形の溝を形成し、そ
の上にシリコン酸化膜を形成して、更に多結晶シ
リコンを1200℃近い温度で約400μｍ堆積させて
いる。このときの熱によつてウエハが反つたり、
損傷するといつた問題が生じており、またそのた
めに、シリコン基板を研磨したときに単結晶シリ
コンの島が設計通りにできず、削り過ぎとなつた
り、完全に分離されなかつたりしてしまうことが
多い。
上記のような誘電体絶縁分離技術における問題
を解決する方法についても考えられている。一つ
は、多結晶シリコンを堆積させてもウエハの反り
が小さくなるようにしようとするものである。も
う一つの方法は、溝を形成することなく誘電体の
分離領域を形成しようとするものである。このよ
うな技術については、特開昭53−70777号公報な
どに示されている。これらの方法はいずれも工数
が多く必要となるので、コスト、歩留の面で不利
となり、また、誘電体絶縁領域を形成するための
酸化が完全に行なわれなかつたりして、誘電体絶
縁分離の特性が十分に生かされないなどという問
題がある。
を解決する方法についても考えられている。一つ
は、多結晶シリコンを堆積させてもウエハの反り
が小さくなるようにしようとするものである。も
う一つの方法は、溝を形成することなく誘電体の
分離領域を形成しようとするものである。このよ
うな技術については、特開昭53−70777号公報な
どに示されている。これらの方法はいずれも工数
が多く必要となるので、コスト、歩留の面で不利
となり、また、誘電体絶縁領域を形成するための
酸化が完全に行なわれなかつたりして、誘電体絶
縁分離の特性が十分に生かされないなどという問
題がある。
本発明は、上記のような問題を解決して、比較
的少ない工数によつて、信頼性が高く、特性の優
れた誘電体絶縁分離による集積回路用基板を得る
ことを目的とする。
的少ない工数によつて、信頼性が高く、特性の優
れた誘電体絶縁分離による集積回路用基板を得る
ことを目的とする。
本発明による集積回路用基板の製造方法におい
ては、多結晶シリコンと単結晶シリコン基板の一
部を酸化することによつて誘電体絶縁分離領域を
形成するとともに、シリコン窒化膜を併せて用い
ることによつて、より確実に分離を行なうととも
に、フツ化水素などによつて基板の一部が侵され
ることを防止しようとするものである。
ては、多結晶シリコンと単結晶シリコン基板の一
部を酸化することによつて誘電体絶縁分離領域を
形成するとともに、シリコン窒化膜を併せて用い
ることによつて、より確実に分離を行なうととも
に、フツ化水素などによつて基板の一部が侵され
ることを防止しようとするものである。
以下、図面に従つて、本発明の実施例につき説
明する。第１図は、本発明の実施例を示す正面断
面図である。
明する。第１図は、本発明の実施例を示す正面断
面図である。
単結晶シリコン基板１０の表面を研磨して平坦
とする(a)。この単結晶シリコン基板１０はこの場
合はＮ型の導電型であるが、Ｐ型でも良く、むし
ろＰ型の方が後の陽極化成が行ない易くなる。ま
た、結晶面方位も、Ｖ字形の溝を形成する場合の
ように〔100〕面に限定されたりすることもな
く、任意に選択できる。
とする(a)。この単結晶シリコン基板１０はこの場
合はＮ型の導電型であるが、Ｐ型でも良く、むし
ろＰ型の方が後の陽極化成が行ない易くなる。ま
た、結晶面方位も、Ｖ字形の溝を形成する場合の
ように〔100〕面に限定されたりすることもな
く、任意に選択できる。
次に、単結晶シリコン基板１０の表面をシリコ
ン窒化膜１１で覆い、このシリコン窒化膜１１を
絶縁分離のために単結晶シリコン基板の酸化され
る部分において除去する(b)。このようにして形成
されたシリコン窒化膜は格子状の窓を有した形と
なる。なお、このシリコン窒化膜１１を形成する
工程は省略しても良い。
ン窒化膜１１で覆い、このシリコン窒化膜１１を
絶縁分離のために単結晶シリコン基板の酸化され
る部分において除去する(b)。このようにして形成
されたシリコン窒化膜は格子状の窓を有した形と
なる。なお、このシリコン窒化膜１１を形成する
工程は省略しても良い。
シリコン窒化膜１１が形成された単結晶シリコ
ン基板１０の表面にシリコンを気相成長させる
と、シリコン窒化膜上には多結晶シリコン１２
が、単結晶シリコン基板が露出した部分には単結
晶シリコン１３がそれぞれ成長する(c)。この多結
晶シリコン１２、単結晶シリコン１３はＰ型の不
純物を高濃度に含むように形成される。なお、シ
リコン窒化膜がない場合には、比較的低温で成長
させれば多結晶シリコンが全面に形成される。ま
た、単結晶シリコン１３に代えて多結晶シリコン
を成長させるようにしても良い。
ン基板１０の表面にシリコンを気相成長させる
と、シリコン窒化膜上には多結晶シリコン１２
が、単結晶シリコン基板が露出した部分には単結
晶シリコン１３がそれぞれ成長する(c)。この多結
晶シリコン１２、単結晶シリコン１３はＰ型の不
純物を高濃度に含むように形成される。なお、シ
リコン窒化膜がない場合には、比較的低温で成長
させれば多結晶シリコンが全面に形成される。ま
た、単結晶シリコン１３に代えて多結晶シリコン
を成長させるようにしても良い。
多結晶シリコン１２と単結晶シリコン１３の上
にシリコン窒化膜１４を形成する(d)。シリコン窒
化膜１４の表面にシリコンを気相成長させると、
多結晶シリコン１５が形成される(e)。この多結晶
シリコンは、シリコンウエハを支持するのに十分
な厚み、例えば３インチウエハの場合には約400
μｍ、となるように形成される。
にシリコン窒化膜１４を形成する(d)。シリコン窒
化膜１４の表面にシリコンを気相成長させると、
多結晶シリコン１５が形成される(e)。この多結晶
シリコンは、シリコンウエハを支持するのに十分
な厚み、例えば３インチウエハの場合には約400
μｍ、となるように形成される。
単結晶シリコン基板１０を裏面から研磨して集
積回路素子を形成するのに適した厚みとする(f)。
通常の厚みは５〜50μｍの範囲である。
積回路素子を形成するのに適した厚みとする(f)。
通常の厚みは５〜50μｍの範囲である。
研磨された単結晶シリコン基板の表面をシリコ
ン窒化膜１６で覆い、このシリコン窒化膜１６の
絶縁分離のために単結晶シリコン基板が酸化され
る部分をエツチングして単結晶シリコン１０を露
出させる(g)。すなわち、前記(b)において形成した
シリコン窒化膜１１とここで形成されるシリコン
窒化膜１６とは同じパターンで形成されている。
ン窒化膜１６で覆い、このシリコン窒化膜１６の
絶縁分離のために単結晶シリコン基板が酸化され
る部分をエツチングして単結晶シリコン１０を露
出させる(g)。すなわち、前記(b)において形成した
シリコン窒化膜１１とここで形成されるシリコン
窒化膜１６とは同じパターンで形成されている。
次に、シリコン窒化膜１６をマスクとして単結
晶シリコン１０にＰ型の不純物を拡散または注入
してＰ型の導電性の領域１７を形成する(h)。この
Ｐ型領域１７は表面からだけでなく、下方からも
拡散させると、狭い面積に効率良く形成できる。
すなわち、多結晶シリコン１２や単結晶シリコン
１３の不純物の濃度を高くするか、第２図のよう
に単結晶シリコン基板１０にシリコン窒化膜１１
を形成した後に、このシリコン窒化膜１１をマス
クとしてＰ型の不純物を多く含む領域１９を形成
しておいても良い。もちろん、Ｐ型の単結晶シリ
コン基板を用いる場合には、この工程は必要でな
いが、この工程があれば陽極化成工程がより効果
的となる。
晶シリコン１０にＰ型の不純物を拡散または注入
してＰ型の導電性の領域１７を形成する(h)。この
Ｐ型領域１７は表面からだけでなく、下方からも
拡散させると、狭い面積に効率良く形成できる。
すなわち、多結晶シリコン１２や単結晶シリコン
１３の不純物の濃度を高くするか、第２図のよう
に単結晶シリコン基板１０にシリコン窒化膜１１
を形成した後に、このシリコン窒化膜１１をマス
クとしてＰ型の不純物を多く含む領域１９を形成
しておいても良い。もちろん、Ｐ型の単結晶シリ
コン基板を用いる場合には、この工程は必要でな
いが、この工程があれば陽極化成工程がより効果
的となる。
Ｐ型の領域１７とＰ型の多結晶シリコンのどち
らかに電極を設けて電流を印加し、フツ化水素
（HF）中で陽極化成する。この陽極化成によつて
Ｐ型の領域は多孔質のシリコンとなる(i)。すなわ
ち、Ｐ型の単結晶領域１７が多孔質単結晶領域１
７′に、Ｐ型の多結晶シリコン１２は多孔質多結
晶シリコン１２′となる。
らかに電極を設けて電流を印加し、フツ化水素
（HF）中で陽極化成する。この陽極化成によつて
Ｐ型の領域は多孔質のシリコンとなる(i)。すなわ
ち、Ｐ型の単結晶領域１７が多孔質単結晶領域１
７′に、Ｐ型の多結晶シリコン１２は多孔質多結
晶シリコン１２′となる。
多孔質シリコンは酸化され易い性質を有してい
るので、多孔質のシリコンが形成されたウエハを
酸化すると、多孔質シリコンの部分は酸化が進み
SiO2のシリコン酸化物１８に変化する(j)。多孔
質シリコンの酸化の速度に比較すると通常のシリ
コンの酸化の速度は非常に遅いので、多孔質シリ
コがすべて酸化される間に多孔質でない部分の酸
化は僅かな量に留めることができる。また、Ｐ型
の多結晶シリコンの両側にシリコン窒化膜を形成
しておけば底面の酸化は防止できる。
るので、多孔質のシリコンが形成されたウエハを
酸化すると、多孔質シリコンの部分は酸化が進み
SiO2のシリコン酸化物１８に変化する(j)。多孔
質シリコンの酸化の速度に比較すると通常のシリ
コンの酸化の速度は非常に遅いので、多孔質シリ
コがすべて酸化される間に多孔質でない部分の酸
化は僅かな量に留めることができる。また、Ｐ型
の多結晶シリコンの両側にシリコン窒化膜を形成
しておけば底面の酸化は防止できる。
なお、前述した通り、シリコン窒化膜を多層に
せずに、第３図のように、多結晶シリコン１２と
多結晶シリコン１５の間のみに形成しただけでも
良い。但し、この場合多結晶シリコン１２のＰ型
の不純物の濃度をあまり高くすることはできない
という制約がある。
せずに、第３図のように、多結晶シリコン１２と
多結晶シリコン１５の間のみに形成しただけでも
良い。但し、この場合多結晶シリコン１２のＰ型
の不純物の濃度をあまり高くすることはできない
という制約がある。
このようにして、単結晶シリコンの島がシリコ
ン酸化物によつて取り囲まれて絶縁され、分離さ
れた集積回路用基板が得られる。
ン酸化物によつて取り囲まれて絶縁され、分離さ
れた集積回路用基板が得られる。
本発明によれば、多結晶シリコンを用いて陽極
化成の陽の電流路とすることができるので陽極化
成の効率を向上させることができ、確実に絶縁分
離領域を酸化させることが可能となる。また、シ
リコン窒化膜を用いているので、陽極化成のとき
にフツ化水素によつて不要なエツチングなどを生
じることを防止できる。
化成の陽の電流路とすることができるので陽極化
成の効率を向上させることができ、確実に絶縁分
離領域を酸化させることが可能となる。また、シ
リコン窒化膜を用いているので、陽極化成のとき
にフツ化水素によつて不要なエツチングなどを生
じることを防止できる。
更に、シリコン窒化膜を多結晶シリコンの両側
に形成すれば、多結晶シリコンの陽極化成や酸化
の際に単結晶シリコンの島の底部を侵したり酸化
することを防止できるし、Ｐ型不純物の濃度が制
約されないという利点もある。
に形成すれば、多結晶シリコンの陽極化成や酸化
の際に単結晶シリコンの島の底部を侵したり酸化
することを防止できるし、Ｐ型不純物の濃度が制
約されないという利点もある。
第１図は本発明の実施例を示す正面断面図、第
２図、第３図は本発明の他の実施例を示す正面断
面図である。 １０……単結晶シリコン基板、１１，１４，１
６……シリコン窒化膜、１２，１５……多結晶シ
リコン、１８……シリコン酸化物。
２図、第３図は本発明の他の実施例を示す正面断
面図である。 １０……単結晶シリコン基板、１１，１４，１
６……シリコン窒化膜、１２，１５……多結晶シ
リコン、１８……シリコン酸化物。
Claims (1)
- １ 単結晶シリコン基板の表面にＰ型の導電性を
有する多結晶シリコン層を形成し、該多結晶シリ
コン層をシリコン窒化膜で覆い、該シリコン窒化
膜上に多結晶シリコン層を形成し、該単結晶シリ
コン基板を所定の厚みとなるように裏面より研磨
し、該研磨された面をシリコン窒化膜で覆い、該
シリコン窒化膜に格子状の窓を形成し、該格子状
の窓から露出した単結晶シリコン基板の表面と該
Ｐ型の多結晶シリコン層を電極として使用してフ
ツ化水素中で陽極化成して、該単結晶シリコン基
板の一部と該Ｐ型の多結晶シリコン層を多孔質化
し、該多孔質化した部分を酸化することによつ
て、単結晶シリコンの島を取り囲む誘電体絶縁分
離領域を形成することを特徴とする集積回路用基
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12848682A JPS5919350A (ja) | 1982-07-23 | 1982-07-23 | 集積回路用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12848682A JPS5919350A (ja) | 1982-07-23 | 1982-07-23 | 集積回路用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5919350A JPS5919350A (ja) | 1984-01-31 |
| JPS6244415B2 true JPS6244415B2 (ja) | 1987-09-21 |
Family
ID=14985934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12848682A Granted JPS5919350A (ja) | 1982-07-23 | 1982-07-23 | 集積回路用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5919350A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8801981A (nl) * | 1988-08-09 | 1990-03-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
| US5421958A (en) * | 1993-06-07 | 1995-06-06 | The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration | Selective formation of porous silicon |
| US7829971B2 (en) | 2007-12-14 | 2010-11-09 | Denso Corporation | Semiconductor apparatus |
| JP4894910B2 (ja) | 2009-01-15 | 2012-03-14 | 株式会社デンソー | 半導体装置の製造方法及び半導体装置並びにその半導体装置を内蔵する多層基板 |
-
1982
- 1982-07-23 JP JP12848682A patent/JPS5919350A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5919350A (ja) | 1984-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6052037A (ja) | 半導体装置の製法 | |
| JPH0783050B2 (ja) | 半導体素子の製造方法 | |
| JPH01179342A (ja) | 複合半導体結晶体 | |
| US4193836A (en) | Method for making semiconductor structure | |
| JPS6244415B2 (ja) | ||
| JP3571734B2 (ja) | 集積回路 | |
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| JPH0687480B2 (ja) | 半導体装置の製造方法 | |
| JPS6244411B2 (ja) | ||
| JPH01112746A (ja) | 半導体装置 | |
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPS6244413B2 (ja) | ||
| JPS6244412B2 (ja) | ||
| JPH0368170A (ja) | 薄膜半導体素子の製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
| KR100202196B1 (ko) | 반도체장치의 소자분리방법 | |
| JPS5839026A (ja) | 半導体装置及びその製造方法 | |
| JPS6244414B2 (ja) | ||
| JP3157595B2 (ja) | 誘電体分離基板 | |
| JPS6249733B2 (ja) | ||
| KR0167599B1 (ko) | 반도체 장치의 소자 분리방법 | |
| JPS6159819A (ja) | 半導体基体の製造方法 | |
| JPS5939045A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPH05190658A (ja) | 誘電体分離ウエハの製造方法 |