JPS6244411B2 - - Google Patents
Info
- Publication number
- JPS6244411B2 JPS6244411B2 JP6747482A JP6747482A JPS6244411B2 JP S6244411 B2 JPS6244411 B2 JP S6244411B2 JP 6747482 A JP6747482 A JP 6747482A JP 6747482 A JP6747482 A JP 6747482A JP S6244411 B2 JPS6244411 B2 JP S6244411B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- single crystal
- substrate
- crystal silicon
- porous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 19
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 17
- 229910021426 porous silicon Inorganic materials 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims 1
- 238000000034 method Methods 0.000 description 10
- 238000002955 isolation Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000000926 separation method Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は、誘電体絶縁分離による集積回路基板
の製造方法に係るもので、特に、絶縁分離領域と
なる、単結晶シリコンの島を取り囲むシリコン酸
化物の形成方法に関するものである。
の製造方法に係るもので、特に、絶縁分離領域と
なる、単結晶シリコンの島を取り囲むシリコン酸
化物の形成方法に関するものである。
半導体集積回路における素子の分離の方法には
種々あるが最も一般的に用いられているものは
PN接合分離である。しかし、近時誘電体分離
が、耐圧、容量、スピード、リークなでの特性の
面においてPN接合よりも優れているので、その
利用が考えられている。しかし、この誘電体分離
においては、工数が多くなること、歩留が低下す
ること、などが実用化の大きな問題となつてい
る。
種々あるが最も一般的に用いられているものは
PN接合分離である。しかし、近時誘電体分離
が、耐圧、容量、スピード、リークなでの特性の
面においてPN接合よりも優れているので、その
利用が考えられている。しかし、この誘電体分離
においては、工数が多くなること、歩留が低下す
ること、などが実用化の大きな問題となつてい
る。
最も多く利用される誘電体分離技術では、シリ
コン基板に溝を形成し、その上に多結晶シリコン
を1200℃近い温度で約400μｍ堆積させている。
このときの熱によつてウエハが反つたり、損傷す
る問題があり、またそのために、シリコン基板を
研磨したときに単結晶シリコンの島が設計通りに
できず、削り過ぎとなつたり、完全に分離されな
かつたりしてしまうことが多い。
コン基板に溝を形成し、その上に多結晶シリコン
を1200℃近い温度で約400μｍ堆積させている。
このときの熱によつてウエハが反つたり、損傷す
る問題があり、またそのために、シリコン基板を
研磨したときに単結晶シリコンの島が設計通りに
できず、削り過ぎとなつたり、完全に分離されな
かつたりしてしまうことが多い。
上記のような誘電体分離技術における問題を解
決する方法についても考えられている。一つは、
多結晶シリコンを堆積させてもウエハの反りが小
さくなるようにしようとするものである。もう一
つの方法は、溝を形成することなく誘電体の分離
領域を形成しようとするものである。このような
技術については、特開昭53−70777号公報などに
示されているが、いずれも工数を多く要するの
で、コスト、歩留の面で不利となり、また、誘電
体形成のための酸化が十分に行なわれずに、誘電
体分離の特性を十分に生かせないなどという問題
がある。
決する方法についても考えられている。一つは、
多結晶シリコンを堆積させてもウエハの反りが小
さくなるようにしようとするものである。もう一
つの方法は、溝を形成することなく誘電体の分離
領域を形成しようとするものである。このような
技術については、特開昭53−70777号公報などに
示されているが、いずれも工数を多く要するの
で、コスト、歩留の面で不利となり、また、誘電
体形成のための酸化が十分に行なわれずに、誘電
体分離の特性を十分に生かせないなどという問題
がある。
本発明は、上記のような問題を解決して、極め
て少ない工数によつて、信頼性が高く、特性の優
れた誘電体分離による集積回路用基板の製造方法
を提供することを目的とする。
て少ない工数によつて、信頼性が高く、特性の優
れた誘電体分離による集積回路用基板の製造方法
を提供することを目的とする。
本発明による集積回路用基板の製造方法におい
ては、単結晶シリコンを部分的に酸化することに
よつて上記の目的を達成するものである。
ては、単結晶シリコンを部分的に酸化することに
よつて上記の目的を達成するものである。
以下、図面に従つて、本発明の実施例につき説
明する。第１図ａ−ｇは本発明の実施例を示す正
面断面図である。
明する。第１図ａ−ｇは本発明の実施例を示す正
面断面図である。
Ｐ型単結晶シリコン基板１０の一表面にSiO2
の酸化膜１１を6000〜8000Åの厚みで形成する
(a)。
の酸化膜１１を6000〜8000Åの厚みで形成する
(a)。
SiO2の酸化膜１１の表面にシリコンを気相生
長させると、多結晶シリコン１２が形成される。
多結晶シリコン１２はシリコンウエハを支持する
のに十分な厚み、例えば３インチウエハの場合に
は約400μｍとなるように形成される(b)。
長させると、多結晶シリコン１２が形成される。
多結晶シリコン１２はシリコンウエハを支持する
のに十分な厚み、例えば３インチウエハの場合に
は約400μｍとなるように形成される(b)。
単結晶シリコン基板１０を裏面から研磨して集
積回路素子を形成するのに適した厚みとする。通
常は20〜30μｍ以内とする(c)。
積回路素子を形成するのに適した厚みとする。通
常は20〜30μｍ以内とする(c)。
次に、単結晶シリコン基板１０の表面を窒化シ
リコン膜１３で覆い、分離領域となる部分のみエ
ツチングによつて除去する(d)。
リコン膜１３で覆い、分離領域となる部分のみエ
ツチングによつて除去する(d)。
単結晶シリコン基板１０の表面に窒化シリコン
膜１３が部分的に形成された状態において単結晶
シリコン基板１０をフツ化水素（HF）中で陽極
化成する。この陽極化成によつて、露出した単結
晶シリコンは多孔質シリコン１４となる(e)。
膜１３が部分的に形成された状態において単結晶
シリコン基板１０をフツ化水素（HF）中で陽極
化成する。この陽極化成によつて、露出した単結
晶シリコンは多孔質シリコン１４となる(e)。
多孔質シリコン１４は酸化されやすい性質を有
しているので、多孔質シリコン１４が形成された
ウエハを酸化すると、多孔質シリコンの部分は酸
化が進みシリコン酸化物１５に変化する。このシ
リコン酸化物１５は、多孔質シリコンに対応する
部分に、ほゞ同じ面積で形成される。最初に形成
された酸化膜１１と接続して単結晶シリコン１０
を取り囲む(f)。
しているので、多孔質シリコン１４が形成された
ウエハを酸化すると、多孔質シリコンの部分は酸
化が進みシリコン酸化物１５に変化する。このシ
リコン酸化物１５は、多孔質シリコンに対応する
部分に、ほゞ同じ面積で形成される。最初に形成
された酸化膜１１と接続して単結晶シリコン１０
を取り囲む(f)。
最後に、窒化シリコン膜を除去して集積回路用
基板が形成される。
基板が形成される。
上記のように、本発明による集積回路用基板の
製造方法においては、予め形成しておいたシリコ
ン酸化物と、多孔質シリコンを酸化してできるシ
リコン酸化物とによつて単結晶シリコンの島が誘
電体層によつて絶縁分離されるように形成され
る。したがつて、多孔質シリコンの形成は、窒化
シリコン膜の窓の部分から酸化膜に達する範囲の
みにおいて形成すれば良く、従来のように単結晶
シリコンの島の下側まで多孔質化したり酸化した
りする必要はない。
製造方法においては、予め形成しておいたシリコ
ン酸化物と、多孔質シリコンを酸化してできるシ
リコン酸化物とによつて単結晶シリコンの島が誘
電体層によつて絶縁分離されるように形成され
る。したがつて、多孔質シリコンの形成は、窒化
シリコン膜の窓の部分から酸化膜に達する範囲の
みにおいて形成すれば良く、従来のように単結晶
シリコンの島の下側まで多孔質化したり酸化した
りする必要はない。
また、窒化シリコン膜に形成する窓の大きさ
は、多孔質化する領域の面積よりも小さく形成し
ておく。これは陽極化成において横方向について
も多孔質化が進むためである。
は、多孔質化する領域の面積よりも小さく形成し
ておく。これは陽極化成において横方向について
も多孔質化が進むためである。
本発明による集積回路基板の製造方法によれ
ば、基板に溝を形成する必要もないので、基板の
反り、損傷の生じるおそれが少なくなる。また、
たとえ基板に反りが生じても、第２図に示すよう
に、基板の最も深い部分が陽極酸化されるように
時間を調整しておくことによつて、確実に多孔質
ができ、また、それによつて酸化物の形成が可能
となる。従つて、基板の反りによつて絶縁分離層
が表面まで形成されないといつた従来の問題は解
決される。そのため、製造工程における歩留は大
幅に向上する。
ば、基板に溝を形成する必要もないので、基板の
反り、損傷の生じるおそれが少なくなる。また、
たとえ基板に反りが生じても、第２図に示すよう
に、基板の最も深い部分が陽極酸化されるように
時間を調整しておくことによつて、確実に多孔質
ができ、また、それによつて酸化物の形成が可能
となる。従つて、基板の反りによつて絶縁分離層
が表面まで形成されないといつた従来の問題は解
決される。そのため、製造工程における歩留は大
幅に向上する。
更に、本発明によれば、Ｖ字形の溝を形成する
必要がないので、基板の結晶面が制約されること
がなく、あらゆる結晶面を利用した素子も形成で
きる。
必要がないので、基板の結晶面が制約されること
がなく、あらゆる結晶面を利用した素子も形成で
きる。
第１図及び第２図は本発明の実施例を示す正面
断面図である。 １０……単結晶シリコン、１１……酸化膜、１
２……多結晶シリコン、１３……窒化シリコン
膜、１４……多孔質シリコン、１５……シリコン
酸化物。
断面図である。 １０……単結晶シリコン、１１……酸化膜、１
２……多結晶シリコン、１３……窒化シリコン
膜、１４……多孔質シリコン、１５……シリコン
酸化物。
Claims (1)
- １ 単結晶シリコン基板の一表面にシリコン酸化
膜を形成し、該酸化膜表面に多結晶シリコン層を
形成し、該単結晶シリコン基板を裏面から研磨し
て所定の厚さとし、該研磨された単結晶シリコン
基板の表面の一部を窒化膜で覆い、該窒化膜をマ
スクとしてフツ化水素中で該単結晶シリコンを陽
極化成して部分的に多孔質化し、該多孔質化した
シリコンを酸化することによつて、シリコン酸化
物によつて囲まれて絶縁分離された複数の単結晶
シリコンの島を形成することを特徴とする集積回
路用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6747482A JPS58197740A (ja) | 1982-04-23 | 1982-04-23 | 集積回路用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6747482A JPS58197740A (ja) | 1982-04-23 | 1982-04-23 | 集積回路用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58197740A JPS58197740A (ja) | 1983-11-17 |
| JPS6244411B2 true JPS6244411B2 (ja) | 1987-09-21 |
Family
ID=13345990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6747482A Granted JPS58197740A (ja) | 1982-04-23 | 1982-04-23 | 集積回路用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58197740A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1179842A3 (en) * | 1992-01-31 | 2002-09-04 | Canon Kabushiki Kaisha | Semiconductor substrate and method for preparing same |
| US5421958A (en) * | 1993-06-07 | 1995-06-06 | The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration | Selective formation of porous silicon |
-
1982
- 1982-04-23 JP JP6747482A patent/JPS58197740A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58197740A (ja) | 1983-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4888300A (en) | Submerged wall isolation of silicon islands | |
| US3411200A (en) | Fabrication of semiconductor integrated circuits | |
| JPH03787B2 (ja) | ||
| KR960005552B1 (ko) | 반도체 소자의 분리막 형성 방법 | |
| EP0284456B1 (en) | Pad oxide protect sealed interface isolation process | |
| JPS6244411B2 (ja) | ||
| JPS6244415B2 (ja) | ||
| JPH01112746A (ja) | 半導体装置 | |
| JPS6249733B2 (ja) | ||
| JPS6244413B2 (ja) | ||
| JPS6244412B2 (ja) | ||
| JPS6244414B2 (ja) | ||
| JPH0368170A (ja) | 薄膜半導体素子の製造方法 | |
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPS63288042A (ja) | 半導体素子製造方法 | |
| JPS59178747A (ja) | 半導体装置の製法 | |
| JPS5840337B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6317334B2 (ja) | ||
| JPH0420266B2 (ja) | ||
| JPS6196748A (ja) | 誘電体分離基板及びその製造方法 | |
| JPH0212854A (ja) | 誘電体分離型半導体集積回路基板の製造方法 | |
| JPS5939045A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| KR890004567B1 (ko) | 반도체 장치의 소자분리 산화막 형성방법 | |
| JPS6226181B2 (ja) | ||
| JPS59218748A (ja) | 相補形誘電体分離基板の製造方法 |