JPS5939045A - 絶縁分離集積回路用基板の製造方法 - Google Patents
絶縁分離集積回路用基板の製造方法Info
- Publication number
- JPS5939045A JPS5939045A JP14830782A JP14830782A JPS5939045A JP S5939045 A JPS5939045 A JP S5939045A JP 14830782 A JP14830782 A JP 14830782A JP 14830782 A JP14830782 A JP 14830782A JP S5939045 A JPS5939045 A JP S5939045A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- single crystal
- nitride film
- crystal silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76289—Lateral isolation by air gap
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、絶縁分離による集積回路用基板の製造方法に
係るもので４、特に、空気によって絶縁分離領域が形成
される集積回路用基板の製造方法に関するものである。
係るもので４、特に、空気によって絶縁分離領域が形成
される集積回路用基板の製造方法に関するものである。
半導体集積回路装置における素子の分離の方法には種々
あるが、最も一般に用いられているものはＰＮ接合分離
である。しかし、近時、誘電体絶縁分離が、耐圧、容量
、スピード、リークなどの特性の面においてＰＮ接合分
離よりも優れているので、その利用が考えられている。
あるが、最も一般に用いられているものはＰＮ接合分離
である。しかし、近時、誘電体絶縁分離が、耐圧、容量
、スピード、リークなどの特性の面においてＰＮ接合分
離よりも優れているので、その利用が考えられている。
しかし、この誘電体絶縁分離においては、工数が多くな
ること、歩留が低下すること、などが実用化の上で大き
な問題となっている。
ること、歩留が低下すること、などが実用化の上で大き
な問題となっている。
最も多く利用されている誘電体絶縁分離の方法は、単結
晶シリコン基板に異方性のエツチングによって溝を形成
し、その上に酸化膜を形成した後に多結晶シリコンを１
２００”Ｃ近い温度で約４゜Ｏμｍ堆積させるものであ
る。このときの熱にょつ°Ｃウェハが反ったり、損傷し
たりする問題があり、またそのために１、シリコン基板
を研磨したときに単結晶シリコンの島が設計通りにでき
ず、削り過ぎとなったり、完全に分離されなかったりし
てしまうことが多い。
晶シリコン基板に異方性のエツチングによって溝を形成
し、その上に酸化膜を形成した後に多結晶シリコンを１
２００”Ｃ近い温度で約４゜Ｏμｍ堆積させるものであ
る。このときの熱にょつ°Ｃウェハが反ったり、損傷し
たりする問題があり、またそのために１、シリコン基板
を研磨したときに単結晶シリコンの島が設計通りにでき
ず、削り過ぎとなったり、完全に分離されなかったりし
てしまうことが多い。
上記のような誘電体絶縁分離技術における問題を解決す
る方法についても種々考えられている。
る方法についても種々考えられている。
その一つに、溝を形成せずに、単結晶シリコンを部分的
に絶縁物に変換して絶縁分離領域を形成する方法がある
。
に絶縁物に変換して絶縁分離領域を形成する方法がある
。
上記の絶縁分離領域の形成方法の改良について、本発明
者はすでに／ｌ願昭５７−６７４７４において、陽極化
成を利用して単結晶シリコンの島の側面を囲む誘電体絶
縁分離領域を形成し、底面の絶縁層と接続することによ
って単結晶シリコンの島を分離する方法を提案している
。
者はすでに／ｌ願昭５７−６７４７４において、陽極化
成を利用して単結晶シリコンの島の側面を囲む誘電体絶
縁分離領域を形成し、底面の絶縁層と接続することによ
って単結晶シリコンの島を分離する方法を提案している
。
本発明は、この単結晶シリコンを部分的に酸化する絶縁
分離集積回路用基板の製造方法の改良に係るもので、絶
縁分離領域の誘電率を下げることによって浮遊容量の小
さな集積回路用基板を得ることを目的とする。
分離集積回路用基板の製造方法の改良に係るもので、絶
縁分離領域の誘電率を下げることによって浮遊容量の小
さな集積回路用基板を得ることを目的とする。
本発明による絶縁分離集積回路用基板の製造方法は、単
結晶シリコンの島と島との間の領域を酸化するだけでな
く、フッ化水素に溶かして除去することによって空気に
よる分離領域を形成することによって上記の目的を達成
するものである。
結晶シリコンの島と島との間の領域を酸化するだけでな
く、フッ化水素に溶かして除去することによって空気に
よる分離領域を形成することによって上記の目的を達成
するものである。
更に、本発明は単結晶シリコンの島の側面の傾斜を緩や
かにして配線パターンの断線などを防ぐことを目的とし
、単結晶シリコンの島の側面をエツチングすることによ
ってこの目的を達成するものである。
かにして配線パターンの断線などを防ぐことを目的とし
、単結晶シリコンの島の側面をエツチングすることによ
ってこの目的を達成するものである。
以下、図面に従って、本発明の実施例につき説明する。
第１図は、本発明の実施例を示す正面断面図である。
単結晶シリコン基板１００表面にシリコン窒化膜（５ｉ
ｊＮ４） １１を２００〜２０００Ａの厚みで形成する
（４）。
ｊＮ４） １１を２００〜２０００Ａの厚みで形成する
（４）。
このシリコン窒化膜１１の表面に多結晶シリコン１２を
成長させる（Ｂ）。多結晶シリ、コン１２の厚みは、単
結晶シリコン基板１０を支持するのに十分な厚みとなる
ようにするが、通常１２００℃程度の温度で５ｉｌｌ、
を分解して４００μｍ〜６００μｍの厚みに形成する。
成長させる（Ｂ）。多結晶シリ、コン１２の厚みは、単
結晶シリコン基板１０を支持するのに十分な厚みとなる
ようにするが、通常１２００℃程度の温度で５ｉｌｌ、
を分解して４００μｍ〜６００μｍの厚みに形成する。
また、多結晶シリコン１２０表面には凹凸が形成される
ので、表面が平坦となるように粗削りを行なって、厚み
が４００μｍ程度となるようにする。
ので、表面が平坦となるように粗削りを行なって、厚み
が４００μｍ程度となるようにする。
次に、平坦となった多結晶シリコン１２０表面を基準面
として単結晶シリコン１００表面を研磨する（０）。単
結晶シリコン１０の厚みは素子を形成するのに十分な厚
みとするが、できるだけ薄くしておく方が後の工程では
有利となる。通常の素子を形成するための厚みは１０μ
ｍ程度で十分である。
として単結晶シリコン１００表面を研磨する（０）。単
結晶シリコン１０の厚みは素子を形成するのに十分な厚
みとするが、できるだけ薄くしておく方が後の工程では
有利となる。通常の素子を形成するための厚みは１０μ
ｍ程度で十分である。
単結晶シリコン１０が所定の厚みにまで研磨されると、
単結晶シリコン１００表面にシリコン窒化膜１３が形成
される（Ｄ）。シリコン窒化膜１３は、絶縁分離領域と
なる部分の単結晶シリコンの表面が露出するように窓が
形成される。したがって、通常は、シリコン窒化膜に形
成される窓は格子状となる。
単結晶シリコン１００表面にシリコン窒化膜１３が形成
される（Ｄ）。シリコン窒化膜１３は、絶縁分離領域と
なる部分の単結晶シリコンの表面が露出するように窓が
形成される。したがって、通常は、シリコン窒化膜に形
成される窓は格子状となる。
なお、ここで、単結晶シリコン１０がＮＷの導電性を有
する場合には、絶縁分離領域となる部分にホウ素などの
Ｐ型の不純物を拡散または注入しておく。すなわち、シ
リコン窒化膜１３の窓から単結晶シリコン１０内に、下
のシリコン窒化膜１１に達するＰ型の領域１４を形成す
る（勅。単結晶シリコンがＰ型であればこの工程は不要
である。
する場合には、絶縁分離領域となる部分にホウ素などの
Ｐ型の不純物を拡散または注入しておく。すなわち、シ
リコン窒化膜１３の窓から単結晶シリコン１０内に、下
のシリコン窒化膜１１に達するＰ型の領域１４を形成す
る（勅。単結晶シリコンがＰ型であればこの工程は不要
である。
単結晶シリコン１０をフッ化水素（ＩＦ）中で陽極化成
すると、シリコン窒化膜１６の窓とその下のＰ型の領域
１４は多孔質シリコンとなる（Ｆ）。
すると、シリコン窒化膜１６の窓とその下のＰ型の領域
１４は多孔質シリコンとなる（Ｆ）。
多孔質シリコンは酸化され易い性質があり、酸素Ｗ囲気
中で酸化シリコン１５に変化する（Ｇ）。
中で酸化シリコン１５に変化する（Ｇ）。
仁のようにして形成されたシリコン酸化物１５を再びフ
ッ化水素溶液に浸して溶かす（匂。単結晶シリコン１０
はシリコン窒化膜１３によって保護されているので、シ
リコン酸化物のみがフッ化水素によって溶かされること
になる。なお、下側のシリコン窒化膜１１によって、多
結晶シリコン１２がフッ化水素で侵されることは防止さ
れる。
ッ化水素溶液に浸して溶かす（匂。単結晶シリコン１０
はシリコン窒化膜１３によって保護されているので、シ
リコン酸化物のみがフッ化水素によって溶かされること
になる。なお、下側のシリコン窒化膜１１によって、多
結晶シリコン１２がフッ化水素で侵されることは防止さ
れる。
上記のようにして単結晶シリコンの島が形成されるが、
単結晶シリコンの島の側面の傾斜は垂直に近くなる。側
面の傾斜の角度が大きいと、配線パターンなどの断線が
生じ易くなる。そとで、本発明においては単結晶シリコ
ンの島のチー−５−エツチングを行なう。すなわち、側
面の上部をエツチングして傾斜を緩かにする（１）。
単結晶シリコンの島の側面の傾斜は垂直に近くなる。側
面の傾斜の角度が大きいと、配線パターンなどの断線が
生じ易くなる。そとで、本発明においては単結晶シリコ
ンの島のチー−５−エツチングを行なう。すなわち、側
面の上部をエツチングして傾斜を緩かにする（１）。
このエツチングの方法も種々あるが、表面のシリコン窒
化膜の周辺を除去してから単結晶シリコンをエツチング
液に浸すのも一つの方法である。
化膜の周辺を除去してから単結晶シリコンをエツチング
液に浸すのも一つの方法である。
通常はそのままエツチングしても角の部分がエツチング
されるようになる。あるいは、基板の結晶面方位などに
応じて異方性のエツチングによっても良い。例えば、単
結晶シリコンの表面を（１ｏｏ）面とし、水酸化ナトリ
ウム、エチレンジアミン、ヒドラジン液等によるエツチ
ング液を用いると、表面に対して約５２６の傾斜を有す
るようにエツチングされる。
されるようになる。あるいは、基板の結晶面方位などに
応じて異方性のエツチングによっても良い。例えば、単
結晶シリコンの表面を（１ｏｏ）面とし、水酸化ナトリ
ウム、エチレンジアミン、ヒドラジン液等によるエツチ
ング液を用いると、表面に対して約５２６の傾斜を有す
るようにエツチングされる。
最後に、表面のシリコン窒化膜を除去すれば、空気でそ
れぞれの間が分離場れた単結晶シリコンの島１０が形成
される。また、底面はシリコン窒化膜１１で絶縁分離さ
れることになる。
れぞれの間が分離場れた単結晶シリコンの島１０が形成
される。また、底面はシリコン窒化膜１１で絶縁分離さ
れることになる。
なお、多結晶シリコンの基体との絶縁分離をより完全に
行なうために、前記の（Ｂ）の工程における多結晶シリ
コン層の形成方法に変化をつけても良い。この場合、シ
リコン窒化膜、シリコン酸化膜、多結晶シリコン層を任
意に組み合わせることができる。第２図に示した例は、
シリコン窒化膜２１、多結晶シリコン２２、′シリコン
酸化膜２３、多結晶シリコン２４と形成したものである
。これによって、容量が直列に接続された形となり、基
体との間の寄生容量を大幅に減少させることができる。
行なうために、前記の（Ｂ）の工程における多結晶シリ
コン層の形成方法に変化をつけても良い。この場合、シ
リコン窒化膜、シリコン酸化膜、多結晶シリコン層を任
意に組み合わせることができる。第２図に示した例は、
シリコン窒化膜２１、多結晶シリコン２２、′シリコン
酸化膜２３、多結晶シリコン２４と形成したものである
。これによって、容量が直列に接続された形となり、基
体との間の寄生容量を大幅に減少させることができる。
あるいは、第２図の例で、多結晶シリコン２２を導電性
シリコンで形成すればシールド効果を得ることもできる
。
シリコンで形成すればシールド効果を得ることもできる
。
本発明によれば、単結晶シリコンの島に形成される素子
と他の島に形成される素子との分肉１ｆをはソ完全に行
なうことができる。各々の島が空気で分離されているの
で、素子間の寄生容量を非常に小さくすることができる
からである。シリコンの誘電−１２、二酸化シリコンの
誘電率的４、に対して空気の誘電率は１であるから、寄
生容量はＰＮ接合分離の１／１２、従来の誘電体分離の
約１／４ということになる。
と他の島に形成される素子との分肉１ｆをはソ完全に行
なうことができる。各々の島が空気で分離されているの
で、素子間の寄生容量を非常に小さくすることができる
からである。シリコンの誘電−１２、二酸化シリコンの
誘電率的４、に対して空気の誘電率は１であるから、寄
生容量はＰＮ接合分離の１／１２、従来の誘電体分離の
約１／４ということになる。
また、単結晶シリコンの島の上面の周囲がエツチングさ
れるので、側面の傾斜が緩やかとなって配線パターンの
形成上の問題も少なくなる。したがって、歩留の面でも
有利でなる。
れるので、側面の傾斜が緩やかとなって配線パターンの
形成上の問題も少なくなる。したがって、歩留の面でも
有利でなる。
第１図は本発明の実施例を示す正面断面図、第２図は本
発明の他の実施例を示す正面断面図である。 １１．１３・・・・・・シリコン窒化膜。 １２・・・・・・多結晶シリコン。 １４・・・・・・Ｐ型頭域。 １５・・・・・・シリコン酸化物 特許出願人 東光株式会社 Ｚ＋ａ 第 ２ 図
発明の他の実施例を示す正面断面図である。 １１．１３・・・・・・シリコン窒化膜。 １２・・・・・・多結晶シリコン。 １４・・・・・・Ｐ型頭域。 １５・・・・・・シリコン酸化物 特許出願人 東光株式会社 Ｚ＋ａ 第 ２ 図
Claims (1)
- 単結晶シリコン基板の一表面にシリコン窒化膜を形成し
、該シリコン窒化膜上に多結晶シリコン層を形成し、該
単結晶シリコン基板を裏面から研磨して所定の厚さとし
、該研磨された単結晶シリコン基板の表面の一部をシリ
コン窒化膜で覆い、該シリコン窒化膜をマスクとしてフ
ッ化水素中で該単結晶シリコンを陽極化成して該シリコ
ン窒化膜に覆われない部分とその下の領域を多孔質化し
、該多孔質化した単結晶シリコンを酸化してシリコン酸
化物どし、該シリコン酸化物をフッ化水素で溶かして除
去してシリコン窒化膜上に分離された複数の単結晶シリ
コンの島を形成し、該単結晶シリコンの島の側面をエツ
チングして側面の傾斜を小さくすることを特徴とする絶
縁分離集積回路用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14830782A JPS5939045A (ja) | 1982-08-26 | 1982-08-26 | 絶縁分離集積回路用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14830782A JPS5939045A (ja) | 1982-08-26 | 1982-08-26 | 絶縁分離集積回路用基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5939045A true JPS5939045A (ja) | 1984-03-03 |
Family
ID=15449854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14830782A Pending JPS5939045A (ja) | 1982-08-26 | 1982-08-26 | 絶縁分離集積回路用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5939045A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998012740A1 (en) * | 1996-09-20 | 1998-03-26 | Kavlico Corporation | Multiple local oxidation for surface micromachining |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5066185A (ja) * | 1973-10-12 | 1975-06-04 | ||
| JPS5419367A (en) * | 1977-07-13 | 1979-02-14 | Matsushita Electric Ind Co Ltd | Production of semiconductor device |
-
1982
- 1982-08-26 JP JP14830782A patent/JPS5939045A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5066185A (ja) * | 1973-10-12 | 1975-06-04 | ||
| JPS5419367A (en) * | 1977-07-13 | 1979-02-14 | Matsushita Electric Ind Co Ltd | Production of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998012740A1 (en) * | 1996-09-20 | 1998-03-26 | Kavlico Corporation | Multiple local oxidation for surface micromachining |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4916086A (en) | Method of manufacturing a semiconductor device having rounded trench corners | |
| EP0223694A2 (en) | Submerged wall isolation of silicon islands | |
| JPH07326664A (ja) | ウエハの誘電体分離溝の充填方法 | |
| JPS5835942A (ja) | 半導体集積回路装置の製造方法 | |
| US6046477A (en) | Dense SOI programmable logic array structure | |
| US4193836A (en) | Method for making semiconductor structure | |
| EP0140749B1 (en) | Method for producing a complementary semiconductor device with a dielectric isolation structure | |
| JPS5939045A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JP2750163B2 (ja) | 誘電体分離型半導体装置の製造方法 | |
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPS6244415B2 (ja) | ||
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JP3049904B2 (ja) | 誘電体分離ウエハの製造方法 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JPS6244412B2 (ja) | ||
| JPS63288042A (ja) | 半導体素子製造方法 | |
| KR100202196B1 (ko) | 반도체장치의 소자분리방법 | |
| JPS5839026A (ja) | 半導体装置及びその製造方法 | |
| KR0124482B1 (ko) | 반도체소자의 소자분리 산화막 제조방법 | |
| JPS6155253B2 (ja) | ||
| JPS6244411B2 (ja) | ||
| JPS63199454A (ja) | 半導体装置 | |
| JPH0522390B2 (ja) | ||
| JPS59186340A (ja) | 相補形誘電体分離基板の製造方法 | |
| JPS6244413B2 (ja) |