JPS5839026A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS5839026A JPS5839026A JP13695481A JP13695481A JPS5839026A JP S5839026 A JPS5839026 A JP S5839026A JP 13695481 A JP13695481 A JP 13695481A JP 13695481 A JP13695481 A JP 13695481A JP S5839026 A JPS5839026 A JP S5839026A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- silicon
- film
- polycrystalline silicon
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、単結晶シリコンの領域を相互に分離する埋込
み酸化物領域を形成した半導体装置及びその製造方法に
係るものである。
み酸化物領域を形成した半導体装置及びその製造方法に
係るものである。
集積回路構造体に於いて、種々の素子を相互に分離する
ことが必要とされている。素子の分離としてはＰＮ接合
の逆バイアスによる分離と誘電体による分離に分けられ
る。従来の誘電体分離の方法として、分離領域の形成さ
れるべき７リコン基板の領域に窒化シリコンと二酸化７
リコンの複合層の開孔を用いて露出した基板７リコンを
酸化して、二酸化シリコン分離層を形成する方法がある
。
ことが必要とされている。素子の分離としてはＰＮ接合
の逆バイアスによる分離と誘電体による分離に分けられ
る。従来の誘電体分離の方法として、分離領域の形成さ
れるべき７リコン基板の領域に窒化シリコンと二酸化７
リコンの複合層の開孔を用いて露出した基板７リコンを
酸化して、二酸化シリコン分離層を形成する方法がある
。
このような基板シリコンを酸化させる方法は、形成され
た酸化物が表面の窒化膜を押し上げ鳥の嘴といわれる突
起を生じ、素子領域に悪影響をおよぼす。このため、分
離層との接触面から余裕を持たせて素子領域を形成する
必要がある。そのため、素子面積は広くなり微細化をす
すめる上での問題になる。また、酸化物と単結晶との界
面では反転層が生じやすく、これが素子間の短絡の原因
になるので、分離領域にイオンインプランテーションを
用いて不純物を打ち込み、界面の反転層の形成を防止し
なくてはならない。以上のように、半導体装置の高集積
化が必要となっている今日、従来の分離技術では微細化
に限界があった。
た酸化物が表面の窒化膜を押し上げ鳥の嘴といわれる突
起を生じ、素子領域に悪影響をおよぼす。このため、分
離層との接触面から余裕を持たせて素子領域を形成する
必要がある。そのため、素子面積は広くなり微細化をす
すめる上での問題になる。また、酸化物と単結晶との界
面では反転層が生じやすく、これが素子間の短絡の原因
になるので、分離領域にイオンインプランテーションを
用いて不純物を打ち込み、界面の反転層の形成を防止し
なくてはならない。以上のように、半導体装置の高集積
化が必要となっている今日、従来の分離技術では微細化
に限界があった。
本発明は、これらの問題を解決するため、基板に形成さ
れた溝に付着した不純物を含んだ多結晶シリコンを熱酸
化することにより、酸化分離層を形成した半導体装置と
その製造方法を提供するものであ／）。
れた溝に付着した不純物を含んだ多結晶シリコンを熱酸
化することにより、酸化分離層を形成した半導体装置と
その製造方法を提供するものであ／）。
次に図面を参照して本発明の実施例の製造工程を述べる
。
。
まず、シリコン基板１を酸化して二酸化シリコン膜２を
形成し、その上に窒化シリコン膜３を付着させる（図１
（ａ））。誘電体分離領域になるべき場所を開孔し、例
えば反応性イオン食刻を用いてシリコン基板ｌに溝７を
形成する（図１ （ｂ） ）。溝７の表面を熱酸化して
二酸化シリコン族２を形成しさらにその表面に薄く窒化
シリコン膜３を形成する（図１ （ｅ） ）。反応性イ
オン食刻を用いて溝７の底部の窒化シリコン膜３と二酸
化シリコン族２を取り除く（図１ （ｄ） ）。ｐ型不
純物を含む多結晶シリコン膜４を形成後（図ｉ （ｅ）
） 、これを熱酸化させ酸化分離領域（５，６）を完
成させるとともに、チャネルカット層を形成する（図１
（ｆ） ）。表面の二酸化シリコン族２及び窒化シリ
コン膜３を取り除く（図１０）。
形成し、その上に窒化シリコン膜３を付着させる（図１
（ａ））。誘電体分離領域になるべき場所を開孔し、例
えば反応性イオン食刻を用いてシリコン基板ｌに溝７を
形成する（図１ （ｂ） ）。溝７の表面を熱酸化して
二酸化シリコン族２を形成しさらにその表面に薄く窒化
シリコン膜３を形成する（図１ （ｅ） ）。反応性イ
オン食刻を用いて溝７の底部の窒化シリコン膜３と二酸
化シリコン族２を取り除く（図１ （ｄ） ）。ｐ型不
純物を含む多結晶シリコン膜４を形成後（図ｉ （ｅ）
） 、これを熱酸化させ酸化分離領域（５，６）を完
成させるとともに、チャネルカット層を形成する（図１
（ｆ） ）。表面の二酸化シリコン族２及び窒化シリ
コン膜３を取り除く（図１０）。
図１（ｃ）に示した溝７の表面の窒化シリコン嘆３は、
側面への酸化の進行を防ぐ。また溝７における多結晶シ
リコン族４が酸化するときは上方に向って膨張する。以
上のように、本発明の方法は単結晶シリコン素子領域に
歪みを与えることがないので、これにより製造された半
導体装置（図１儲））には、歪による素子の電気特性の
劣化がない。このため、素子領域を直接分離領域に接触
させることができ、面積の節約ができる。また、例えば
ホウ素を不純物として含有する多結晶シリコンは不純物
を含まないものに比べ酸化時間を短縮し又単結晶シリコ
ンとの間で選択酸化が可能であるため、場合によっては
図１（Ｃ）の窒化シリコン膜３を形成しなくても、側面
の素子領域への酸化はおさえられる。また、酸化時に不
純物が溝７の底部から拡散し同時に反転層防止のチャネ
ルカット層を形成できる。図１（ｄ）に示した溝７の底
部における二酸化シリコン膜２と窒化シリコン膜３の除
去は、イオン衝撃を与えたのちに湿式の食刻で除いても
よい。多結晶７リコン膜４を酸化させる際、溝７の底部
まで完全に酸化させる必要はない。多結晶シリコン膜４
の付着量は酸化後に表面が平坦になるように調整する。
側面への酸化の進行を防ぐ。また溝７における多結晶シ
リコン族４が酸化するときは上方に向って膨張する。以
上のように、本発明の方法は単結晶シリコン素子領域に
歪みを与えることがないので、これにより製造された半
導体装置（図１儲））には、歪による素子の電気特性の
劣化がない。このため、素子領域を直接分離領域に接触
させることができ、面積の節約ができる。また、例えば
ホウ素を不純物として含有する多結晶シリコンは不純物
を含まないものに比べ酸化時間を短縮し又単結晶シリコ
ンとの間で選択酸化が可能であるため、場合によっては
図１（Ｃ）の窒化シリコン膜３を形成しなくても、側面
の素子領域への酸化はおさえられる。また、酸化時に不
純物が溝７の底部から拡散し同時に反転層防止のチャネ
ルカット層を形成できる。図１（ｄ）に示した溝７の底
部における二酸化シリコン膜２と窒化シリコン膜３の除
去は、イオン衝撃を与えたのちに湿式の食刻で除いても
よい。多結晶７リコン膜４を酸化させる際、溝７の底部
まで完全に酸化させる必要はない。多結晶シリコン膜４
の付着量は酸化後に表面が平坦になるように調整する。
酸化された多結晶シリコン膜４は、表面の配線との接合
容量を減少させる。不純物を含まない多結晶シリコン膜
４を用いる場合は、あらかじめ溝７の下に不純物をイオ
ンインプランテーションで打ち込み、チャネルカット層
６を形成する。図１（ｆ）の表面の酸化物及び窒化物の
除去は、プラズマ食刻、あるいは窒化シリコン膜３を湿
式食刻して上の二酸化シリコン膜５をリフトオフする方
法でもよい。
容量を減少させる。不純物を含まない多結晶シリコン膜
４を用いる場合は、あらかじめ溝７の下に不純物をイオ
ンインプランテーションで打ち込み、チャネルカット層
６を形成する。図１（ｆ）の表面の酸化物及び窒化物の
除去は、プラズマ食刻、あるいは窒化シリコン膜３を湿
式食刻して上の二酸化シリコン膜５をリフトオフする方
法でもよい。
以上説明したように、本発明により分離領域を形成され
た半導体装置の製造方法は、素子領域に歪等の損傷を与
えないため、これにより製造された半導体装置は素子領
域における電気的特性の劣化がなく、素子活性領域と分
離領域を接触させて面積を節約することが可能である。
た半導体装置の製造方法は、素子領域に歪等の損傷を与
えないため、これにより製造された半導体装置は素子領
域における電気的特性の劣化がなく、素子活性領域と分
離領域を接触させて面積を節約することが可能である。
また、不純物を含む多結晶を用いることによって、酸化
時間の短縮と単結晶シリコンに対して選択的に酸化でき
る利点がある。さらに、付着する多結晶シリコンの量を
調整することにより平坦な表面が得ら力る。
時間の短縮と単結晶シリコンに対して選択的に酸化でき
る利点がある。さらに、付着する多結晶シリコンの量を
調整することにより平坦な表面が得ら力る。
以上の効果により、本発明はバイポーラ集積回路の高密
度化、微細化に適した素子分離に有用な手段である。
度化、微細化に適した素子分離に有用な手段である。
図１は本発明の実施例を示す断面図である。
■・・／リコン基板、２・・・二酸化シリコン膜、３・
・・窒化ンリコ′ン膜、４・・・多結晶シリコン膜、５
・・・二酸化シリコン膜、６・・・ｐ型不純物拡散によ
るチャネルカット層、７・・・溝。 特許出願人 日本５電信電話公社 代理人 白水常雄 外１名 閃 １ （ｂ） （Ｑ
） ｓ（Ｃ） （ｄ） （ｅ）
・・窒化ンリコ′ン膜、４・・・多結晶シリコン膜、５
・・・二酸化シリコン膜、６・・・ｐ型不純物拡散によ
るチャネルカット層、７・・・溝。 特許出願人 日本５電信電話公社 代理人 白水常雄 外１名 閃 １ （ｂ） （Ｑ
） ｓ（Ｃ） （ｄ） （ｅ）
Claims (3)
- （１）誘電体分離領域となるべき位置に溝が形成された
シリコン基板と、該溝の側壁に形成された酸化膜層と、
゛前記溝の底面に付着された多結晶シリコン膜と、該多
結晶シリコン膜上の該溝内に充填された二酸化シリコン
膜と、前記多結晶シリコン膜の前記シリコン基板側に拡
散により形成されたチャネルカット層とを備えた半導体
装置。 - （２）シリコン基板上の素子分離領域となるべき部分に
溝を形成し該溝の内表面を酸化したのち、該溝の底面の
酸化膜層を取り除き多結晶シリコン膜を前記溝の底面に
付着させ該多結晶シリコン膜を熱酸化することにより得
られる二酸化シリコン膜で該溝を充填し、予め不純物を
前記溝の底面のシリコン層に拡散しチャネルカット層を
形成することを特徴とする半導体装置の製造方法。 - （３）シリコン基板上の素子分離領域となるべき部分に
溝を形成し該溝の内表面を酸化したのち、該溝の底面の
酸化膜層を取り除き不純物を含んだ多結晶シリコン膜を
前記溝の底面に付着させ該多結晶シリコン膜を熱酸化す
ることにより得られる二酸化シリコン膜で該溝を充填し
、酸化分離層形成と同時に拡散によりチャネルカット層
を形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13695481A JPS5839026A (ja) | 1981-09-02 | 1981-09-02 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13695481A JPS5839026A (ja) | 1981-09-02 | 1981-09-02 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5839026A true JPS5839026A (ja) | 1983-03-07 |
Family
ID=15187383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13695481A Pending JPS5839026A (ja) | 1981-09-02 | 1981-09-02 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5839026A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0166121A2 (en) * | 1984-06-25 | 1986-01-02 | International Business Machines Corporation | Integrated circuit isolation structure and method of making it |
| JPH01129910A (ja) * | 1987-11-16 | 1989-05-23 | Kubota Ltd | 金属粉粒状体の製造方法 |
| KR20020056659A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체소자의 소자분리절연막 형성방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54128298A (en) * | 1978-03-29 | 1979-10-04 | Hitachi Ltd | Selective oxidizing method |
-
1981
- 1981-09-02 JP JP13695481A patent/JPS5839026A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54128298A (en) * | 1978-03-29 | 1979-10-04 | Hitachi Ltd | Selective oxidizing method |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0166121A2 (en) * | 1984-06-25 | 1986-01-02 | International Business Machines Corporation | Integrated circuit isolation structure and method of making it |
| JPH01129910A (ja) * | 1987-11-16 | 1989-05-23 | Kubota Ltd | 金属粉粒状体の製造方法 |
| KR20020056659A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체소자의 소자분리절연막 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4888300A (en) | Submerged wall isolation of silicon islands | |
| US4916086A (en) | Method of manufacturing a semiconductor device having rounded trench corners | |
| US4307180A (en) | Process of forming recessed dielectric regions in a monocrystalline silicon substrate | |
| JPH07326664A (ja) | ウエハの誘電体分離溝の充填方法 | |
| US4755477A (en) | Overhang isolation technology | |
| US4851366A (en) | Method for providing dielectrically isolated circuit | |
| KR100234408B1 (ko) | 반도체장치의 소자분리방법 | |
| JPH06318634A (ja) | 半導体装置の素子分離方法 | |
| US4810668A (en) | Semiconductor device element-isolation by oxidation of polysilicon in trench | |
| US5192706A (en) | Method for semiconductor isolation | |
| JPS5839026A (ja) | 半導体装置及びその製造方法 | |
| US4268348A (en) | Method for making semiconductor structure | |
| US3913121A (en) | Semiconductor structure | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPH04280451A (ja) | 半導体素子分離領域の製造方法 | |
| KR19990015463A (ko) | 반도체 장치의 트렌치 소자 분리 방법 | |
| KR100205328B1 (ko) | 반도체소자의 격리막 형성방법 | |
| JPS6244415B2 (ja) | ||
| KR19980084714A (ko) | 반도체소자의 분리영역 제조방법 | |
| KR0167600B1 (ko) | 반도체 장치의 소자 분리 방법 | |
| KR940005720B1 (ko) | 반도체 장치의 소자분리 제조방법 | |
| KR0156151B1 (ko) | 반도체장치의 소자격리방법 | |
| KR950001302B1 (ko) | 반도체 소자분리방법 | |
| KR100491272B1 (ko) | 소이 기판의 제조 방법 | |
| KR100289658B1 (ko) | 반도체 소자 분리방법 |