KR950001302B1 - 반도체 소자분리방법 - Google Patents

Abstract

내용없음.

Description

반도체 소자분리방법

제1도는 LOCOS방법을 설명하는 공정 순서도.

제2도는 본 발명의 소자분리방법을 설명하는 공정 순서도.

제3도는 본 발명의 또다른 실시예를 나타낸 공정 순서도.

제4도는 본 발명에 따라 형성된 소자분리영역을 갖는 반도체장치의 단면 구조를 보인 SEM 사진도이다.

본 발명은 반도체 장치의 소자 분리에 관한 것으로, 특히 소자 분리 기술을 사용하는 반도체 장치뿐만 아니라 미세화된 고집적 반도체 장치에 유용하게 적용할 수 있는 반도체 소자 분리 방법에 관한 것이다.

반도체 소자 분리 방법중 현재 가장 널리 알려진 기술은 이른바 선택산화법에 의한 LOCOS(local oxidation of silicon)법과 이를 개량한 기술들이다. LOCOS법을 개략적으로 설명하면 패드 산화막, 실리콘 나이트라이드막 따위의 막을 마스크로 사용하여 실리콘 기판을 선택적으로 산화시킴으로써 비활성 영역인 필드 산화막을 형성하는 기술이다.

비활성 영역에 대한 활성영역이란 필드 산화막 사이의 영역으로서 이를테면 반도체 소자가 형성되는 영역을 의미하고 각각의 소자는 소자 분리 영역을 경계로 전기적으로 분리된다.

LOCOS공정에 대해 제1도의 공정 순서도를 참조하여 설명한다.

제1도(a)는 준비된 반도체 기판(1)상에 패드 산화막(3)과 질화막(5)을 성장시킨후 소자 분리 영역 또는 비활성 영역을 정의하기 위해 질화막(5)을 사진 식각하여 개구부(2)를 형성한다. 그러면 개구된 영역을 통해 필드 인버젼의 방지를 위해 반도체 기판의 도전형과 동일 도전형의 이온주입을 행하여 체널저지(channelstop)층(7)을 형성한다.

이어서, 제1도(b)와 같이 열산화 공정으로 선택적 산화를 행하면 필스산화막(11)이 형성된다.

공지의 기술은 상기한 바와 같은데 이때 나타나는 문제는 패드 산화막(3)을 따라 활성 영역을 침범하는 버드 비크(bird's beak)가 발생하고 열산화막 공정에서의 고온 처리로 인하여 주입된 이온층(7)의 이온들이 활성화되어 기판 내로 확산되고 이에 따라 필드 산화막, 즉 소자 분리 영역과 실리콘 기판의 경계면에서 높은 불순물 농도를 유지할 수 없게 되며, 더우기 선택적 열산화 공정에 따라 실리콘 기판에 기계적인 스트레스가 가해진다는 점들이 있다.

비교적 저밀도의 집적회로를 형성할 때에는 상기한 기술로도 만족할 만하지만. 좁은 면적에 고밀도로 소자를 형성해야 하는 고집적화 추세를 따라가려면 상기한 문제점들이 중요하게 부각된다. 다시 말하면, 고밀도로 소자를 형성해야 한다는 것은 소자 분리 영역 사이의 활성 영역이 축소된다는 것을 의미한다. 좁아진 활성영역으로 버드 비크가 침식하면, 바라는 반도체 장치를 실현하기 어렵게 되고, 그러한 반도체 장치를 형성하더라도 필요한 전기적 특성을 얻을 수 없게 된다. 또 채널저지 이온의 주입 공정 중 확산에 의해 소자의 전기적 특성이 약화된다.

그리고, 제1도(b)에서 이온주입시 마스크로 작용했던 질화층(5) 및 산화막(3)을 제거하고 제1도(c)와 같이 소자 분리 영역을 형성하는데 이때 패드 산화막의 BOE(bufferes oxide etchant) 용액에 의한 과다식각으로, 제1도(c)의 원형(A)으로 지시된 부분의 확대도인 제1도(d)와 같이, 기판과 필드 산화막과 표면 경계에서 함몰부(p)가 형성되는 문제를 안고 있다. 이는 고집적화된 반도체 소자의 전기적인 특성을 저하시키는 또다른 요인이 된다.

한편으로 소자 분리된 활성 영역에 형성된 반도체 소자가 이웃한 다른 소자들과 전기적으로 연결하는 금속배선 공정을 진행할 때 소자 분리 영역을 반드시 횡단하기 때문에, 경우에 따라서는 소자 분리 영역의 표면이 평탄화된 R-LOCOS(recessed-LOCOS)공정이 필요하다. 또, 소자 분리영역 자체가 기생 반도체 소자가 되지 않도록 하기 위해서는 LOCOS구조에 포함된 필드 산화막의 두께를 두껍게 하거나 이 영역 밑에 있는 채널저지 이온층의 불순물의 농도를 높일 필요가 있다.

이와 같이 바람직하게는 R-LOCOS 구조이면서 언급한 제문제점을 해결하는 개선된 LOCOS 공정이 필요하고 동시에 소자 분리 영역이 미세한 폭, 이를테면 0.5㎛ 정도인 미세한 폭의 분리 영역을 실현하는 공정이 요구되고 있다.

본 발명의 목적은 섭-마이크론급 반도체 장치에 적합한 미세폭의 소자 분리 영역을 형성하는 것이며, 또한 소자 분리영역이 평탄화된 리세스된 구조의 소자 분리 영역을 형성하는 방법을 제공하는 것이다.

이와 같은 목적을 실현하는 본 발명에 따른 반도체 소자 분리 방법은 기판상에 옥시나이트라이드막과 질화막을 적층하고 식각하여 소자 분리 영역의 폭에 대응하는 개구부를 형성하고 상기 개구부 측벽 상에 실리콘 재질의 스페이서를 형성하는 단계, 상기 개구부로 노추된 기판 영역과 상기 스페이서를 열산화하여 필드 산화막을 형성하는 단계, 그리고 상기 옥시나이트라이드막과 질화막을 제거하고 희생 산화하는 단계를 포함한다.

본 발명의 제1실시예에 따른 소자 분리 영역의 제조 공정을 첨부한 도면인 제2도(a)~(d)를 참조하여 아래에서 상세히 설명한다.

제2도(a)와 같이, 먼저 준비된 반도체 기판(20)위에 제1 및 제2절연층(22, 24)을 형성한다. 제1의 절연층(22)은 두께 50~500Å 정도로 비교적 얇게 형성하며 옥시나이트라이드(Oxynitride)층 또는 산화막층으로 한다. 본 실시예에서는 Si_xO_yN_z(x, y, z는 양의 정수)를 화학기상증착방법으로 160Å정도의 두께로 형성하는 것이 람직하다. 그리고 제2절연층은 1,500Å 두께의 질화물(Si₃N₄층)로 형성한다. 이들 두 층은 열산화막의 성장을 제어하기 위한 것으로서 제1절연층(22)은 그 위의 질화층(24)에 대해 기판에 가해지는 스테레스를 완충하기 위한 버퍼층임과 동시에 이후 형성되는 필드산화막으로서의 열산화층의 버드 비크 성장을 억제한다.

이어, 통상의 건식 식각 방법으로 제1 및 제2절연층을 소자 분리 영역에 대응하는 폭으로 식각하여 미세폭의 개구부(26)를 제2도(a)와 같이 형성하면, 실리콘 기판(20)이 노출된다.

다음에, 제2도(b)와 같이 기판과 동일한 재질의 실리콘, 예를 들면 다결정 실리콘 또는 비정질 실리콘을 기판의 저면에 적층하고 식각하여 개구부(26) 측벽 상에 스페이서(28, 29)를 형성하면 개구부(26)는 이 스페이서(28, 29)로 인하여 더욱 좁아져 소개구부(30)가 된다. 이것은 채널저지층의 형성을 위한 것이기도 하지만, 보다 주요한 이유는 열산화막 형성과 관계있다.

이후 이 소개구부(30)를 통해서 기판과 동일 도전형의 불순물 이온을 주입하여 채널지지층(32)을 형성한다.

이어서 제2도(c)와 같이, 실리콘으로 된 두개의 스페이서(28, 29)와 소개구부(30)로 노출된 기판(20) 영역에 대해 열산화막 공정을 실시하여 필드산화막(35)을 성장시킨다.

열산화막은 스페이서의 실리콘과 기판 영역의 실리콘을 소모하면서 형성된다.

패드층으로서 옥시나이트라이드층(22)을 사용하면 측방향으로 열산화층이 성장하는 것을 억제하는 효과를 볼 수 있으나 기판 안쪽에서는 제2도(c)의 참조부호 34로 지시된 부분과 같이 필드 산화막의 오른쪽 기판 표면 근처에서 접선 기울기가 음(-)의 기울기로 나타난다. 일반적으로 실리콘 스페이서를 사용하지 않는 경우에는 이러한 현상은 더욱 현저하게 나타나지만 실리콘 재질의 스페이서를 사용하게 되면 스페이서 자체가 필드 산화막의 일부가 되어 성장하기 때문에 기울기가 기판에 대해 수직에 가깝게 된다.

이와 같이 필드 산화막(35)을 형성한 후에는 남은 질화막(24)과 옥시나이트라이드막(22)을 제거하고 희생산화를 거쳐 소자 분리 공정을 완성한다.

본 발명의 공정 상에서의 주요 특징은 패드층으로서 옥시나이트라이드막을 사용한다는 점과 실리콘 스페이서의 재료로 사용한다는 점에 있다. 이렇게 함으로써 버드비크가 없는 미세폭의 소자 분리 영역을 형성하게 된다.

앞에서 기술한 바와 같이 소자 분리 영역을 형성한 후 금속 배선 공정등 차후의 공정을 용이하게 수행하기 위해서는 리세스된 구조의 소자 분리 영역을 형성하는 것이 바람직하다. 다음은 제3도(a) 및(b)를 참고로 하여 본 발명의 제2실시예에 따른 리세스된 소자 분리 영역의 형성 공정을 상세히 설명한다.

먼저 제1실시예에서와 같이 실리콘 기판 위에 제1 및 제2절연층을 형성한다. 다음, 제1실시예에서는 제1 및 제2절연층만을 제1및 제2절연층외에도 기판의일부도 식각하여 개구부를 형성한다. 그러면, 후에 형성될 필드 산화막은 기판의식각 깊이 정도로 기판의 안쪽으로 함몰된다.

이후의 공정은 제1실시예와 동일하게 진행된다. 즉 개구부 측벽 상에 기판과 동일한 재질의 실리콘을 적층하고 식각하여 제3도(a)에 도시한 바와 같이 스페이서(28', 29')를 형성하고, 열산화 공정을 실시하면 제3도(b)와 같이 필드산화막(40)이 형성된다.

리세스된 구조로 인하여 이후 희생 산화 및 소자 형성시 게이트 산화막 형성 과정에서 소자 분리영역의 표면 토플리지는 완화된다.

제4도는 상기한 본 발명의 공정에 따라서 형성된 소자 분리 영역이 반도체 기판에 형성된 것을 SEM사진으로 보인 것이다.

상기한 바와 같은 본 발명에 따른 소자 분리 영역을 형성하면 0.5㎛의 섭-마이크론급 반도체 소자 형성할 때에 종래의 LOCOS 공정을 크게 변화시키지 않고도 간단한 공정으로 소자 분리 영역을 제조할 수 있으므로 공정의 용이성을 제공한다. 또한 버드 비크가 없고 채널 저지층이 소자 분리폭보다 좁은 영역에 형성되어 열처리시 측면 확산 거리를 충분히 보상받는다. 그리고 단차가 거의 없기 때문에 R-LOCOS 내지는 SR-LOCOS(Semi R-LOCOS) 구조를 취한 소자 분리 영역이 된다.

Claims (5)

1. 반도체 기판 상에 옥시나이트라이드막과 질화막을 적층하고 식각하여 소자 분리 영역의 폭에 대응하는 개구부를 형성하고 상기 개구부 측벽 상에 실리콘 재질의 스페이서를 형성하는 단계, 상기 개구부로 노출된 기판 영역과 상기 스페이스 열산화하여 필드 산화막을 형성하는 단계, 그리고 상기 옥시나이트라이드막과 질화막을 제거하고 희생 산화하는 단계를 포함하는 반도체 소자 분리 방법.
2. 제1항에 있어서, 상기 옥시나이트라이드막을 Si_xO_yN_z(x, y, z는 양의 정수)구조로 화학 증착 기술로 50~500Å정도로 형성하는 반도체 소자 분리방법.
3. 제1항에 있어서, 상기 개구부로 노출된 기판의 부분을 식각하는 단계를 더 포함하는 반도체 소자 분리 방법.
4. 제1항에 있어서, 상기 스페이서로 한정된 개구부를 통하여 기판과 동일 도전형의 불순물 이온을 상기 기판에 주입하여 채널저지층을 형성하는 단계를 또한 포함하는 반도체 소자 분리 방법.
5. 제1항에 있어서, 상기 스페이서는 다결정 실리콘 또는 비정질 실리콘인 반도체 소자 분리 방법.