JP2812811B2 - 半導体装置のフィールド酸化膜形成方法 - Google Patents
半導体装置のフィールド酸化膜形成方法Info
- Publication number
- JP2812811B2 JP2812811B2 JP3076985A JP7698591A JP2812811B2 JP 2812811 B2 JP2812811 B2 JP 2812811B2 JP 3076985 A JP3076985 A JP 3076985A JP 7698591 A JP7698591 A JP 7698591A JP 2812811 B2 JP2812811 B2 JP 2812811B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- field oxide
- nitride film
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
Description
方法に係り、特にLOCOS方式の側方向拡張が防止で
き、ステップカバーリッジ(step coverage )を改善し
うるフィールド酸化膜形成方法に関するものである。
新微細化技術の一つである素子分離技術の研究開発が活
発になされている。すなわち、半導体装置のチップパタ
ーン全体を比例縮小していく過程においては、チップの
多くの部分を占めている素子分離領域の比例縮小が不可
避である。素子分離技術として従来は一般的に選択酸化
法(LOCOS;LOCal Oxidation ofSilicon)を使ってき
た。
ルド酸化膜形成工程を図1(A)から図1(D)を参照
して説明すれば、図1(A)でシリコン基板1上にパッ
ド酸化膜2を形成し、その上に非酸化性シリコン窒化膜
3を形成する。次に、図1(B)のようにフォトレジス
ト4を窒化膜3の上に塗布し、シリコン基板1の導電型
と同一の導電型の不純物をイオン注入してチャネルスト
ッパ領域7を形成する。次に、図1(C)のようにフォ
トレジスト4を除去した後、酸化工程を通じてフィール
ド酸化膜5を形成し素子分離領域とする。次いで窒化膜
3およびパッド酸化膜2を除去することによって、図1
(D)に図示したような素子形成領域が形成される。こ
の方法の特徴は自己整合的に素子分離領域にチャネルス
トップ層を形成するために不純物をドープすることで、
通常1μmデザインルールを有する半導体装置の量産技
術として使われている。
択酸化の時バーズビーク(bird'sbeak)というフィール
ド酸化層領域が分離領域から素子形成領域に拡張され分
離領域の寸法を拡大させることである。このバーズビー
ク領域の低減はフィールド酸化層を薄膜化することによ
り可能になるが、その薄膜化にも限界があるのでサブミ
クロン領域での微細化に支障を招く。したがって、最近
ではバーズビーク領域のない素子分離に関する研究が活
発に進行しつつある。そのアプローチの流れの一つが選
択酸化膜の改良であり、代表的なものとしてはSWAM
I(Side WAll Masked Isolation)およびSEPOX
(SElectivePolysilicon OXidation )が挙げられる。
もう一つのアプローチは溝を形成し絶縁物を埋め込める
方法であり、代表的なものとしてはBOX(Buried OXi
deIsolation )が挙げられる。
方法で製作したフィールド酸化膜形成方法を示した工程
順序図である。図2(A)を参照すれば、シリコン基板
10の上に第1パッド酸化膜11およびSi3 N4 の第
1窒化膜12を形成した後、第1窒化膜12および第1
パッド酸化膜11を選択的にエッチングし、引き続き露
出されたシリコン基板10を所定の深さで蝕刻する。次
に、シリコン基板10の導電型と同一の導電型の不純物
を、残された窒化膜12をマスクとして用いて露出され
たシリコン基板10にイオン注入してチャネルストップ
領域13を形成する。引き続き、図2(B)に示された
ように露出されたシリコン基板10上に薄膜の第2パッ
ド酸化膜14を成長し、結果物の全表面に第2窒化膜1
5を沈積した後、酸化膜16を厚く沈積する。次に第1
窒化膜12が露出されるように酸化膜16および第2窒
化膜15を異方性エッチングして図2(C)に示したよ
うにスぺーサ17を形成する。引き続き、図2(D)に
示されたようにフィールド領域を酸化させて厚いフィー
ルド酸化膜18を形成する。
ルド酸化膜18のバーズビークの生成を防止するための
スぺーサ17の製造工程が複雑でシリコン基板を蝕刻す
るので、蝕刻によりシリコン基板内の欠陥が生じるおそ
れもあり、スぺーサの形成前にチャネルストップ領域形
成のための不純物をドープするのでチャネルストップ領
域のエッジ部分が素子形成領域に拡張され素子の降伏電
圧を低下させる短所があった。したがって、チャネルス
トップの不純物濃度を高濃度にすることができなかっ
た。
POX方法で製作したフィールド酸化膜形成方法を示し
た工程順序図である。図3(A)を参照すれば、シリコ
ン半導体基板20上に熱酸化膜形成工程でパッド酸化膜
21を成長させ、このパッド酸化膜21の上にポリシリ
コン膜22および窒化膜23を順次に形成する。次いで
図3(B)を参照すれば、フォトレジスト膜24をマス
クとして用いて反応性イオンエッチング(Reactive Ion
Etching)方法により窒化膜23を蝕刻してパターンを
形成した後、ポリシリコン膜22を通じて基板と同一の
導電型の不純物をイオン注入する。次に、図3(C)を
参照すれば、フォトレジスト24を除去し露出されたポ
リシリコン膜22を熱酸化させてフィールド酸化膜26
を形成させる。図3(D)を参照すれば、窒化膜23を
除去した後酸化されていないポリシリコン膜22を反応
性イオンエッチング(Reactive Ion Etching)方法で蝕
刻する。図3(E)を参照すれば、図3(D)工程でフ
ィールドの端部分に残されているポリシリコンを酸化す
ることによって、フィールド膜の端部分を平滑化する。
ン基板状にポリシリコン膜を形成し、このポリシリコン
膜を熱酸化させてフィールド酸化膜を形成するので、ス
テップカバーリッジが低下される短所を有しており、チ
ャネルストップ層が素子形成領域とセルフアラインされ
るように形成されるので、SWAMI方法と同様、素子
の降伏電圧を低下させる短所があって、チャネルストッ
プ層の不純物濃度を高濃度にすることができなかった。
これにより、パンチスルー(punch through )などの問
題が指摘されている。また、前述のようにフィールド酸
化膜26の形成後、窒化膜23を除去したのち酸化され
ていないポリシリコン膜22を反応性イオンエッチング
方法で蝕刻すると、図3(D)に示すようにフィールド
の端部分でフィールド酸化膜26の下にポリシリコンが
残存する。このため、図3(E)に示すように第2次の
熱酸化工程が必要となるので工程が複雑化する。
した問題点を解決するためのものであって、高集積半導
体装置の製造工程時フィールド酸化膜のエッジ部分での
ストレスを著しく減少させるだけではなく、バーズビー
クの浸透を減少させてアクティブ領域の縮小を防止しう
る半導体装置のフィールド酸化膜形成方法を提供するこ
とである。本発明の他の目的は、ステップカバーリッジ
を改善させうる半導体装置のフィールド酸化膜形成方法
を提供することである。また、本発明のもう1つの目的
は、チャネルストップ層の不純物濃度を高濃度にさせう
る半導体装置のフィールド酸化膜形成方法を提供するこ
とである。
ために、本発明の請求項1記載の半導体装置のフィール
ド酸化膜形成方法は、半導体基板上にパッド酸化膜を熱
的成長させこのパッド酸化膜の上にポリシリコン膜およ
び窒化膜を順次に沈積させる工程と、前記沈積工程以
後、素子形成領域とフィールド領域を限定するためにフ
ィールド領域の窒化膜を除去する工程と、前記フィール
ド領域の窒化膜除去以後、残された窒化膜の側壁にポリ
シリコンのスぺーサを形成する工程と、前記スぺーサ形
成工程以後、前記スぺーサをマスクとして用いてフィー
ルド領域に不純物をドープする工程と、前記不純物ドー
プ工程以後、前記フィールド領域内に露出された部分を
熱酸化させてフィールド酸化膜を成長させる工程と、前
記フィールド酸化膜成長工程以後、結果物の全表面に絶
縁膜を沈積させる工程と、前記絶縁膜沈積工程以後、前
記絶縁膜の異方性触刻を進めて前記フィールド酸化膜の
上部を平坦化させるエッチバック工程と、前記エッチバ
ック工程以後、前記残された窒化膜およびポリシリコン
膜を除去し結果物の全表面に異方性蝕刻を進めて前記フ
ィールド酸化膜の段差を減少させる工程とを具備してな
ることを特徴とする。
法は、パッド酸化膜上にポリシリコン膜を形成し、この
ポリシリコン膜を熱酸化させることによりフィールド酸
化膜を形成する。したがって、シリコン基板を直接熱酸
化させる方式に比べ、ポリシリコン層を熱酸化させるこ
とによってバーズビークの生成をより効率的に抑えられ
る。
に説明する。図4(A)〜(E)および図5(F)〜
(I)は本発明によるフィールド酸化膜形成方法の第1
実施例を示す工程順序図である。
コン膜32および窒化膜33の形成工程を図示したもの
で、シリコン基板30上に通常の熱的酸化膜形成工程で
80Å〜1000Å程度のパッド酸化膜を成長させ、こ
のパッド酸化膜31上にポリシリコン膜32と1000
Å〜4000Å程度の窒化膜33を通常のCVD方法で
形成する。図4(B)は開口部の形成工程を図示したも
ので、素子間の分離のための領域を限定するために写真
蝕刻方法により窒化膜33を選択的にエッチングしてア
クティブ領域上の窒化膜を残す。図4(C)はスぺーサ
34の形成工程を図示したもので、図4(B)工程後ポ
リシリコン膜を通常のCVD方法で全表面に沈積した
後、乾式蝕刻法でポリシリコン膜を異方性蝕刻して、残
された窒化膜33の側壁にスぺーサ34を形成する。こ
の際、窒化膜の厚さが1000Åであれば1000〜7
00Åの大きさを有するスペーサが形成され、また窒化
膜の厚さが2000Åであれば2000〜1700Åの
大きさを有するスペーサが形成される。すなわち、この
スぺーサ34の大きさは窒化膜の厚さで調節できる。図
4(D)はチャネルストップ領域35の形成工程を図示
したもので、スぺーサ34をマスクとして用いて基板と
同一の形態の不純物をイオン注入してチャネルストップ
領域35を形成する。
フィールドイオン注入を実施すれば、フィールド領域の
エッジ部分のドーピング濃度はフィールド領域の中央部
分のドーピング濃度より低くなるので降伏電圧とスレシ
ョルド電圧が高められる。また、高濃度のドーズ(dos
e)でイオン注入しうるのでパンチスルー防止効果が高
められる。
工程を図示したもので、スぺーサ34の間の露出された
部分30を酸化させ厚いフィールド酸化膜36を形成す
る。この際、多結晶シリコンよりなるスぺーサ34が酸
化される間、フィールド領域のエッジ部分でバーズビー
クがほとんど生じないだけでなく、窒化膜によるエッジ
部分のストレスも大幅に減少される。
したもので、図4(E)工程後全表面に絶縁膜37を沈
積させる。図5(G)はエッチバック工程を図示したも
ので、絶縁膜37を反応性イオンエッチングRIE方式
で異方性蝕刻を進めてフィールド酸化膜36の上部まで
平坦に蝕刻する。図5(H)は図5(G)工程後に窒化
膜33およびポリシリコン膜32を順次に除去した工程
を図示したものである。次に、フィールド酸化膜36を
エッチバック工程を通じてもう少し蝕刻すれば、図5
(I)に図示したように極めてよい平坦な素子分離パタ
ーンが得られる。
ド酸化膜形成方法によれば、スぺーサを窒化膜側壁に形
成させた後、フィールド領域を酸化させるのでフィール
ド領域エッジ部分でバーズビークの大きさを減少させう
るだけではなく、膜質の緻密な窒化膜に比べて多孔性の
ポリシリコンスぺーサによりフィールド酸化膜のエッジ
部分が接するようになるので、フィールド酸化膜のエッ
ジ部分のストレスも著しく減少させることができる。ま
た、スぺーサ形成直後にこのスぺーサをマスクとして用
いてフィールドイオン注入を実施することによって降伏
電圧の低下が防止でき、高濃度のドーズでフィールドイ
オン注入できるので、パンチスルー防止に大幅に寄与で
き、かつスレショルド電圧も高められるという利点があ
る。さらに、パッド酸化膜上にポリシリコン膜を形成
し、このポリシリコン膜を熱酸化させることによりフィ
ールド酸化膜を形成するので、シリコン基板を直接熱酸
化させる方式に比べてバーズビークの生成をより効率的
に抑えられるという効果がある。
するための工程順序図である。
するための工程順序図である。
するための工程順序図である。
膜形成工程の第1実施例を示した工程順序図である。
膜形成工程の第1実施例を示した工程順序図である。
領域 5、18、26、36 フィールド酸化膜 4、24 フォトレジスト膜 37 絶縁膜
Claims (3)
- 【請求項1】 半導体基板上にパッド酸化膜を熱的成長
させこのパッド酸化膜の上にポリシリコン膜および窒化
膜を順次に沈積させる工程と、 前記沈積工程以後、素子形成領域とフィールド領域を限
定するためにフィールド領域の窒化膜を除去する工程
と、 前記フィールド領域の窒化膜除去以後、残された窒化膜
の側壁にポリシリコンのスぺーサを形成する工程と、 前記スぺーサ形成工程以後、前記スぺーサをマスクとし
て用いてフィールド領域に不純物をドープする工程と、 前記不純物ドープ工程以後、前記フィールド領域内に露
出された部分を熱酸化させてフィールド酸化膜を成長さ
せる工程と、 前記フィールド酸化膜成長工程以後、結果物の全表面に
絶縁膜を沈積させる工程と、 前記絶縁膜沈積工程以後、前記絶縁膜の異方性蝕刻を進
めて前記フィールド酸化膜の上部を平坦化させるエッチ
バック工程と、 前記エッチバック工程以後、前記残された窒化膜および
ポリシリコン膜を除去し結果物の全表面に異方性蝕刻を
進めて前記フィールド酸化膜の段差を減少させる工程と
を具備してなることを特徴とする半導体装置のフィール
ド酸化膜形成方法。 - 【請求項2】 前記スぺーサの大きさは前記窒化膜の厚
さで調節することを特徴とする請求項1に記載の半導体
装置のフィールド酸化膜形成方法。 - 【請求項3】 前記窒化膜の厚さは1000Å〜400
0Åよりなることを特徴とする請求項2に記載の半導体
装置のフィールド酸化膜形成方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1990P18656 | 1990-11-17 | ||
KR1019900018656A KR930011458B1 (ko) | 1990-11-17 | 1990-11-17 | 반도체장치의 필드산화막 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04234146A JPH04234146A (ja) | 1992-08-21 |
JP2812811B2 true JP2812811B2 (ja) | 1998-10-22 |
Family
ID=19306174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3076985A Expired - Fee Related JP2812811B2 (ja) | 1990-11-17 | 1991-03-15 | 半導体装置のフィールド酸化膜形成方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5472905A (ja) |
JP (1) | JP2812811B2 (ja) |
KR (1) | KR930011458B1 (ja) |
DE (1) | DE4109184C2 (ja) |
FR (1) | FR2669467B1 (ja) |
GB (1) | GB2249867B (ja) |
IT (1) | IT1245795B (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5262346A (en) * | 1992-12-16 | 1993-11-16 | International Business Machines Corporation | Nitride polish stop for forming SOI wafers |
US5670412A (en) * | 1995-07-25 | 1997-09-23 | Micron Technology, Inc. | Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate |
US5882985A (en) * | 1995-10-10 | 1999-03-16 | Advanced Micro Devices, Inc. | Reduction of field oxide step height during semiconductor fabrication |
KR100366612B1 (ko) * | 1995-11-20 | 2003-03-03 | 삼성전자 주식회사 | 평탄화된필드절연막을갖는반도체장치의제조방법 |
US6097072A (en) * | 1996-03-28 | 2000-08-01 | Advanced Micro Devices | Trench isolation with suppressed parasitic edge transistors |
US5861104A (en) * | 1996-03-28 | 1999-01-19 | Advanced Micro Devices | Trench isolation with rounded top and bottom corners and edges |
US5646063A (en) * | 1996-03-28 | 1997-07-08 | Advanced Micro Devices, Inc. | Hybrid of local oxidation of silicon isolation and trench isolation for a semiconductor device |
US5780353A (en) * | 1996-03-28 | 1998-07-14 | Advanced Micro Devices, Inc. | Method of doping trench sidewalls before trench etching |
US5904543A (en) * | 1996-03-28 | 1999-05-18 | Advanced Micro Devices, Inc | Method for formation of offset trench isolation by the use of disposable spacer and trench oxidation |
US5742090A (en) * | 1996-04-04 | 1998-04-21 | Advanced Micro Devices, Inc. | Narrow width trenches for field isolation in integrated circuits |
US5874317A (en) * | 1996-06-12 | 1999-02-23 | Advanced Micro Devices, Inc. | Trench isolation for integrated circuits |
US5777370A (en) | 1996-06-12 | 1998-07-07 | Advanced Micro Devices, Inc. | Trench isolation of field effect transistors |
US5652177A (en) * | 1996-08-22 | 1997-07-29 | Chartered Semiconductor Manufacturing Pte Ltd | Method for fabricating a planar field oxide region |
US5728614A (en) * | 1996-09-25 | 1998-03-17 | Vanguard International Semiconductor Corporation | Method to improve the topography of a field oxide region |
US6087239A (en) | 1996-11-22 | 2000-07-11 | Micron Technology, Inc. | Disposable spacer and method of forming and using same |
US5851901A (en) * | 1997-04-11 | 1998-12-22 | Advanced Micro Devices | Method of manufacturing an isolation region of a semiconductor device with advanced planarization |
US6184105B1 (en) | 1997-05-22 | 2001-02-06 | Advanced Micro Devices | Method for post transistor isolation |
JPH11214384A (ja) * | 1998-01-28 | 1999-08-06 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
US5880006A (en) * | 1998-05-22 | 1999-03-09 | Vlsi Technology, Inc. | Method for fabrication of a semiconductor device |
US6727161B2 (en) | 2000-02-16 | 2004-04-27 | Cypress Semiconductor Corp. | Isolation technology for submicron semiconductor devices |
US7230745B1 (en) * | 2002-04-08 | 2007-06-12 | Captaris, Inc. | Document transmission and routing with recipient control, such as facsimile document transmission and routing |
US20070177195A1 (en) * | 2005-10-31 | 2007-08-02 | Treber Rebert | Queue processor for document servers |
US20230319159A1 (en) * | 2005-10-31 | 2023-10-05 | Treber Rebert | Queue processor for document servers |
EP1949252A4 (en) * | 2005-10-31 | 2012-10-10 | Open Text SA | QUEUE PROCESSOR FOR DOCUMENT SERVER |
AU2007281113B2 (en) | 2006-08-02 | 2011-02-24 | Open Text S.A. | Configurable document server |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5710246A (en) * | 1980-03-06 | 1982-01-19 | Toshiba Corp | Manufacture of semiconductor device |
JPS5735341A (en) * | 1980-08-12 | 1982-02-25 | Toshiba Corp | Method of seperating elements of semiconductor device |
JPS58147041A (ja) * | 1982-02-24 | 1983-09-01 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS6050939A (ja) * | 1983-08-30 | 1985-03-22 | Toshiba Corp | 半導体装置の製造方法 |
US4631219A (en) * | 1985-01-31 | 1986-12-23 | International Business Machines Corporation | Growth of bird's beak free semi-rox |
JPS62232143A (ja) * | 1986-04-01 | 1987-10-12 | Toshiba Corp | 半導体装置の製造方法 |
KR880008448A (ko) * | 1986-12-17 | 1988-08-31 | 강진구 | 측면 격리 소자 분리방법 |
EP0284456B1 (en) * | 1987-02-24 | 1991-09-25 | STMicroelectronics, Inc. | Pad oxide protect sealed interface isolation process |
JPS63302536A (ja) * | 1987-06-02 | 1988-12-09 | Sanyo Electric Co Ltd | 素子分離領域の形成方法 |
JPH0198246A (ja) * | 1987-10-12 | 1989-04-17 | Sony Corp | 半導体装置の製造方法 |
JPH01256147A (ja) * | 1988-04-05 | 1989-10-12 | Sharp Corp | 半導体装置の製造方法 |
JPH01282839A (ja) * | 1988-05-09 | 1989-11-14 | Nec Corp | 素子分離の製造方法 |
JPH088298B2 (ja) * | 1988-10-04 | 1996-01-29 | 沖電気工業株式会社 | 半導体素子の製造方法 |
JPH02117150A (ja) * | 1988-10-27 | 1990-05-01 | Nec Corp | 半導体装置の製造方法 |
US4897364A (en) * | 1989-02-27 | 1990-01-30 | Motorola, Inc. | Method for locos isolation using a framed oxidation mask and a polysilicon buffer layer |
US4965221A (en) * | 1989-03-15 | 1990-10-23 | Micron Technology, Inc. | Spacer isolation method for minimizing parasitic sidewall capacitance and creating fully recessed field oxide regions |
-
1990
- 1990-11-17 KR KR1019900018656A patent/KR930011458B1/ko not_active IP Right Cessation
-
1991
- 1991-03-15 JP JP3076985A patent/JP2812811B2/ja not_active Expired - Fee Related
- 1991-03-19 IT ITMI910735A patent/IT1245795B/it active IP Right Grant
- 1991-03-19 FR FR9103320A patent/FR2669467B1/fr not_active Expired - Lifetime
- 1991-03-20 GB GB9105923A patent/GB2249867B/en not_active Expired - Lifetime
- 1991-03-20 DE DE4109184A patent/DE4109184C2/de not_active Expired - Lifetime
- 1991-03-25 US US07/674,238 patent/US5472905A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5472905A (en) | 1995-12-05 |
GB2249867B (en) | 1995-04-05 |
JPH04234146A (ja) | 1992-08-21 |
KR920010829A (ko) | 1992-06-27 |
FR2669467B1 (fr) | 1997-07-04 |
DE4109184A1 (de) | 1992-05-21 |
ITMI910735A0 (it) | 1991-03-19 |
FR2669467A1 (fr) | 1992-05-22 |
IT1245795B (it) | 1994-10-18 |
GB9105923D0 (en) | 1991-05-08 |
GB2249867A (en) | 1992-05-20 |
DE4109184C2 (de) | 1995-12-21 |
ITMI910735A1 (it) | 1992-09-19 |
KR930011458B1 (ko) | 1993-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2812811B2 (ja) | 半導体装置のフィールド酸化膜形成方法 | |
US4897364A (en) | Method for locos isolation using a framed oxidation mask and a polysilicon buffer layer | |
EP0687003B1 (en) | Local oxidation of silicon with sidewall masked isolation process | |
EP0526212B1 (en) | Method of forming isolated regions of oxide | |
KR960011861B1 (ko) | 반도체장치의 소자 분리 방법 | |
EP0777268A2 (en) | Integrated circuit fabrication | |
US6069032A (en) | Salicide process | |
US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
JPH04346229A (ja) | 半導体装置の素子分離方法 | |
JP3057882B2 (ja) | 半導体装置の製造方法 | |
JPH06318634A (ja) | 半導体装置の素子分離方法 | |
US5972777A (en) | Method of forming isolation by nitrogen implant to reduce bird's beak | |
JPH07153829A (ja) | 分離構成体及びその製造方法 | |
KR930011500B1 (ko) | 반도체장치의 소자분리방법 | |
JPS63288043A (ja) | 側面隔離素子の分離方法 | |
JP3933746B2 (ja) | 半導体装置の素子分離方法 | |
JPH05102292A (ja) | アイソプレーナ分離型活性領域の製造方法 | |
US5763316A (en) | Substrate isolation process to minimize junction leakage | |
JPS62194673A (ja) | 半導体装置の製造方法 | |
JPH0763072B2 (ja) | 半導体デバイスの分離方法 | |
US6258694B1 (en) | Fabrication method of a device isolation structure | |
JP2788889B2 (ja) | 半導体装置における分離形成方法 | |
KR950002191B1 (ko) | 반도체장치의 제조방법 | |
KR100249026B1 (ko) | 반도체장치의 소자 격리 방법 | |
JP3923584B2 (ja) | 半導体装置の素子分離膜形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100807 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |