DE4109184A1 - Verfahren zum bilden einer feldoxidschicht eines halbleiterbauteils - Google Patents

Verfahren zum bilden einer feldoxidschicht eines halbleiterbauteils

Info

Publication number
DE4109184A1
DE4109184A1 DE4109184A DE4109184A DE4109184A1 DE 4109184 A1 DE4109184 A1 DE 4109184A1 DE 4109184 A DE4109184 A DE 4109184A DE 4109184 A DE4109184 A DE 4109184A DE 4109184 A1 DE4109184 A1 DE 4109184A1
Authority
DE
Germany
Prior art keywords
oxide layer
layer
nitride layer
field oxide
spacers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4109184A
Other languages
English (en)
Other versions
DE4109184C2 (de
Inventor
Weon-Sik Paek
Taek-Yong Jang
Weon-Taek Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4109184A1 publication Critical patent/DE4109184A1/de
Application granted granted Critical
Publication of DE4109184C2 publication Critical patent/DE4109184C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

Die Erfindung befaßt sich mit einem Verfahren zum Isolieren von Einrichtungen oder Bauelementen voneinander in einem Halb­ leiterbauteil und betrifft insbesondere ein Verfahren zum Bilden einer Feldoxidschicht, die eine seitliche Ausdehnung aufgrund einer örtlichen Siliziumoxidation LOCOS verhindern und die Stufenüberdeckung verbessern kann.
In Verbindung mit der Erzielung einer höheren Packungs­ dichte in Halbleiterbauteilen sind in den letzten Jahren aktive Forschungs- und Entwicklungsarbeiten auf dem Gebiet der Isola­ tionstechnik unternommen worden, um eine Miniaturisierung der Halbleiterbauteile zu erreichen. Die Isolationsbereiche, die einen beträchtlichen Teil eines Chips einnehmen, müssen daher verringert werden, um proportional das Halbleiterbauteil über das gesamte Chipmuster zu verkleinern.
In herkömmlicher Weise wird das LOCOS Verfahren, d. h. das Verfahren der örtlichen Siliziumoxidation als ein Isolationsver­ fahren verwandt.
Das herkömmliche Verfahren zur Bildung einer Feldoxid­ schicht nach dem LOCOS Verfahren wird im folgenden anhand der Fig. 1A bis 1D der zugehörigen Zeichnung beschrieben.
Wie es in Fig. 1A dargestellt ist, wird eine Polsteroxid­ schicht 2 über einem Siliziumsubstrat 1 ausgebildet, woraufhin eine nicht oxidierbare Siliziumnitridschicht 3 darauf ausgebil­ det wird. Wie es in Fig. 1B dargestellt ist, wird anschließend ein Photolack 4 auf die Nitridschicht 3 aufgebracht und werden dann Kanalend- oder -grenzbereiche 7 durch Ionenimplantationen von Störatomen des gleichen Leitfähigkeitstyps wie dem des Siliziumsubstrates 1 ausgebildet. Wie es in Fig. 1C dargestellt ist, werden nach dem Entfernen des Photolackes 4 Feldoxidschich­ ten 5 durch eine Oxidation gebildet, um einen Isolierbereich zu begrenzen. Wie es in Fig. 1D dargestellt ist, wird anschließend der Isolierbereich dadurch gebildet, daß die Nitridschicht 3 und die Polsteroxidschicht 2 entfernt werden.
Das obige Verfahren zeichnet sich dadurch aus, daß Stör­ atome dotiert werden, um die Kanalendschicht auf dem Isolierbe­ reich durch Selbstausrichtung zu bilden, wobei dieses Verfahren zur Massenproduktion von Halbleiterbauteilen und Bauelementen verwandt wird, die gemeinsam auf einem 1 µm Gitter ausgelegt sind.
Die Hauptschwierigkeit bei diesem Verfahren besteht jedoch darin, daß ein Teil der Feldoxidschicht, nämlich der sogenannte Vogelschnabel, während der selektiven Oxidation vom Isolierbe­ reich in die aktiven Bereiche eindringt, so daß die Größe des Isolierbereiches zunimmt. Obwohl eine Verringerung des Vogel­ schnabelbereiches dadurch erzielt werden kann, daß die Feldoxid­ schicht in Form eines dünnen Filmes ausgebildet wird, begrenzt diese Dünnfilmausbildung der Feldoxidschicht die Miniaturisie­ rung im Submikrobereich.
Isolierbereiche, die die Größe des Vogelschnabels verrin­ gern, wurden daher in den letzten Jahren intensiv untersucht. Ein Ergebnis dieser Untersuchungen ist die Verbesserung der selektiven Oxidschicht, wobei das SWAMI Verfahren, d. h. das Verfahren der maskierten Seitenwandisolation, und das SEPOX Verfahren, d. h. das selektive Polysiliziumoxidationsverfahren, als typische Verfahren für diese Verbesserung genannt werden können. Ein anderer Ansatz besteht darin, eine mit einem Iso­ liermaterial gefüllte Nut auszubilden, wofür das sog. BOX Ver­ fahren, d. h. das Verfahren der vergrabenen Oxidisolation, als typisches Verfahren genannt werden kann.
Die Fig. 2A bis 2D der zugehörigen Zeichnung zeigen das Verfahren der Bildung einer Feldoxidschicht nach dem SWAMI Verfahren.
Wie es in Fig. 2A dargestellt ist, werden nach der Bildung einer ersten Polsteroxidschicht 11 und einer ersten Nitrid­ schicht 12 aus Si3N4 über einem Siliziumsubstrat 10 die erste Nitridschicht 12 und die erste Polsteroxidschicht 11 selektiv geätzt. In der Folge wird das freiliegende Siliziumsubstrat 10 auf eine bestimmte Tiefe geätzt. Danach wird ein Störstoff des gleichen Leitfähigkeitstyps wie dem des Siliziumsubstrates 10 in das freiliegende Siliziumsubstrat 10 ionenimplantiert, indem die verbleibende Nitridschicht 12 als Maske verwandt wird, wodurch ein Kanalendbereich 13 gebildet wird. Wie es in Fig. 2B darge­ stellt ist, wird ein zweiter Polsteroxidfilm 14 auf dem freilie­ genden Siliziumsubstrat 10 aufwachsen gelassen und wird an­ schließend eine zweite Nitridschicht 15 über der gesamten Ober­ fläche des sich daraus ergebenden Aufbaus niedergeschlagen. Eine Oxidschicht 16 wird in großer Stärke darauf aufgebracht. Wie es in Fig. 2C dargestellt ist, werden Abstandsstücke 17 durch anisotropes Ätzen der Oxidschicht 16 und der zweiten Nitrid­ schicht 15 gebildet, um die erste Nitridschicht 12 freizulegen. Der Feldbereich wird fortlaufend oxidiert, um eine starke Feld­ oxidschicht 18 zu bilden, wie es in Fig. 2D dargestellt ist.
Bei dem oben beschriebenen SWAMI Verfahren ist jedoch der Herstellungsvorgang zum Herstellen der Abstandsstücke 17 proble­ matisch, die dazu vorgesehen werden, die Bildung des Vogelschna­ bels der Feldoxidschicht 18 zu verhindern. Beim Ätzen können sich darüber hinaus im Siliziumsubstrat Fehler bilden. Da wei­ terhin der Kanalendbereich störatomdotiert wird, bevor die Abstandsstücke ausgebildet werden, ergibt sich der Nachteil, daß die Randbereiche des Kanalendbereiches sich in den aktiven Bereich ausdehnen können, was eine Herabsetzung der Durchbruchs­ spannung des Bauteils oder Bauelementes zur Folge hat. Eine starke Dotierung von Störatomen in den Kanalendbereich ist daher nicht möglich.
Die Fig. 3A bis 3D zeigen das Verfahren der Bildung einer Feldoxidschicht nach dem herkömmlichen SEPOX Verfahren.
Wie es in Fig. 3A dargestellt ist, wird eine Polsteroxid­ schicht 21 über eine thermische Oxidation auf einem Silizium­ halbleitersubstrat 20 aufwachsen gelassen und werden der Reihe nach eine Polysiliziumschicht 22 und eine Nitridschicht 23 über der Polsteroxidschicht 21 ausgebildet. Wie es in Fig. 3B darge­ stellt ist, wird die Nitridschicht 23 durch reaktives Ionenätzen unter Verwendung eines Photolackes 24 als Maske geätzt, um dadurch ein Muster zu bilden. Danach wird ein Störstoff vom gleichen Leitfähigkeitstyp wie dem des Substrates durch die Polysiliziumschicht 22 ionenimplantiert. Wie es in Fig. 3C dargestellt ist, wird der Photolack 24 entfernt und wird die freigelegte Polysiliziumschicht 22 thermisch oxidiert, um Feld­ oxidschichten 26 zu bilden. Wie es in Fig. 3D dargestellt ist, wird nach Entfernung der Nitridschicht 23 die nicht oxidierte Polysiliziumschicht 22 durch reaktives Ionenätzen geätzt. Gemäß Fig. 3E werden die übrigbleibenden Spitzen aus Polysilizium der Feldoxidschicht 22, die beim vorhergehenden Verfahrensschritt übergeblieben sind, wie beim SWAMI Verfahren oxidiert, wodurch der Endbereich der Feldoxidschicht planiert wird.
Da jedoch bei dem oben beschriebenen SEPOX Verfahren eine Feldoxidschicht durch thermisches Oxidieren einer Polysilizium­ schicht ausgebildet wird, die über einem Siliziumsubstrat vor­ gesehen ist, ergibt sich der Nachteil, daß die Stufenüberdeckung verschlechtert ist. Da weiterhin der Kanalendbereich so ausge­ bildet wird, daß er mit dem aktiven Bereich selbstausgerichtet wird, nimmt die Durchbruchsspannung der Kanalend- oder -grenz­ schicht ab. Das hat zur Folge, daß die Kanalgrenzschicht nicht stark dotiert werden kann und Probleme wie beispielsweise ein Durchgreifen auftreten können.
Durch die Erfindung soll daher ein Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils geschaffen wer­ den, mit dem die Spannungen an den Rändern der Feldoxidschicht stark verringert werden können, und das schädliche Eindringen des Vogelschnabels in den aktiven Bereich herabgesetzt werden kann.
Durch die Erfindung soll insbesondere ein Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils geschaffen werden, mit dem die Stufenüberdeckung verbessert werden kann.
Es ist schließlich weiterhin das Ziel der Erfindung, ein Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbau­ teils zu schaffen, bei dem eine starke Störatomdotierung in eine Kanalend- oder -grenzschicht möglich ist.
Dazu umfaßt das erfindungsgemäße Verfahren zum Bilden einer Feldoxidschicht die folgenden Schritte:
Thermisches Aufwachsen einer Polsteroxidschicht auf einem Halbleitersubstrat und Aufbringen einer Nitridschicht auf der Polsteroxidschicht,
Entfernen der Nitridschicht über einen Feldbereich, um aktive Bereiche zu begrenzen,
Bilden von Abstandsstücken an den Seitenwänden der ver­ bleibenden Nitridschicht,
Dotieren des Feldbereiches mit Störatomen, wobei die Ab­ standsstücke als Maske verwandt werden,
Aufwachsen einer Feldoxidschicht durch thermisches Oxidie­ ren des freigelegten Teils auf dem Substrat im Feldbereich,
Entfernen der verbleibenden Nitridschicht und Rückätzen, um das Stufenüberdeckungsproblem der Feldoxid­ schicht zu verringern.
Bei einem alternativen Ausführungsbeispiel des oben be­ schriebenen Verfahrens gemäß der Erfindung wird eine Polysilizi­ umschicht auf der Polsteroxidschicht ausgebildet und anschlie­ ßend thermisch oxidiert, um eine Feldoxidschicht zu bilden. Verglichen mit dem Verfahren der direkten Oxidation des Silizi­ umsubstrates kann die Bildung des Vogelschnabels somit wirksam durch thermische Oxidation der Polysiliziumschicht unter Kon­ trolle gehalten werden.
Im folgenden werden anhand der zugehörigen Zeichnung beson­ ders bevorzugte Ausführungsbeispiele der Erfindung näher be­ schrieben. Es zeigen
Fig. 1A bis 1D ein Verfahren der Bildung einer Feldoxid­ schicht nach dem herkömmlichen LOCOS Verfahren,
Fig. 2A bis 2D ein Verfahren der Bildung einer Feldoxid­ schicht nach dem herkömmlichen SWAMI Verfahren,
Fig. 3A bis 3E ein Verfahren der Bildung einer Feldoxid­ schicht nach dem herkömmlichen SEPOX Verfahren,
Fig. 4A bis 4I ein Ausführungsbeispiel des erfindungsgemä­ ßen Verfahrens zum Bilden einer Feldoxidschicht und
Fig. 5A bis 5I ein weiteres Ausführungsbeispiel des erfin­ dungsgemäßen Verfahrens zur Bildung einer Feldoxidschicht.
Die Fig. 4A bis 4I zeigen ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Bilden einer Feldoxidschicht.
Fig. 4A zeigt den Vorgang der Bildung einer Polsteroxid­ schicht 31, einer Polysiliziumschicht 32 und einer Nitridschicht 33. Die Polsteroxidschicht 31 mit einer Stärke von etwa 80 Å bis 1000 Å wird über eine thermische Oxidation auf einem Silizium­ substrat 30 aufwachsen gelassen. Anschließend werden die Polysi­ liziumschicht 32 und die Nitridschicht 33 mit einer Stärke von etwa 1000 Å bis 4000 Å der Reihe nach durch chemisches Bedampfen CVD über der Polsteroxidschicht 31 ausgebildet.
Fig. 4B zeigt den Vorgang der Bildung einer Öffnung, bei dem die Nitridschicht 33 selektiv über ein photolithographisches Verfahren geätzt wird, um einen Bereich zum Isolieren von Ein­ richtungen oder Bauelementen voneinander zu begrenzen oder genau zu bezeichnen, wobei die Nitridschicht 33 über dem aktiven Bereich beibehalten wird.
Fig. 4C zeigt den Vorgang der Bildung von Abstandsstücken 34. Die Polysiliziumschicht wird durch chemisches Bedampfen über der gesamten Oberfläche des Aufbaus ausgebildet und anschließend anisotrop mittels eines Trockenätzverfahrens geätzt, wodurch Abstandsstücke 34 auf den Seitenwänden der verbleibenden Nitrid­ schicht 33 gebildet werden. Die Größe der Abstandsstücke kann dabei über die Stärke der Nitridschicht eingestellt werden.
Fig. 4D zeigt den Vorgang der Bildung eines Kanalend- oder -begrenzungsbereiches 35, der durch Ionenimplantieren eines Störstoffes mit der gleichen Leitfähigkeit wie der des Substra­ tes gebildet wird, wobei die Abstandsstücke 34 als Maske dienen.
Wenn in der oben beschriebenen Weise die Ionenimplantation in den Feldbereich nach der Bildung der Abstandsstücke 34 er­ folgt, ist die Dotierungsdichte an den Rändern des Feldbereiches niedriger als im mittleren Bereich, so daß die Durchbruchsspan­ nung und die Schwellenspannung erhöht werden können. Da weiter­ hin eine Ionenimplantation mit hoher Dichte erfolgen kann, wird ein Durchgriff wirksam vermieden.
Fig. 4E zeigt den Vorgang der Bildung einer Feldoxidschicht 36. Die Feldoxidschicht 36 wird mit großer Stärke durch Oxidie­ ren eines Teils auf dem Siliziumsubstrat 30 gebildet, der zwi­ schen den Abstandsstücken 34 freiliegt. Wenn dabei die polykri­ stallinen Siliziumabstandsstücke 34 oxidieren, tritt der Vogel­ schnabeleffekt an den Rändern des Feldbereiches kaum auf. Die Spannungen an den Rändern infolge der Nitridschicht werden gleichfalls stark herabgesetzt.
Fig. 4F zeigt das Niederschlagen einer Isolierschicht 37 über der gesamten Oberfläche des Aufbaus, um eine anschließende vollständige Planierung des Feldoxidschichtprofils zu ermögli­ chen.
Fig. 4G zeigt das Rückätzen. Die Isolierschicht 37 wird durch reaktives Ionenätzen RIE anisotrop geätzt, um dadurch den oberen Teil der Feldoxidschicht 36 zu planieren.
Fig. 4H zeigt den Vorgang, bei dem nacheinander die Nitrid­ schicht 33 und die Polysiliziumschicht 32 entfernt werden.
Danach wird die Feldoxidschicht 36 erneut durch Rückätzen leicht geätzt. Es wird schließlich ein stark planiertes Isola­ tionsmuster erhalten, wie es in Fig. 4I dargestellt ist.
Die Fig. 5A bis 5I zeigen ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Bilden einer Feldoxid­ schicht.
Fig. 5A zeigt den Vorgang der Bildung einer Polsteroxid­ schicht 31 und einer Nitridschicht 33. Die Polsteroxidschicht 31 mit einer Stärke von etwa 80 Å bis 1000 Å wird durch thermische Oxidation über einem Siliziumsubstrat 30 aufwachsen gelassen. Eine Nitridschicht 33 mit einer Stärke von etwa 1000 Å bis etwa 4000 Å wird nach und nach durch chemisches Bedampfen über der Polsteroxidschicht 31 ausgebildet.
Die in den Fig. 5B bis 5G dargestellten Vorgänge sind mit den in Fig. 4B bis 4G dargestellten Vorgängen identisch.
Fig. 5H zeigt den Vorgang der Entfernung der Nitridschicht 33, nachdem der Verfahrensschritt ausgeführt wurde, der in Fig. 5G dargestellt ist.
Der in Fig. 5I dargestellte Vorgang ist mit dem Vorgang identisch, der in Fig. 4I dargestellt ist.
Da in der oben beschriebenen Weise ein Feldbereich nach der Bildung eines Abstandsstückes an der Seitenwand eine Nitrid­ schicht oxidiert wird, kann die Größe des Vogelschnabels am Rand des Feldbereiches herabgesetzt werden. Da weiterhin die Ränder der Feldoxidschicht statt mit einer Nitridschicht mit einem Abstandsstück aus porösem Polysilizium in Berührung stehen, das einen dichtgepackten Aufbau hat, können Spannungen an den Rän­ dern der Feldoxidschicht stark herabgesetzt werden.
Da weiterhin die Ionenimplantationen am Feldbereich er­ folgt, nachdem die Abstandsstücke gebildet sind und diese als Maske verwandt werden, ist es möglich, eine Abnahme der Durch­ bruchsspannung zu vermeiden und dennoch mit hohen Ionendosen in den Feldbereich zu implantieren. Das hat zur Folge, daß das erfindungsgemäße Verfahren insofern vorteilhaft ist, als ein Durchgriff wirksam vermieden wird und die Schwellenspannung erhöht wird.

Claims (10)

1. Verfahren zum Bilden einer Feldoxidschicht eines Halb­ leiterbauteils, gekennzeichnet durch die folgenden Schritte:
Thermisches Aufwachsen einer Polsteroxidschicht auf einem Halbleitersubstrat und Niederschlagen einer Nitridschicht auf der Polsteroxidschicht,
Entfernen der Nitridschicht über einen Feldbereich, um aktive Bereiche zu begrenzen,
Bilden von Abstandsstücken an den Seitenwänden der ver­ bleibenden Teile der Nitridschicht,
Dotieren des Feldbereiches mit Störatomen, wobei die Ab­ standsstücke als Maske verwandt werden,
Aufwachsen einer Feldoxidschicht durch thermisches Oxidie­ ren des freigelegten Teils auf dem Substrat auf dem Feldbereich,
Entfernen der verbleibenden Nitridschicht und
Rückätzen, um das Stufenüberdeckungsproblem der Feldoxid­ schicht zu verringern.
2. Verfahren zum Bilden einer Feldoxidschicht eines Halb­ leiterbauteils, gekennzeichnet durch die folgenden Schritte:
Thermisches Aufwachsen einer Polsteroxidschicht auf einem Halbleitersubstrat und Niederschlagen einer Nitridschicht auf der Polsteroxidschicht,
Entfernen der Nitridschicht über einen Feldbereich, um aktive Bereiche zu begrenzen,
Bilden von Abstandsstücken auf den Seitenwänden der ver­ bleibenden Teile der Nitridschicht,
Dotieren des Feldbereiches mit Störatomen, wobei die Ab­ standsstücke als Maske verwandt werden,
Aufwachsen einer Feldoxidschicht durch thermisches Oxidie­ ren des freigelegten Teils auf dem Substrat im Feldbereich,
Niederschlagen einer Isolierschicht über der gesamten Oberfläche des sich ergebenden Aufbaus,
Planieren des oberen Teils der Feldoxidschicht durch aniso­ tropes Ätzen der Isolierschicht,
Entfernen der verbleibenden Nitridschicht und
anisotropes Ätzen der gesamten Oberfläche des sich ergeben­ den Aufbaus, um das Stufenüberdeckungsproblem der Feldoxid­ schicht zu verringern.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Abstandsstücke aus Polysilizium gebildet werden.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Größe der Abstandsstücke durch die Stärke der Nitridschicht eingestellt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Stärke der Nitridschicht bei etwa 1000 Å bis etwa 4000 Å liegt.
6. Verfahren zum Bilden einer Feldoxidschicht eines Halb­ leiterbauteils, gekennzeichnet durch die folgenden Schritte:
Thermisches Aufwachsen einer Polsteroxidschicht auf einem Halbleitersubstrat und der Reihe nach erfolgendes Aufbringen einer Polysiliziumschicht und einer Nitridschicht auf der Pol­ steroxidschicht,
Entfernen der Nitridschicht über einen Feldbereich, um aktive Bereiche zu begrenzen,
Bilden von Abstandsstücken auf den Seitenwänden der ver­ bleibenden Teile der Nitridschicht,
Dotieren des Feldbereiches mit Störatomen, wobei die Ab­ standsstücke als Maske verwandt werden,
Aufwachsen einer Feldoxidschicht durch thermisches Oxidie­ ren des freigelegten Teils auf dem Substrat im Feldbereich,
Entfernen der verbleibenden Nitridschicht und der verblei­ benden Polysiliziumschicht und
Rückätzen, um das Stufenüberdeckungsproblem der Feldoxid­ schicht zu vermindern.
7. Verfahren zum Bilden einer Feldoxidschicht eines Halb­ leiterbauteils, gekennzeichnet durch die folgenden Schritte:
Thermisches Aufwachsen einer Polsteroxidschicht auf einem Halbleitersubstrat und der Reihe nach erfolgendes Aufbringen einer Polysiliziumschicht und einer Nitridschicht auf der Pol­ steroxidschicht,
Entfernen der Nitridschicht über einen Feldbereich, um einen aktiven Bereich zu begrenzen,
Bilden von Abstandsstücken auf den Seitenwänden der ver­ bleibenden Teile der Nitridschicht,
Dotieren eines Störstoffes in den Feldbereich, wobei die Abstandsstücke als Maske verwandt werden,
Aufwachsen einer Feldoxidschicht durch thermisches Oxidie­ ren des freigelegten Teils auf dem Substrat im Feldbereich,
Niederschlagen einer Isolierschicht über der gesamten Oberfläche des sich ergebenden Aufbaus,
Planieren des oberen Teils der Feldoxidschicht durch aniso­ tropes Ätzen der Isolierschicht,
Entfernen der restlichen Nitridschicht und der restlichen Polysiliziumschicht und
anisotropes Ätzen der gesamten Oberfläche des sich ergeben­ den Aufbaus, um das Stufenüberdeckungsproblem zu verringern.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Abstandsstücke aus Polysilizium gebildet werden.
9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Größe der Abstandsstücke durch die Stärke der Nitridschicht eingestellt wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Stärke der Nitridschicht bei etwa 1000 Å bis etwa 4000 Å liegt.
DE4109184A 1990-11-17 1991-03-20 Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils Expired - Lifetime DE4109184C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900018656A KR930011458B1 (ko) 1990-11-17 1990-11-17 반도체장치의 필드산화막 형성방법

Publications (2)

Publication Number Publication Date
DE4109184A1 true DE4109184A1 (de) 1992-05-21
DE4109184C2 DE4109184C2 (de) 1995-12-21

Family

ID=19306174

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4109184A Expired - Lifetime DE4109184C2 (de) 1990-11-17 1991-03-20 Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils

Country Status (7)

Country Link
US (1) US5472905A (de)
JP (1) JP2812811B2 (de)
KR (1) KR930011458B1 (de)
DE (1) DE4109184C2 (de)
FR (1) FR2669467B1 (de)
GB (1) GB2249867B (de)
IT (1) IT1245795B (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262346A (en) * 1992-12-16 1993-11-16 International Business Machines Corporation Nitride polish stop for forming SOI wafers
US5670412A (en) * 1995-07-25 1997-09-23 Micron Technology, Inc. Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate
US5882985A (en) * 1995-10-10 1999-03-16 Advanced Micro Devices, Inc. Reduction of field oxide step height during semiconductor fabrication
KR100366612B1 (ko) * 1995-11-20 2003-03-03 삼성전자 주식회사 평탄화된필드절연막을갖는반도체장치의제조방법
US5780353A (en) * 1996-03-28 1998-07-14 Advanced Micro Devices, Inc. Method of doping trench sidewalls before trench etching
US5646063A (en) * 1996-03-28 1997-07-08 Advanced Micro Devices, Inc. Hybrid of local oxidation of silicon isolation and trench isolation for a semiconductor device
US6097072A (en) * 1996-03-28 2000-08-01 Advanced Micro Devices Trench isolation with suppressed parasitic edge transistors
US5861104A (en) * 1996-03-28 1999-01-19 Advanced Micro Devices Trench isolation with rounded top and bottom corners and edges
US5904543A (en) * 1996-03-28 1999-05-18 Advanced Micro Devices, Inc Method for formation of offset trench isolation by the use of disposable spacer and trench oxidation
US5742090A (en) * 1996-04-04 1998-04-21 Advanced Micro Devices, Inc. Narrow width trenches for field isolation in integrated circuits
US5777370A (en) 1996-06-12 1998-07-07 Advanced Micro Devices, Inc. Trench isolation of field effect transistors
US5874317A (en) * 1996-06-12 1999-02-23 Advanced Micro Devices, Inc. Trench isolation for integrated circuits
US5652177A (en) * 1996-08-22 1997-07-29 Chartered Semiconductor Manufacturing Pte Ltd Method for fabricating a planar field oxide region
US5728614A (en) * 1996-09-25 1998-03-17 Vanguard International Semiconductor Corporation Method to improve the topography of a field oxide region
US6087239A (en) 1996-11-22 2000-07-11 Micron Technology, Inc. Disposable spacer and method of forming and using same
US5851901A (en) * 1997-04-11 1998-12-22 Advanced Micro Devices Method of manufacturing an isolation region of a semiconductor device with advanced planarization
US6184105B1 (en) 1997-05-22 2001-02-06 Advanced Micro Devices Method for post transistor isolation
JPH11214384A (ja) * 1998-01-28 1999-08-06 Mitsubishi Electric Corp 半導体装置の製造方法
US5880006A (en) * 1998-05-22 1999-03-09 Vlsi Technology, Inc. Method for fabrication of a semiconductor device
US6727161B2 (en) 2000-02-16 2004-04-27 Cypress Semiconductor Corp. Isolation technology for submicron semiconductor devices
US7230745B1 (en) * 2002-04-08 2007-06-12 Captaris, Inc. Document transmission and routing with recipient control, such as facsimile document transmission and routing
US20230319159A1 (en) * 2005-10-31 2023-10-05 Treber Rebert Queue processor for document servers
US20070177195A1 (en) * 2005-10-31 2007-08-02 Treber Rebert Queue processor for document servers
US7653185B2 (en) * 2005-10-31 2010-01-26 Open Text Corporation Universal document transport
CA2659607C (en) 2006-08-02 2017-12-05 Captaris, Inc. Configurable document server

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01282839A (ja) * 1988-05-09 1989-11-14 Nec Corp 素子分離の製造方法
JPH0297038A (ja) * 1988-10-04 1990-04-09 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH02117150A (ja) * 1988-10-27 1990-05-01 Nec Corp 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710246A (en) * 1980-03-06 1982-01-19 Toshiba Corp Manufacture of semiconductor device
JPS5735341A (en) * 1980-08-12 1982-02-25 Toshiba Corp Method of seperating elements of semiconductor device
JPS58147041A (ja) * 1982-02-24 1983-09-01 Fujitsu Ltd 半導体装置の製造方法
JPS6050939A (ja) * 1983-08-30 1985-03-22 Toshiba Corp 半導体装置の製造方法
US4631219A (en) * 1985-01-31 1986-12-23 International Business Machines Corporation Growth of bird's beak free semi-rox
JPS62232143A (ja) * 1986-04-01 1987-10-12 Toshiba Corp 半導体装置の製造方法
KR880008448A (ko) * 1986-12-17 1988-08-31 강진구 측면 격리 소자 분리방법
EP0284456B1 (de) * 1987-02-24 1991-09-25 STMicroelectronics, Inc. Isolationsverfahren mit einer durch eine Schutzschicht aus Oxid geschützten Zwischenschicht
JPS63302536A (ja) * 1987-06-02 1988-12-09 Sanyo Electric Co Ltd 素子分離領域の形成方法
JPH0198246A (ja) * 1987-10-12 1989-04-17 Sony Corp 半導体装置の製造方法
JPH01256147A (ja) * 1988-04-05 1989-10-12 Sharp Corp 半導体装置の製造方法
US4897364A (en) * 1989-02-27 1990-01-30 Motorola, Inc. Method for locos isolation using a framed oxidation mask and a polysilicon buffer layer
US4965221A (en) * 1989-03-15 1990-10-23 Micron Technology, Inc. Spacer isolation method for minimizing parasitic sidewall capacitance and creating fully recessed field oxide regions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01282839A (ja) * 1988-05-09 1989-11-14 Nec Corp 素子分離の製造方法
JPH0297038A (ja) * 1988-10-04 1990-04-09 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH02117150A (ja) * 1988-10-27 1990-05-01 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
ITMI910735A1 (it) 1992-09-19
FR2669467B1 (fr) 1997-07-04
KR930011458B1 (ko) 1993-12-08
ITMI910735A0 (it) 1991-03-19
JP2812811B2 (ja) 1998-10-22
GB2249867B (en) 1995-04-05
GB9105923D0 (en) 1991-05-08
GB2249867A (en) 1992-05-20
FR2669467A1 (fr) 1992-05-22
DE4109184C2 (de) 1995-12-21
KR920010829A (ko) 1992-06-27
JPH04234146A (ja) 1992-08-21
US5472905A (en) 1995-12-05
IT1245795B (it) 1994-10-18

Similar Documents

Publication Publication Date Title
DE4109184A1 (de) Verfahren zum bilden einer feldoxidschicht eines halbleiterbauteils
DE19501556C2 (de) Halbleitervorrichtung mit einer Grabenstruktur, Verwendung einer Halbleitervorrichtung mit einer Grabenstruktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Grabenstruktur
DE4212503C2 (de) Verfahren zur Herstellung eines Feldisolatorbereichs in einer Halbleitervorrichtung
EP2657961B1 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit lokaler Source-/Drainisolation
DE60127799T2 (de) Integrierte Schaltkreise und benachbarte p-dotierte Gebiete mit flachen Grabenisolations-Strukturen ohne "Liner"-Schichten dazwischen und zugehöriges Herstellungsverfahren
DE10345346B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit aktiven Bereichen, die durch Isolationsstrukturen voneinander getrennt sind
DE3902701C2 (de)
DE4116690C2 (de) Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE10134484A1 (de) Verfahren zur Verhinderung eines Biegens von Halbleiterschichten und anhand des Verfahrens hergestellte Halbleitervorrichtung
DE10234601A1 (de) Halbleiterbauelement mit SOI-Substrat und Herstellungsverfahren hierfür
DE19836164A1 (de) Verfahren zum Isolieren von Bereichen einer integrierten Schaltung und Vorrichtung umfassend eine integrierte Schaltung mit isolierten Bereichen
DE3825701A1 (de) Verfahren zur herstellung eines bipolaren transistors
KR930010987B1 (ko) 반도체 장치의 소자분리방법
DE4233486A1 (de) Grabenkondensator-speicherzelle und verfahren zu deren herstellung
DE4112045C2 (de) Verfahren zur Herstellung von Isolierbereichen in einer Halbleitereinrichtung
EP1415339B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE19634178C2 (de) Verfahren zur Herstellung eines bipolaren Halbleiterbauteils
EP0855088B1 (de) Verfahren zum erzeugen einer grabenisolation in einem substrat
DE2758283C2 (de) Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen
DE4320062A1 (de) Verfahren zum Isolieren einzelner Elemente in einem Halbleiterchip
DE3915634C2 (de) Verfahren zur Herstellung eines Bipolar-Transistors mit einer miniaturisierten Emitterschicht
DE69637500T2 (de) Bipolartransistor mit epitaxialer Basis und Verfahren zur Herstellung
DE4341180B4 (de) Verfahren zur Isolation einer Halbleiterschicht auf einem Isolator zur Festlegung eines aktiven Gebiets
EP1436842B1 (de) Bipolar-transistor und verfahren zum herstellen desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/76

D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right