DE19634178C2 - Verfahren zur Herstellung eines bipolaren Halbleiterbauteils - Google Patents
Verfahren zur Herstellung eines bipolaren HalbleiterbauteilsInfo
- Publication number
- DE19634178C2 DE19634178C2 DE19634178A DE19634178A DE19634178C2 DE 19634178 C2 DE19634178 C2 DE 19634178C2 DE 19634178 A DE19634178 A DE 19634178A DE 19634178 A DE19634178 A DE 19634178A DE 19634178 C2 DE19634178 C2 DE 19634178C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- oxide layer
- polysilicon
- semiconductor device
- doped polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 238000000034 method Methods 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 89
- 229920005591 polysilicon Polymers 0.000 claims description 89
- 125000006850 spacer group Chemical group 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 28
- 150000002500 ions Chemical class 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 238000007669 thermal treatment Methods 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000012670 alkaline solution Substances 0.000 claims 2
- 230000000717 retained effect Effects 0.000 claims 1
- 239000000243 solution Substances 0.000 claims 1
- 238000002347 injection Methods 0.000 description 16
- 239000007924 injection Substances 0.000 description 16
- 238000001312 dry etching Methods 0.000 description 12
- 230000008021 deposition Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung betrifft ein Herstellungsverfahren eines
bipolaren Halbleiterbauteils.
Bei Halbleiterbauteilen, insbesondere bei einem bipolaren
Halbleiterbauteil, sind der Integrationsgrad und die
Betriebsgeschwindigkeitscharakteristika sehr wichtige
Faktoren. Ebenso wurden Reduktionsmöglichkeiten der Größe
und die Verbesserung der Zuverlässigkeit der Bauteile
erforscht und rege untersucht.
Besonders wurde ein bipolares Halbleiterbauteil mit einer
selbstjustierenden Doppel-Polysilicium-Emitter-Basis-
Anordnung vorgeschlagen, um den Integrationsgrad und die
Geschwindigkeitscharakteristik zu verbessern, das weiterhin
die Effekte aufweist, daß die parasitäre Übergangskapazität
und der parasitäre Widerstand vermindert sind. Bei der
Herstellung eines solchen bipolaren Halbleiterbauteils mit
der oben genannten Emitter-Basis-Anordnung ist jedoch ein
zusätzlicher Prozeß zum Ausbilden einer
Seitenwandabstandsschicht erforderlich, wenn ein
flachliegender Übergang und ein feines Muster auf einem
Halbleitersubstrat ausgebildet werden. Die
Seitenwandabstandsschicht wird ebenfalls durch eine gut
bekannte Trockenätztechnik, wie RIE (reaktives Ionenätzen),
ausgebildet. In diesem Fall verursacht ein solches
Trockenätzen dadurch ein schwerwiegendes Problem, daß die
Substratoberfläche des Bauteils beschädigt wird. Eines der
herkömmlichen, bipolaren Halbleiterbauteile mit der
vorstehend erwähnten Emitter-Basis-Anordnung ist in Fig. 1
dargestellt.
Das herkömmliche, bipolare Halbleiterbauteil von Fig. 1
kann durch die folgenden Verfahrensschritte hergestellt
werden. Zuerst werden ein aktiver Bereich und ein
Feldbereich auf einem Halbleitersubstrat 10 ausgebildet,
welches eine vergrabene Schicht 11 aufweist, die wiederum
als ein Kollektor wirkt. Nach dem Abscheiden einer Basis-
Polysiliciumschicht 14 auf dem Substrat 10, wird als
nächstes ein in der Technik gut bekanntes LOCOS-Verfahren
(lokale Oxidation von Silicium) durchgeführt, um den
Feldbereich zu oxidieren und um so eine Feldoxidschicht 13
auszubilden. Nach dem Ausbilden eines Emitterbereichs
mittels Trockenätzen sowie Photolithographie, wird durch
eine Fremdstoff-Ionenimplantation in Richtung des Substrats
10 ein Fremdstoff-Injektionsbereich für einen
innenliegenden Basis-Kontakt ausgebildet und eine
Oxidabstandsschicht 16 wird zwischen der Basis-
Polysiliciumschicht 14 und dem Emitter-Polysilicium 15
ausgebildet, um sie elektrisch voneinander zu isolieren.
Dann wird eine thermische Behandlung durchgeführt, um durch
Ionendiffusion des Fremdstoff-Injektionsbereichs einen
innenliegenden Basis-Kontaktbereich auszubilden und um
durch Diffusion der Ionen von der Basis-Polysiliciumschicht
14 in Richtung des Substrats 10 einen außenliegenden Basis-
Kontaktbereich 17 auszubilden.
Beim vorstehend beschriebenen, herkömmlichen Verfahren wird
die Substratoberfläche während des Trockenätzens zum
teilweisen Entfernen der Basis-Polysiliciumschicht 14 zur
Ausbildung des Emitter-Kontaktbereichs 18 unvermeidlich
beschädigt. Aufgrund einer Schädigung der
Substratoberfläche wird folglich das durch das
herkömmliche Verfahren hergestellte, bipolare Bauteil
verschlechtert.
Zusätzlich kann beim vorstehend beschriebenen Verfahren die
Substratoberfläche schwerwiegend beschädigt werden, weil
die Oxid-Abstandsschicht zum elektrischen Isolieren des
Emitters und der Basis durch Trockenätzen ausgebildet wird,
wie z. B. RIE.
Fig. 2 ist eine vergrößerte Querschnittsansicht, die einen
Teil des Halbleiterbauteils von Fig. 1 darstellt. Wie dies
in Fig. 2 dargestellt ist, ist es schwierig, die Breite Wc
des äußeren Basis-Kontaktbereichs 17 zu kontrollieren, weil
die Breite Wc des äußeren Basis-Kontaktbereichs 17, welcher
direkt mit der Basis-Polysiliciumschicht 14 in Kontakt
steht, durch den Vogelkopf (auch Vogelschnabel: seitliches
Wachstum des Oxids unter die Maske) der Feldoxidschicht 13
festgelegt wird.
Aus der US 5 654 211 ist ein Bipolartransistor bekannt,
bei dem ein Basis-Kontaktbereich eines ersten
Leitfähigkeitstyps und ein Emitter-Kontaktbereich eines
zweiten Leitfähigkeitstyps, der auf dem Basis-
Kontaktbereich ausgebildet ist, in einem aktiven Bereich
ausgebildet sind, der durch eine Feldoxidschicht auf einem
Halbleitersubstrat abgegrenzt wird. Ein Verfahren zur
Herstellung eines solchen bipolaren Transistors ist dort
offenbart, das es entsprechend der nachstehenden Aufgabe
der Erfindung auszugestalten gilt.
Es ist Aufgabe der Erfindung, ein Verfahren zur Herstellung
eines bipolaren Halbleiterbauteils vorzusehen, bei dem die
Breite eines Fremdstoff-Injektionsbereichs für den
Basiskontakt minimiert und eine Übergangskapazität darin
reduziert wird, sowie eine Beschädigung der
Substratoberfläche während des Ausbildens der Basis- und
Emitterelektrode verhindert wird.
Die vorstehende Aufgabe wird durch die Verfahren mit den im
Anspruch 1 und 17 angegebenen Merkmalen gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind in den
Unteransprüchen angegeben.
Ein Ausführungsbeispiel der Erfindung wird nachstehend anhand der Zeichnungen näher
erläutert. Es zeigen:
Fig. 1 eine Querschnittsansicht, die den Aufbau eines
bipolaren Halbleiterbauteils darstellt, welches
gemäß einem herkömmlichen Verfahren hergestellt
wurde;
Fig. 2 eine vergrößerte Querschnittsansicht, die einen
Teil des bipolaren Halbleiterbauteils von Fig. 1
darstellt.
Fig. 3A bis 3J Ablaufdiagramme, die durch
aufeinanderfolgende Querschnittsdarstellungen die
Prozeßschritte eines neuen Verfahrens zum
Herstellen eines bipolaren Halbleiterbauteils
gemäß der Erfindung erläutern; und
Fig. 4 eine Querschnittsansicht, die den Aufbau eines
bipolaren Halbleiterbauteils darstellt, welches
durch das neue Verfahren der Erfindung
hergestellt wurde.
In Fig. 3A und 3B ist dargestellt, wie auf einem
Halbleitersubstrat 30 nacheinander eine Oxidschicht 32 und
eine Polysiliciumschicht 34 ausgebildet werden. Dann wird
eine strukturierte CVD- (chemische Gasphasenabscheidungs-)
Oxidschicht 36 durch Abscheiden und Strukturieren einer
CVD-Oxidschicht auf der Polysiliciumschicht 34 ausgebildet.
Nachdem eine Nitridschicht auf der Polysiliciumschicht 34
ausgebildet wurde, die die CVD-Oxidschicht 36 bedeckt, wie
dies in Fig. 3C dargestellt ist, wird als nächstes ein gut
bekannter, anisotroper Ätzprozeß durchgeführt. Dabei wird
auf beiden Seitenwänden der strukturierten CVD-Oxidschicht
36 eine Nitridabstandsschicht 38 ausgebildet. Nach der
Ausbildung der Nitridabstandsschicht 38 wird eine
thermische Oxidation durchgeführt, um auf der
Polysiliciumschicht 34 eine thermische Oxidschicht 40
aufzuwachsen, und dann wird eine Ionenimplantation
durchgeführt, um Fremdstoffionen durch die thermische
Oxidschicht 40 in die Polysiliciumschicht 34 hinein zu
injizieren. Der Fremdstoff-injizierte Teil der
Polysiliciumschicht 34 wird als eine Basis-Elektrode
verwendet.
Wie dies in Fig. 3D dargestellt ist, wird nach dem
Entfernen der Nitridabstandsschicht 38 durch selektives
Ätzen ein anisotroper Ätzprozeß durchgeführt, wobei die
CVD-Oxidschicht und die thermische Oxidschicht 40 als eine
Maske wirken, um die Polysiliciumschicht 34 selektiv zu
entfernen. Folglich werden Gräben 42 ausgebildet, um die
Polysiliciumschicht 34 in einen undotierten
Polysiliciumteil 34a und einen dotierten Polysiliciumteil
34b zu unterteilen.
Anschließend wird ein Oxidentfernungsprozeß durchgeführt,
um die thermischen Oxidschichten 40 und die CVD-Oxidschicht
36 auf der Oberfläche der Polysiliciumschicht 34 zusammen
mit der in den Gräben 42 freiliegenden Oxidschicht 32 zu
entfernen, wie dies in Fig. 3E dargestellt ist.
Wie sich den Fig. 3F und 3G entnehmen läßt, wird nach dem
Entfernen des undotierten Polysiliciumteils 34a zwischen
den Gräben 42 nacheinander eine Polysilicium-Abscheidung
und ein anisotropes Trockenätzen durchgeführt, mit dem
Ergebnis, daß eine Polysiliciumabstandsschicht 44 auf den
Seitenwänden des dotierten Polysiliciumteils 34b
ausgebildet wird, welche die Gräben 42 auffüllt. Beim
nächsten Schritt wird eine Fremdstoffionen-Injektion
durchgeführt, so daß dann die Polysiliciumabstandsschicht
44 eine Leitfähigkeit in Abhängigkeit der Ioneninjektion
aufweist.
Wie vorstehend beschrieben, kann die leitfähige
Polysiliciumabstandsschicht 44 in drei Prozeßschritten
hergestellt werden - durch die Polysiliciumabscheidung, das
anisotrope Trockenätzen und die Ioneninjektion. Die
Polysiliciumabstandsschicht kann jedoch auch durch zwei
Prozeßschritte ausgebildet werden - durch eine
Polysiliciumabscheidung, die gleichzeitig mit einer
Dotierstoffinjektion durchgeführt wird, was als "in situ-
Dotierung" bezeichnet wird, und anisotropes Trockenätzen.
Die Polysiliciumabstandsschicht 44 und der dotierte
Polysiliciumteil 34b wirken als eine Basis-Elektrode.
Beim Prozeßschritt zum Ausbilden der
Polysiliciumabstandsschicht 44 kann die Oxidschicht 32
zwischen den Gräben 42 verhindern, daß die
Substratoberfläche während des anisotropen Trockenätzens
zum Ausbilden der Basis-Elektrode beschädigt wird.
Weil, wie vorstehend beschrieben, die
Polysiliciumabstandsschicht 44 als ein Teil der Basis-
Elektrode verwendet wird und direkt auf einem Basis-
Kontaktbereich des Halbleitersubstrats ausgebildet ist,
diffundieren die Fremdstoffionen in der
Polysiliciumabstandsschicht 44 bei einer nachfolgenden
thermischen Oxidation in das darunterliegende
Halbleitersubstrat 30 hinein. Folglich wird ein Basis-
Kontaktbereich 48 ausgebildet. Weil bei diesem
Ausführungsbeispiel die Breite des Basis-Kontaktbereichs 48
durch die Breite der Polysiliciumabstandsschicht 44
festgelegt wird, kann der Basis-Kontaktbereich 48 in seiner
Größe minimiert werden, was zu einer Verminderung der
Kontaktkapazität führt. Folglich kann die
Hochgeschwindigkeitscharakteristik des bipolaren
Halbleiterbauteils verbessert werden.
Wie dies in Fig. 3H dargestellt ist, wird nach der
Ausbildung der Polysiliciumabstandsschicht 44 die
thermische Oxidation durchgeführt, um andererseits eine
thermische Oxidschicht 46 mit einer Kontaktöffnung zur
Oxidschicht 32 auszubilden. Gleichzeitig wird während der
thermischen Oxidation durch Diffusion von Fremdstoffionen
der Polysiliziumabstandsschicht 44 in das Substrat 30
hinein der Basis-Kontaktbereich 48 ausgebildet. Auch wird,
falls auf der gesamten Oberfläche des Substrats eine
Nitridschicht ausgebildet ist und durch das anisotrope
Trockenätzen selektiv entfernt wurde, eine
Nitridabstandsschicht 52 auf der Seitenwand der Oxidschicht
46 ausgebildet, wie dies in Fig. 3H dargestellt ist. Eine
Ionenimplantation, die die Nitridabstandsschicht 52 als
eine Maske verwendet, wird durchgeführt, um einen
intrinsischen Basisbereich 50 direkt unterhalb der
Oxidschicht 32 auszubilden. Der intrinsische Basisbereich
50 wird durch Injektion von Fremdstoffionen durch den freien Teil der
Oxidschicht 32 in das Substrat hinein ausgebildet. Weil die
Kontaktöffnung durch die Nitridabstandsschicht 52 weiter
verkleinert wird, kann die Breite des intrinsischen
Basisbereichs 50 leicht kontrolliert werden. Der
intrinsische Basisbereich 50 weist den gleichen
Leitfähigkeitstyp wie der Basis-Kontaktbereich 48 auf.
Falls, entsprechend Fig. 3I, die durch die
Nitridabstandsschicht 52 abgegrenzte Oxidschicht 32 durch
Naßätzen selektiv entfernt wird, wird ein Emitter-
Kontaktloch 54 ausgebildet. Da das Naßätzen eingesetzt
wird, um die Oxidschicht 32 selektiv zu entfernen, kann
eine Oberflächenbeschädigung des Halbleitersubstrats 30
verhindert werden. Falls das Emitter-Kontaktloch 54 mittels
Trockenätzen ausgebildet wird, wird die Oberfläche des
Halbleitersubstrats 30 beschädigt.
Schließlich wird das Kontaktloch 54 mit einem
Polysiliciummaterial aufgefüllt, das die gesamte freiliegende Oberfläche
des Substrats bedeckt, um somit eine Emitter-
Polysiliciumschicht auszubilden. Eine Ioneninjektion wird
durchgeführt, damit die Emitter-Polysiliciumschicht
leitfähig wird, und dann wird nacheinander eine
Ioneninjektion und ein gut bekanntes, selektives Ätzen an
der Emitter-Polysiliciumschicht durchgeführt, um eine
leitfähige Emitter-Elektrode 56 auszubilden, wie dies in
Fig. 3J dargestellt ist. Ebenfalls wird durch eine
thermische Behandlung ein Fremdstoff-Injektionsbereich 58
für einen Emitter-Kontakt ausgebildet. Während der
thermischen Behandlung diffundieren Fremdstoffionen der
Emitter-Elektrode 56 in den intrinsischen Basis-Bereich 50
hinein, um den Fremdstoff-injizierten Bereich 58 direkt
unterhalb der Emitter-Elektrode 56 auszubilden.
Wie vorstehend beschrieben, kann die Emitter-Elektrode 56
gemäß der drei Prozeßschritte ausgebildet werden -
Polysiliciumabscheidung, Ioneninjektion und selektives
Ätzen. Die Emitter-Elektrode 56 kann jedoch auch durch zwei
Prozeßschritte ausgebildet werden - durch eine
Polysiliciumabscheidung mit gleichzeitiger Ioneninjektion,
dies wird "in situ-Dotierung" genannt, und selektives
Ätzen.
Da, wie vorstehend beschrieben, gemäß dem
Herstellungsverfahren des bipolaren Halbleiterbauteils ein
Emitter und eine Basis selbstjustierend ohne die Verwendung
einer Maske ausgebildet werden, ist es unnötig, eine
Maskenanordnung in Betracht zu ziehen. Daher ist keine
hochpräzise und teuere Halbleiterherstellungsvorrichtung
zum Strukturieren des Emitters und der Basis des bipolaren
Halbleiterbauteils notwendig.
Da ebenfalls die Breite eines Fremdstoff-Injektionsbereichs
für einen Basis-Kontakt durch die Breite einer
Abstandsschicht festgelegt ist, die aus einer dotierten
Polysiliciumschicht zusammengesetzt ist und als ein Teil
der Basis verwendet wird, kann die Größe des Fremdstoff-
Injektionsbereichs für einen Basis-Kontakt verringert
werden, so daß die Übergangskapazität darin verringert
werden kann. Folglich weist das bipolare Halbleiterbauteil
eine für hohe Geschwindigkeiten geeignete
Betriebscharakteristik auf.
Da sich zusätzlich auf dem Emitter und der Basis eine
Oxidschicht befindet, die im durch die Abstandsschicht
abgegrenzten Bereich gelegen ist, kann die Oberfläche des
Substrats gegen eine Beschädigung geschützt werden, die
während eines anisotropen Trockenätzens auftritt, das
wiederum zum Ausbilden eines Basis-Kontakts notwendig ist.
Da weiterhin bei dem neuen Verfahren der Erfindung ein
Naßätzen verwendet werden kann, um eine auf einem
Fremdstoff-Injektionsbereich für einen Emitter-Kontakt
ausgebildete Oxidschicht selektiv zu entfernen, kann im
Vergleich zum Trockenätzen, welches zum Ausbilden eines
Fremdstoff-Injektionsbereichs für den Emitter-Kontakt
verwendet wird, eine Verschlechterung der
Bauteilcharakteristik verhindert werden.
Fig. 4 stellt ein Ausführungsbeispiel des Aufbaus eines bipolaren Halbleiterbauteils
dar, welches durch das neue Verfahren der Erfindung
hergestellt wurde. Das bipolare Halbleiterbauteil weist
eine Oxidschicht 32, die auf dem Halbleiterbauteil
ausgebildet ist und sich bis zu einer Feldoxidschicht 31
erstreckt; eine erste Polysiliciumschicht, die durch die
Oxidschicht 32 auf einem Emitter-Kontaktbereich hindurch
ausgebilet ist, um als eine Emitter-Elektrode 56 zu dienen;
eine zweite Polysiliciumschicht 34, die auf der
Feldoxidschicht 31 und der ersten Oxidschicht 32
ausgebildet ist, um als eine Basis-Elektrode zu dienen;
eine Polysiliziumabstandsschicht 44, die auf beiden
Seitenwänden der zweiten Polysiliciumschicht 34 und durch
die Oxidschicht 32 hindurch ausgebildet ist; und eine
isolierende Schicht 46 zum elektrischen isolieren der
ersten Polysiliciumschicht von der zweiten
Polysiliciumschicht 34 auf.
Claims (17)
1. Verfahren zur Herstellung eines bipolaren
Halbleiterbauteils, das die Schritte aufweist:
nacheinander Ausbilden einer ersten Oxidschicht (32) und einer Polysiliciumschicht (34) auf einem Halbleitersubstrat (30);
Ausbilden einer zweiten Oxidschicht (36) mit einem gewünschten Muster auf der Polysiliciumschicht (34);
Ausbilden einer ersten isolierenden Abstandsschicht (38) auf beiden Seitenwänden der zweiten Oxidschicht (36);
Ausbilden einer dritten Oxidschicht (40) auf der Polysiliciumschicht (34);
selektives Injizieren von Fremdstoffionen durch die dritte Oxidschicht (40) in die Polysiliciumschicht (34) hinein, um einen undotierten Polysiliciumteil (34a) unter der zweiten Oxidschicht (36) und einen dotierten Polysiliciumteil (34b) unter der dritten Oxidschicht (40) darin auszubilden;
nach Entfernen der ersten isolierenden Abstandsschicht (38) selektives Entfernen der undotierten Polysiliciumschicht (34a) bis zur ersten Oxidschicht (32) durch eine Ätztechnik, die die zweite Oxidschicht (36) und die dritte Oxidschicht (40) als Masken verwendet, um zwei Gräben (42) auszubilden;
Entfernen der zweiten Oxidschicht (36) und dritten Oxidschicht (40) zusammen mit einem in den Gräben (42) freiliegenden Teil der ersten Oxidschicht (32);
selektives Entfernen der undotierten Polysiliciumschicht (34a) zwischen den zwei Gräben (42);
Ausbilden einer dotierten Polysiliziumabstandsschicht (44) an Seitenwänden der dotierten Polysiliciumschicht (34b);
Ausführen einer thermischen Oxidation, um eine vierte Oxidschicht (46) auf der dotierten Polysiliziumschicht (34b) und der dotierten Polysiliziumabstandsschicht (44) auszubilden, die einen Teil der Oberfläche der ersten Oxidschicht (32) freiliegend läßt, wobei gleichzeitig Fremdstoffionen der dotierten Polysiliziumabstandsschicht (44) in das Halbleitersubstrat (30) hinein diffundieren, um einen Basis-Kontaktbereich (48) auszubilden;
Ausbilden einer zweiten isolierenden Abstandsschicht (52) auf beiden Seitenwänden der vierten Oxidschicht (46);
Injizieren von Fremdstoffionen durch den freiliegenden Teil der Oberfläche der ersten Oxidschicht (32) in das Substrat (30) hinein, um einen intrinsischen Basis-Bereich (50) auszubilden;
selektives Entfernen des freiliegenden Teils der ersten Oxidschicht (32), um ein Emitter-Kontaktloch (54) auszubilden;
Ausfüllen des Emitter-Kontaktlochs (54) mit einem dotierten Polysiliciummaterial, um eine Emitter-Elektrode (56) auszubilden; und
durch thermische Behandlung Diffundieren von Fremdstoffionen des dotierten Polysiliciummaterials der Emitter-Elektrode (56) in den intrinsischen Basis-Bereich (50) hinein, um einen Emitter-Kontaktbereich (58) auszubilden.
nacheinander Ausbilden einer ersten Oxidschicht (32) und einer Polysiliciumschicht (34) auf einem Halbleitersubstrat (30);
Ausbilden einer zweiten Oxidschicht (36) mit einem gewünschten Muster auf der Polysiliciumschicht (34);
Ausbilden einer ersten isolierenden Abstandsschicht (38) auf beiden Seitenwänden der zweiten Oxidschicht (36);
Ausbilden einer dritten Oxidschicht (40) auf der Polysiliciumschicht (34);
selektives Injizieren von Fremdstoffionen durch die dritte Oxidschicht (40) in die Polysiliciumschicht (34) hinein, um einen undotierten Polysiliciumteil (34a) unter der zweiten Oxidschicht (36) und einen dotierten Polysiliciumteil (34b) unter der dritten Oxidschicht (40) darin auszubilden;
nach Entfernen der ersten isolierenden Abstandsschicht (38) selektives Entfernen der undotierten Polysiliciumschicht (34a) bis zur ersten Oxidschicht (32) durch eine Ätztechnik, die die zweite Oxidschicht (36) und die dritte Oxidschicht (40) als Masken verwendet, um zwei Gräben (42) auszubilden;
Entfernen der zweiten Oxidschicht (36) und dritten Oxidschicht (40) zusammen mit einem in den Gräben (42) freiliegenden Teil der ersten Oxidschicht (32);
selektives Entfernen der undotierten Polysiliciumschicht (34a) zwischen den zwei Gräben (42);
Ausbilden einer dotierten Polysiliziumabstandsschicht (44) an Seitenwänden der dotierten Polysiliciumschicht (34b);
Ausführen einer thermischen Oxidation, um eine vierte Oxidschicht (46) auf der dotierten Polysiliziumschicht (34b) und der dotierten Polysiliziumabstandsschicht (44) auszubilden, die einen Teil der Oberfläche der ersten Oxidschicht (32) freiliegend läßt, wobei gleichzeitig Fremdstoffionen der dotierten Polysiliziumabstandsschicht (44) in das Halbleitersubstrat (30) hinein diffundieren, um einen Basis-Kontaktbereich (48) auszubilden;
Ausbilden einer zweiten isolierenden Abstandsschicht (52) auf beiden Seitenwänden der vierten Oxidschicht (46);
Injizieren von Fremdstoffionen durch den freiliegenden Teil der Oberfläche der ersten Oxidschicht (32) in das Substrat (30) hinein, um einen intrinsischen Basis-Bereich (50) auszubilden;
selektives Entfernen des freiliegenden Teils der ersten Oxidschicht (32), um ein Emitter-Kontaktloch (54) auszubilden;
Ausfüllen des Emitter-Kontaktlochs (54) mit einem dotierten Polysiliciummaterial, um eine Emitter-Elektrode (56) auszubilden; und
durch thermische Behandlung Diffundieren von Fremdstoffionen des dotierten Polysiliciummaterials der Emitter-Elektrode (56) in den intrinsischen Basis-Bereich (50) hinein, um einen Emitter-Kontaktbereich (58) auszubilden.
2. Verfahren zur Herstellung eines bipolaren
Halbleiterbauteils gemäß Anspruch 1, bei dem beim Schritt
des selektiven Entfernens der undotierten
Polysiliciumschicht (34a) eine alkalische Lösung verwendet
wird.
3. Verfahren zur Herstellung eines bipolaren
Halbleiterbauteils gemäß Anspruch 1, bei dem die auf der
Polysiliciumschicht (34) ausgebildete zweite Oxidschicht
(36) durch eine chemische Gasphasenabscheidung abgeschieden
wird.
4. Verfahren zur Herstellung eines bipolaren
Halbleiterbauteils gemäß Anspruch 1, bei dem der Schritt
des Ausbildens der ersten isolierenden Abstandsschicht (38)
den Schritt des Abscheidens einer isolierenden Schicht auf
der Polysiliciumschicht (34) sowie der zweiten Oxidschicht (36)
und den Schritt des Entfernens der isolierenden Schicht
durch einen anisotropen Ätzprozeß aufweist, so daß die
isolierende Schicht nur auf den Seitenwänden der zweiten
Oxidschicht (36) erhalten bleibt.
5. Verfahren zur Herstellung eines bipolaren
Halbleiterbauteils gemäß Anspruch 4, bei dem die erste
isolierenden Abstandsschicht (38) aus einer Nitridschicht
hergestellt wird.
6. Verfahren zur Herstellung eins bipolaren
Halbleiterbauteils gemäß Anspruch 1, bei dem die dritte
Oxidschicht (40) durch eine thermische Oxidation
hergestellt wird.
7. Verfahren zur Herstellung eines bipolaren
Halbleiterbauteils gemäß Anspruch 1, bei dem der Schritt
des selektiven Entfernens der undotierten
Polysiliciumschicht (34a) einen Schritt des anisotropen
Ätzens der undotierten Polysiliciumschicht (34a) aufweist.
8. Verfahren zur Herstellung eines bipolaren
Halbleiterbauteils gemäß Anspruch 1, bei dem die dotierte
Polysiliziumabstandsschicht (44) als ein Teil einer Basis-
Elektrode verwendet wird.
9. Verfahren zur Herstellung eines bipolaren
Halbleiterbauteils gemäß Anspruch 1 oder 8, bei dem die
dotierte Polysiliziumabstandsschicht (44) aus einer Polysiliciumschicht
mit einem ersten Leitfähigkeitstyp hergestellt wird.
10. Verfahren zur Herstellung eines bipolaren
Halbleiterbauteils gemäß Anspruch 1, bei dem die dotierte
Polysiliciumschicht (34b) und die dotierte
Polysiliziumabstandsschicht (44) eine Basis-Elektrode
darstellen.
11. Verfahren zur Herstellung eines bipolaren
Halbleiterbauteils gemäß Anspruch 1, bei dem der Basis-
Kontaktbereich (48) mit einem Fremdstoff eines zweiten
Leitfähigkeitstyps injiziert wird, der sich vom ersten
Leitfähigkeitstyp unterscheidet.
12. Verfahren zur Herstellung eines bipolaren
Halbleiterbauteils gemäß Anspruch 1, bei dem der
intrinsische Basis-Bereich (50) mit einem Fremdstoff eines
zweiten Leitfähigkeitstyps injiziert wird.
13. Verfahren zur Herstellung eines bipolaren
Halbleiterbauteils gemäß Anspruch 1, bei dem die zweite isolierende
Abstandsschicht (52) eine Nitridschicht ist.
14. Verfahren zur Herstellung eines bipolaren Halbleiter
bauteils gemäß Anspruch 1, bei dem der Schritt des
selektiven Entfernens der ersten Oxidschicht (32) den Schritt
eines Naßätzens der ersten Oxidschicht (32) unter Verwendung der
dritten Oxidschicht (40) als eine Maske aufweist.
15. Verfahren zur Herstellung eines bipolaren
Halbleiterbauteils gemäß Anspruch 1, bei dem der Schritt
des Auffüllens des Emitter-Kontaktlochs (54) mit dem dotierten
Polysiliciummaterial zum Ausbilden der Emitter-Elektode
(56) die Schritte des Ausbildens einer Polysiliciumschicht
auf und in dem Emitter-Kontaktloch (54) und Injizieren eines
Fremdstoffs in die Polysiliciumschicht hinein aufweist, so
daß die Polysiliciumschicht leitfähig wird.
16. Verfahren zur Herstellung eines bipolaren
Halbleiterbauteils gemäß Anspruch 2, bei dem die alkalische
Lösung eine KOH-Lösung ist.
17. Verfahren zur Herstellung eines bipolaren
Halbleiterbauteils, das die Schritte aufweist:
aufeinanderfolgendes Ausbilden einer ersten Oxidschicht (32) und einer Polysiliciumschicht (34) auf einem Halbleitersubstrat (30);
Ausbilden einer zweiten Oxidschicht (36) mit einem gewünschten Muster auf der Polysiliciumschicht (34);
Ausbilden einer ersten isolierenden Abstandsschicht (38) auf beiden Seitenwänden der zweiten Oxidschicht (36);
Ausbilden einer dritten Oxidschicht (40) auf der Polysiliciumschicht (34);
selektives Injizieren von Fremdstoffionen durch die dritte Oxidschicht (40) hindurch in die Polysiliciumschicht (34) hinein, um darin einen undotierten Polysiliciumteil (34a) unter der zweiten Oxidschicht (36) und einen dotierten Polysiliciumteil (34b) unter der dritten Oxidschicht (40) auszubilden;
nach dem Entfernen der ersten isolierenden Abstandsschicht (38), selektives Entfernen der undotierten Polysiliciumschicht (34a) bis zur ersten Oxidschicht (32) durch eine Ätztechnik, die die zweite Oxidschicht (36) und die dritte Oxidschicht (40) als Masken verwendet, um zwei Gräben auszubilden;
Entfernen der zweiten Oxidschicht (36) und der dritten Oxidschicht (40) zusammen mit einem in den Gräben (42) freiliegenden Teil der ersten Oxidschicht (32);
selektives Entfernen der undotierten Polysiliciumschicht (34a) zwischen den zwei Gräben (42);
Ausbilden einer dotierten Polysiliziumabstandsschicht (44) an Seitenwänden der dotierten Polysiliciumschicht (34b);
Ausbilden einer vierten Oxidschicht (46) auf dem dotierten Polysiliciumteil (34b) und auf der dotierten Polysiliziumabstandsschicht (44);
Ausführen einer thermischen Behandlung, um Fremdstoffionen von der dotierten Polysiliziumabstandsschicht (44) in das Halbleitersubstrat (30) hinein zu injizieren und um einen Basis-Kontaktbereich (48) auszubilden;
Injizieren von Fremdstoffionen durch den freiliegenden Teil der Oberfläche der ersten Oxidschicht (32) hindurch in das Substrat (30) hinein, um einen intrinsischen Basis- Bereich (50) auszubilden;
Ausbilden einer zweiten isolierenden Abstandsschicht (52) auf beiden Seitenwänden der vierten Oxidschicht (46);
selektives Entfernen des freiliegenden Teils der ersten Oxidschicht (32), um ein Emitter-Kontaktloch (54) auszubilden;
Auffüllen des Emitter-Kontaktlochs (54) mit einem dotierten Polysiliciummaterial, um eine Emitter-Elektrode (56) auszubilden; und
unter Verwendung einer thermischen Behandlung Diffundieren von Fremdstoffionen des dotierten Polysiliciummaterials der Emitter-Elektrode (56) in den intrinsischen Basisbereich (50) hinein, um einen Emitter-Kontaktbereich (58) auszubilden.
aufeinanderfolgendes Ausbilden einer ersten Oxidschicht (32) und einer Polysiliciumschicht (34) auf einem Halbleitersubstrat (30);
Ausbilden einer zweiten Oxidschicht (36) mit einem gewünschten Muster auf der Polysiliciumschicht (34);
Ausbilden einer ersten isolierenden Abstandsschicht (38) auf beiden Seitenwänden der zweiten Oxidschicht (36);
Ausbilden einer dritten Oxidschicht (40) auf der Polysiliciumschicht (34);
selektives Injizieren von Fremdstoffionen durch die dritte Oxidschicht (40) hindurch in die Polysiliciumschicht (34) hinein, um darin einen undotierten Polysiliciumteil (34a) unter der zweiten Oxidschicht (36) und einen dotierten Polysiliciumteil (34b) unter der dritten Oxidschicht (40) auszubilden;
nach dem Entfernen der ersten isolierenden Abstandsschicht (38), selektives Entfernen der undotierten Polysiliciumschicht (34a) bis zur ersten Oxidschicht (32) durch eine Ätztechnik, die die zweite Oxidschicht (36) und die dritte Oxidschicht (40) als Masken verwendet, um zwei Gräben auszubilden;
Entfernen der zweiten Oxidschicht (36) und der dritten Oxidschicht (40) zusammen mit einem in den Gräben (42) freiliegenden Teil der ersten Oxidschicht (32);
selektives Entfernen der undotierten Polysiliciumschicht (34a) zwischen den zwei Gräben (42);
Ausbilden einer dotierten Polysiliziumabstandsschicht (44) an Seitenwänden der dotierten Polysiliciumschicht (34b);
Ausbilden einer vierten Oxidschicht (46) auf dem dotierten Polysiliciumteil (34b) und auf der dotierten Polysiliziumabstandsschicht (44);
Ausführen einer thermischen Behandlung, um Fremdstoffionen von der dotierten Polysiliziumabstandsschicht (44) in das Halbleitersubstrat (30) hinein zu injizieren und um einen Basis-Kontaktbereich (48) auszubilden;
Injizieren von Fremdstoffionen durch den freiliegenden Teil der Oberfläche der ersten Oxidschicht (32) hindurch in das Substrat (30) hinein, um einen intrinsischen Basis- Bereich (50) auszubilden;
Ausbilden einer zweiten isolierenden Abstandsschicht (52) auf beiden Seitenwänden der vierten Oxidschicht (46);
selektives Entfernen des freiliegenden Teils der ersten Oxidschicht (32), um ein Emitter-Kontaktloch (54) auszubilden;
Auffüllen des Emitter-Kontaktlochs (54) mit einem dotierten Polysiliciummaterial, um eine Emitter-Elektrode (56) auszubilden; und
unter Verwendung einer thermischen Behandlung Diffundieren von Fremdstoffionen des dotierten Polysiliciummaterials der Emitter-Elektrode (56) in den intrinsischen Basisbereich (50) hinein, um einen Emitter-Kontaktbereich (58) auszubilden.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950032835A KR100191270B1 (ko) | 1995-09-29 | 1995-09-29 | 바이폴라 반도체장치 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19634178A1 DE19634178A1 (de) | 1997-04-03 |
| DE19634178C2 true DE19634178C2 (de) | 2003-07-31 |
Family
ID=19428483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19634178A Expired - Lifetime DE19634178C2 (de) | 1995-09-29 | 1996-08-23 | Verfahren zur Herstellung eines bipolaren Halbleiterbauteils |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5721147A (de) |
| JP (1) | JPH0997799A (de) |
| KR (1) | KR100191270B1 (de) |
| DE (1) | DE19634178C2 (de) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100248504B1 (ko) * | 1997-04-01 | 2000-03-15 | 윤종용 | 바이폴라 트랜지스터 및 그의 제조 방법 |
| KR100245813B1 (ko) * | 1997-05-28 | 2000-03-02 | 윤종용 | 자기정합형 더블 폴리실리콘 바이폴라 트랜지스터및 그의 제조방법 |
| KR100270965B1 (ko) | 1998-11-07 | 2000-12-01 | 윤종용 | 고속 바이폴라 트랜지스터 및 그 제조방법 |
| US6448657B1 (en) * | 1999-04-21 | 2002-09-10 | Applied Materials, Inc. | Structure for reducing junction spiking through a wall surface of an overetched contact via |
| US6387768B1 (en) * | 2000-08-29 | 2002-05-14 | Semiconductor Components Industries Llc | Method of manufacturing a semiconductor component and semiconductor component thereof |
| US6689668B1 (en) | 2000-08-31 | 2004-02-10 | Samsung Austin Semiconductor, L.P. | Methods to improve density and uniformity of hemispherical grain silicon layers |
| US6403455B1 (en) | 2000-08-31 | 2002-06-11 | Samsung Austin Semiconductor, L.P. | Methods of fabricating a memory device |
| US6380017B1 (en) * | 2001-06-15 | 2002-04-30 | National Semiconductor Corporation | Polysilicon-edge, base-emitter super self-aligned, low-power, high-frequency bipolar transistor and method of forming the transistor |
| US6746920B1 (en) * | 2003-01-07 | 2004-06-08 | Megawin Technology Co., Ltd. | Fabrication method of flash memory device with L-shaped floating gate |
| US6960820B2 (en) * | 2003-07-01 | 2005-11-01 | International Business Machines Corporation | Bipolar transistor self-alignment with raised extrinsic base extension and methods of forming same |
| US8716096B2 (en) | 2011-12-13 | 2014-05-06 | International Business Machines Corporation | Self-aligned emitter-base in advanced BiCMOS technology |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4916083A (en) * | 1987-05-11 | 1990-04-10 | International Business Machines Corporation | High performance sidewall emitter transistor |
| US4994400A (en) * | 1989-01-27 | 1991-02-19 | Tektronix, Inc. | Method of fabricating a semiconductor device using a tri-layer structure and conductive sidewalls |
| US5654211A (en) * | 1995-06-15 | 1997-08-05 | Samsung Electronics Co., Ltd. | Method for manufacturing ultra-high speed bipolar transistor |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51135385A (en) * | 1975-03-06 | 1976-11-24 | Texas Instruments Inc | Method of producing semiconductor device |
| JPS53132275A (en) * | 1977-04-25 | 1978-11-17 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and its production |
| JPS5539677A (en) * | 1978-09-14 | 1980-03-19 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device and its manufacturing |
| JPS5643754A (en) * | 1979-09-17 | 1981-04-22 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS6028146B2 (ja) * | 1979-12-12 | 1985-07-03 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US4641416A (en) * | 1985-03-04 | 1987-02-10 | Advanced Micro Devices, Inc. | Method of making an integrated circuit structure with self-aligned oxidation to isolate extrinsic base from emitter |
| JPS6318673A (ja) * | 1986-07-11 | 1988-01-26 | Yamaha Corp | 半導体装置の製法 |
| US4849371A (en) * | 1986-12-22 | 1989-07-18 | Motorola Inc. | Monocrystalline semiconductor buried layers for electrical contacts to semiconductor devices |
| JPS63193562A (ja) * | 1987-02-06 | 1988-08-10 | Toshiba Corp | バイポ−ラトランジスタの製造方法 |
| JPS63215068A (ja) * | 1987-03-04 | 1988-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| JPS63239856A (ja) * | 1987-03-27 | 1988-10-05 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
| US4851362A (en) * | 1987-08-25 | 1989-07-25 | Oki Electric Industry Co., Ltd. | Method for manufacturing a semiconductor device |
| US4829016A (en) * | 1987-10-19 | 1989-05-09 | Purdue Research Foundation | Bipolar transistor by selective and lateral epitaxial overgrowth |
| JPH01230270A (ja) * | 1988-03-10 | 1989-09-13 | Oki Electric Ind Co Ltd | バイポーラ型トランジスタ及びその製造方法 |
| JPH021936A (ja) * | 1988-06-10 | 1990-01-08 | Fujitsu Ltd | バイポーラ半導体装置の製造方法 |
| JPH021934A (ja) * | 1988-06-10 | 1990-01-08 | Fujitsu Ltd | バイポーラ半導体装置の製造方法 |
| US4927774A (en) * | 1988-06-10 | 1990-05-22 | British Telecommunications Plc | Self aligned bipolar fabrication process |
| JPH025428A (ja) * | 1988-06-24 | 1990-01-10 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH0258335A (ja) * | 1988-08-24 | 1990-02-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02151037A (ja) * | 1988-12-02 | 1990-06-11 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4900689A (en) * | 1988-12-08 | 1990-02-13 | Harris Corporation | Method of fabrication of isolated islands for complementary bipolar devices |
| US5177582A (en) * | 1989-09-22 | 1993-01-05 | Siemens Aktiengesellschaft | CMOS-compatible bipolar transistor with reduced collector/substrate capacitance and process for producing the same |
| US5017990A (en) * | 1989-12-01 | 1991-05-21 | International Business Machines Corporation | Raised base bipolar transistor structure and its method of fabrication |
| US4988632A (en) * | 1990-01-02 | 1991-01-29 | Motorola, Inc. | Bipolar process using selective silicon deposition |
| US4997775A (en) * | 1990-02-26 | 1991-03-05 | Cook Robert K | Method for forming a complementary bipolar transistor structure including a self-aligned vertical PNP transistor |
| US5118634A (en) * | 1990-09-26 | 1992-06-02 | Purdue Research Foundation | Self-aligned integrated circuit bipolar transistor having monocrystalline contacts |
| US5286996A (en) * | 1991-12-31 | 1994-02-15 | Purdue Research Foundation | Triple self-aligned bipolar junction transistor |
| JPH05182980A (ja) * | 1992-01-07 | 1993-07-23 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
-
1995
- 1995-09-29 KR KR1019950032835A patent/KR100191270B1/ko not_active IP Right Cessation
-
1996
- 1996-01-24 JP JP8010314A patent/JPH0997799A/ja active Pending
- 1996-08-23 DE DE19634178A patent/DE19634178C2/de not_active Expired - Lifetime
- 1996-09-11 US US08/712,289 patent/US5721147A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4916083A (en) * | 1987-05-11 | 1990-04-10 | International Business Machines Corporation | High performance sidewall emitter transistor |
| US4994400A (en) * | 1989-01-27 | 1991-02-19 | Tektronix, Inc. | Method of fabricating a semiconductor device using a tri-layer structure and conductive sidewalls |
| US5654211A (en) * | 1995-06-15 | 1997-08-05 | Samsung Electronics Co., Ltd. | Method for manufacturing ultra-high speed bipolar transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| US5721147A (en) | 1998-02-24 |
| KR100191270B1 (ko) | 1999-06-15 |
| DE19634178A1 (de) | 1997-04-03 |
| KR970018249A (ko) | 1997-04-30 |
| JPH0997799A (ja) | 1997-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0001100B1 (de) | Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen | |
| DE4445345C2 (de) | Verfahren zur Herstellung eines Bipolartransistors | |
| DE3834241C2 (de) | Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung | |
| DE69031575T2 (de) | Halbleiteranordnung mit einer trichterförmigen Verbindung zwischen Leiter-Ebenen und Verfahren zu ihrer Herstellung | |
| DE4109184C2 (de) | Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils | |
| EP0049392A2 (de) | Verfahren zum Herstellen einer monolithisch integrierten Zwei-Transistor-Speicherzelle in MOS-Technik | |
| CH661150A5 (de) | Verfahren zum erzeugen einer schmalen nut in einem substratgebiet, insbesondere einem halbleitersubstratgebiet. | |
| DE69627975T2 (de) | MOS-Transistor und Verfahren zu seiner Herstellung | |
| DE19634178C2 (de) | Verfahren zur Herstellung eines bipolaren Halbleiterbauteils | |
| DE69016840T2 (de) | Verfahren zur Herstellung eines lateralen Bipolartransistors. | |
| DE60034265T2 (de) | Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren | |
| DE68928951T2 (de) | Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren | |
| EP0000545B1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung | |
| DE69934384T2 (de) | Verfahren zur herstellung von seitlich dielektrisch isolierten halbleiterbauelementen | |
| DE69022710T2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung. | |
| DE4445346C2 (de) | Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors | |
| DE68909624T2 (de) | Verfahren zum Herstellen eines bipolaren Transistors unter Verwendung von Seitenwand-Abstandsstücken zur Ausrichtung der eingelassenen Basis. | |
| DE102004063590B4 (de) | Verfahren zum Bilden eines Siliziumquantenpunktes und Verfahren zum Fertigen einer Halbleiterspeichervorrichtung, die denselben verwendet | |
| DE10314595B4 (de) | Verfahren zur Herstellung von Transistoren unterschiedlichen Leitungstyps und unterschiedlicher Packungsdichte in einem Halbleitersubstrat | |
| WO2003049191A2 (de) | Bicmos-struktur, verfahren zu ihrer herstellung und bipolartransistor für eine bicmos-struktur | |
| DE4445565C2 (de) | Säulen-Bipolartransistor und Verfahren zu seiner Herstellung | |
| EP1254482B1 (de) | Verfahren zur Herstellung eines Bipolartransistors | |
| DE19522370C2 (de) | Verfahren zur Herstellung von Stapelkondensatoren von Halbleitervorrichtungen | |
| DE60037558T2 (de) | Verfahren zur herstellung eines halbleiterbauelements mit einem bipolartransistor und einem kondensator | |
| DE10147120B4 (de) | Grabenkondensator und Verfahren zur Herstellung desselben |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8304 | Grant after examination procedure | ||
| 8364 | No opposition during term of opposition | ||
| R071 | Expiry of right |