DE68928951T2 - Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren - Google Patents

Description

• Die vorliegende Erfindung betrifft Verfahren zur Herstellung von integrierten Bipolartransistorschaltungen. Mit Hilfe von Ausführungsbeispielen der Erfindung können äußerst schnelle Transistoren in integrierten Schaltungen hergestellt werden.
• In letzter Zeit wurde eine integrierte Bipolartransistorschaltung vorgeschlagen, die mit Hilfe eines Grabenisolationsprozesses hergestellt wird, wobei durch Ausbildung eines tiefen Grabens mit einem V- oder U-förmigen Querschnitt in einem Elementisolierbereich die gewünschte Isolation zwischen Elementen der Anordnung erzielt wird. Ein Beispiel für derartige Elementisolationsgräben findet sich in dem US- Patent 4,688,069. Die europäische Patentanmeldung EP-A-0 107 902 offenbart ein Verfahren zur Herstellung von Isolationsgräben, wobei auf die Oberfläche eines Halbleiterkörpers eine Siliziumdioxidschicht und auf die Siliziumdioxidschicht eine Siliziumnitridschicht aufgebracht wird und die Siliziumdioxid- und Siliziumnitridschichten sowie der Halbleiterkörper selektiv entfernt werden, um auf diese Weise U-förmige Nuten in dem Halbleiterkörper auszubilden. Die UK- Patentanmeldung GB-A-2 148 593 offenbart ein ähnliches Verfahren zur Ausbildung von Isolationsgräben während der Herstellung einer integrierten Bipolarhalbleiterschaltung.
• Fig. 4 zeigt einen Abschnitt einer bereits vorgeschlagenen integrierten Bipolartransistorschaltung, die mit Hilfe eines Grabenisolationsprozesses hergestellt worden ist. Bei dieser Struktur ist ein Siliziumhalbleiterkörper 1 dadurch gebildet, daß beispielsweise auf ein p-Siliziumsubstrat 2 eine n-Halbleiterschicht 3, die als ein vom Kollektor bedeckter Bereich dient, und eine als Kollektorbereich dienende n- Halbleiterschicht 4 mit hoher Widerstandsfähigkeit epitaktisch aufgebracht werden. Nachfolgend wird in dem Halbleiterkörper 1 ein Elementisolationsgraben 5 ausgebildet, und eine polykristalline Siliziumschicht 7 sowie eine Siliziumdioxidschicht 8 werden, nachdem die Innenfläche des Grabens 5 zur Ausbildung einer Siliziumdioxidschicht 6 oxidiert worden ist, darin eingebettet, um einen mit einem Graben durchzogenen Elementisolationsbereich 9 auszubilden.
• Des weiteren ist ein p-Basisbereich 10, ein p&spplus;-Basiskontaktbereich 11, ein n- Emitterbereich 12 sowie eine durch selektive Oxidation (LOCOS) ausgebildete Feldoxidschicht 13 vorhanden.
• Der Basiskontaktbereich 11 wird durch Eindiffundieren von beispielsweise Bor aus einer mit einer p-Störstelle, wie z. B. Bor, dotierten polykristallinen Siliziumschicht 14 ausgebildet, und die polykristalline Siliziumschicht 14 wird als Leitung für eine Basiselektrode 15 verwendet. Der Emitterbereich 12 wird durch Eindiffundieren von beispielsweise Arsen aus einer mit einer n-Störstelle, wie z. B. Arsen, dotierten polykristallinen Siliziumschicht 16 ausgebildet, und auf der polykristallinen Siliziumschicht 16 wird eine Emitterelektrode 17 ausgebildet. Des weiteren ist eine Siliziumdioxidschicht 18 vorhanden. Obwohl dies nicht gezeigt ist, ist durch den von dem Kollektor bedeckten Bereich 3 eine Kollektorelektrode ausgebildet.
• Bei der Ausbildung des Basiskontaktbereichs 11 wird zunächst eine den Isolationsbereich 9 enthaltende Siliziumdioxidschicht 8a auf dem Körper 1 gemustert, anschließend wird die darauf aufgebrachte und mit Bor dotierte polykristalline Siliziumschicht 14 gemustert und nachfolgend eine Wärmebehandlung durchgeführt. Während dieses Schritts kann die gesamte Siliziumdioxidschicht 8a entfernt werden. Diese Technik hat jedoch auch zur Folge, daß die in dem Graben 5 enthaltene innere Siliziumdioxidschicht 8 teilweise entfernt wird, was einen Niveauunterschied zur Folge hat. Dieser Niveauunterschied wirkt sich nachteilig auf die nachfolgenden Schritte aus. Um dieses Problem zu überwinden, wird die Siliziumdioxidschicht 8a vorgesehen, um eine zufriedenstellende Flachheit aufrechtzuerhalten.
• Bei dem in Fig. 4 gezeigten Bipolartransistor ist es erforderlich, die Kapazität CCB zwischen dem Kollektor und der Basis zu verringern, um einen schnellen Betrieb zu erzielen. Diese Kapazität CCB ist prinzipiell durch die Summe aus der p&spplus;-n- Übergangskapazität C&sub1; in dem Basiskontaktbereich 11 und der zwischen der polykristallinen Siliziumschicht 14 und dem Kollektorbereich 4 mit der dazwischen angeordneten Siliziumdioxidschicht 8a auftretenden Kapazität, d. h. der unterhalb der Basisleitung ausgebildeten MIS-Kapazität C&sub2; bestimmt. (Es gilt somit CCB = C&sub1; + C&sub2;). Der Beitrag der MIS-Kapazität C&sub2; ist auch dann nicht vernachläßigbar, wenn die p&spplus;-n- Übergangskapazität C&sub1; während eines Selbstausrichtungsschritts verringert wird.
• Die MIS-Kapazität C&sub2; kann wirkungsvoll dadurch verringert werden, daß der Zwischenraum x zwischen dem Basiskontaktbereich 11 und dem Isolationsbereich 9 reduziert wird. Allerdings ist als Grenzwert für den Zwischenraum x zwischen dem Basiskontaktbereich 11 und dem Isolationsbereich 9 ein Abmessungsbereich von 0,2 bis 0,3 um bekannt.
• Des weiteren ist die Dicke y der Siliziumdioxidschicht 8a aufgrund eines Niveauunterschieds auf ca. 0,1 um beschränkt.
• Gemäß der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer integrierten Bipolartransistorschaltung bereitgestellt, wobei die integrierte Bipolartransistorschaltung einen Bipolartransistor mit einem aktiven Bereich und Isolationsgräben umfaßt und das Verfahren die Schritte aufweist:
• Bereitstellen eines Halbleiterkörpers mit einer Oberfläche und einer angrenzend zu der Oberfläche ausgebildeten Halbleiterschicht eines ersten Leitfähigkeitstyps,
• Oxidieren der Oberfläche des Körpers, wodurch eine dünne Pufferschicht ausgebildet wird,
• Ausbilden einer gegenüber Oxidation widerstandsfähigen Schicht sowie einer Siliziumdioxidschicht darauf,
• Ausbilden von durch die Siliziumdioxidschicht, die gegenüber Oxidation widerstandsfähige Schicht und die Pufferschicht verlaufende Fenster in Abschnitten, wo die Isolationsgräben ausgebildet werden sollen,
• Ätzen des Halbleiterkörpers durch die Fenster, wobei die Siliziumdioxidschicht, die gegenüber Oxidation widerstandsfähige Schicht und die Pufferschicht als Masken verwendet werden, wodurch Isolationsgräben mit Innenwänden und Oberkanten ausgebildet werden,
• Entfernen der Siliziumdioxidschicht durch Ätzen, wobei auch benachbart zu den Isolationsgräben ausgebildete Abschnitte der Pufferschicht unterhalb der gegenüber Oxidation widerstandsfähigen Schicht geätzt werden, wodurch entlang der Innenwände der Isolationsgräben und der Oberkanten davon unterschnittene Abschnitte ausgebildet werden,
• Durchführen einer Wärmeoxidation der Innenwandoberflächen der Isolationsgräben, wobei die gegenüber Oxidation widerstandsfähige Schicht als Maske verwendet wird, wodurch Isolationsschichten ausgebildet werden, wobei gleichzeitig die gegenüberliegend zu den unterschnittenen Abschnitten der Pufferschicht angeordnete Halbleiteroberfläche während der Wärmeoxidation oxidiert und benachbart zu den Oberkanten der Isolationsgräben ein in dem Oberflächenabschnitt des Halbleiterkörpers eingebetteter Isolationsbereich ausgebildet wird,
• Entfernen der gegenüber Oxidation widerstandsfähigen Schicht,
• Ausbilden einer Siliziumdioxidschicht auf dem Halbleiterkörper einschließlich der Isolationsgräben,
• Zurückätzen der Siliziumdioxidschicht, wobei eine Dicke über der Oberfläche des Halbleiterkörpers zurückbleibt und die Siliziumdioxidschicht in den Isolationsgräben eingebettet wird, wodurch Isolationsbereiche ausgebildet werden,
• Entfernen des auf dem aktiven Bereich des Bipolartransistors angeordneten Abschnitts der Siliziumdioxidschicht,
• Aufbringen einer mit einer Störstelle eines zweiten Leitfähigkeitstyps dotierten Halbleiterschicht auf die gesamte Oberfläche und selektives Ätzen der Halbleiterschicht mit Ausnahme eines den aktiven Bereich des Bipolartransistors bedeckenden Abschnitts, Ausbilden einer weiteren Siliziumdioxidschicht auf der gesamten Oberfläche,
• selektives Entfernen der Halbleiterschicht und der weiteren Siliziumdioxidschicht durch Ätzen, wobei innerhalb des aktiven Bereichs ein Fenster an einer Stelle definiert wird, wo ein Basisbereich auszubilden ist, und wobei die Halbleiterschicht außerhalb des Fensters beibehalten wird,
• Einführen einer Störstelle des zweiten Leitfähigkeitstyps durch das Fenster, um einen Basisbereich auszubilden, und Eindiffundieren der Störstelle des zweiten Leitfähigkeitstyps von der Halbleiterschicht in die Peripherie des Basisbereichs, um einen Basiskontaktbereich auszubilden,
• Ausbilden einer Seitenwand aus Siliziumdioxid auf der Innenfläche des Fensters, Aufbringen einer mit einer Störstelle des ersten Leitfähigkeitstyps dotierten polykristallinen Siliziumschicht auf den Basisbereich und Eindiffundieren der Störstelle ausgehend von der polykristallinen Siliziumschicht, wodurch in dem Basisbereich ein Emitterbereich ausgebildet wird,
• Ausbilden einer Emitterelektrode auf der polykristallinen Siliziumschicht sowie einer Basiselektrode auf der Halbleiterschicht.
• Gemäß den Ausführungsbeispielen der Erfindung wird in einem Halbleiterkörper ein mit einem Graben durchzogener Isolationsbereich ausgebildet, und über den Isolationsbereich verläuft eine Verdrahtungsschicht, die mit einem Störstellenbereich auf dem Halbleiterkörper verbunden ist. In dem Oberflächenabschnitt des Halbleiterkörpers, der unterhalb der Verdrahtungsschicht und benachbart zu dem Isolationsbereich angeordnet ist, ist ein Isolationsschichtbereich eingebettet.
• Der in den benachbart zu dem Isolationsbereich angeordneten Oberflächenabschnitt des Halbleiterkörpers eingebettete Isolationsschichtbereich kann demzufolge ausreichend dick ausgestaltet werden, um die parasitäre Kapazität zwischen der Verdrahtungsschicht und der Halbleiterkörperoberfläche zu verringern. Aufgrund der daraus resultierenden Verringerung der Abmessungen in Bezug auf den zwischen dem Isolationsbereich und dem Störstellenbereich angeordneten Isolationsschichtbereich kann weiter die parasitäre Kapazität zwischen der Verdrahtungsschicht und der Halbleiterkörperoberfläche verringert werden.
• Die Erfindung wird nachfolgend beispielhaft unter Bezugnahme auf die beigefügte Zeichnung beschrieben.
• Fig. 1A bis 1O zeigen Schritte bei der Herstellung einer Halbleiteranordnung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung,
• Fig. 2 zeigt eine vergrößerte Querschnittsansicht von Teilen der Halbleiteranordnung,
• Fig. 3A bis 3C zeigen andere Schritte bei der Herstellung der Halbleiteranordnung,
• Fig. 4 zeigt eine Querschnittsansicht von Teilen einer bereits vorgeschlagenen Halbleiteranordnung,
• Fig. 5 zeigt eine Querschnittsansicht eines anderen Ausführungsbeispiels der Erfindung,
• Fig. 6 zeigt eine Querschnittsansicht eines nochmals anderen Ausführungsbeispiels der Erfindung, und
• Fig. 7 zeigt eine analoge integrierte Schaltung mit Bipolartransistoren und kapazitiven Elementen.
• Das zu beschreibende Ausführungsbeispiel betrifft ein Verfahren zur Herstellung einer integrierten Bipolartransistorschaltung.
• Gemäß diesem Ausführungsbeispiel wird, wie in Fig. 1A gezeigt ist, auf ein p- Siliziumhalbleitersubstrat 22 eine n-Halbleiterschicht 23 mit einer geringen Widerstandsfähigkeit, die als ein vom Kollektor bedeckter Bereich dient, und anschließend eine als Kollektorbereich dienende Halbleiterschicht 24 desselben Leitfähigkeitstyps wie die Halbleiterschicht 23, jedoch mit einer hohen Widerstandsfähigkeit, epitaktisch aufgebracht, wodurch ein Halbleiterkörper 21 gebildet wird. Anschließend wird eine Wärmeoxidation der Oberfläche des Körpers 21 durchgeführt, um eine dünne Pufferschicht 25 mit einer Siliziumdioxidschicht auszubilden, und es werden darauf des weiteren, beispielsweise mit Hilfe einer chemischen Gasphasenabscheidung (CVD), eine Siliziumnitridschicht 26 und eine Siliziumdioxidschicht 27 mit einer Dicke bis zu 1 um ausgebildet.
• Anschließend werden, wie in Fig. 1B gezeigt ist, mit Hilfe einer (nicht gezeigten) Fotoresistschicht Fenster 28 derart ausgebildet, daß sie an Abschnitten, wo Elementisolationsgräben auszubilden sind, durch die Siliziumdioxidschicht 27, die Siliziumnitridschicht 26 und die Pufferschicht 25 verlaufen.
• Anschließend wird der Körper 21 mit Hilfe einer Trockenätztechnik, wie z. B. durch reaktives Ionenätzen (RIE), anisotrop bis zu einer Tiefe behandelt, die ausreichend ist, daß die Fenster 28 durch die Halbleiterschichten 24 und 23 verlaufen, wobei die Siliziumdioxidschicht 27, die Siliziumnitridschicht 26 und die Pufferschicht 25 als Masken verwendet werden, wodurch Elementisolationsgräben 29 (erste Gräben) ausgebildet werden. Auf ähnliche Art und Weise wird in Abschnitten, wo der aktive Bereich gegenüber dem Kollektorkontaktbereich des Transistors zu isolieren ist, ein Fenster 30 ausgebildet, welches durch die Siliziumdioxidschicht 27, die Siliziumnitridschicht 26 und die Pufferschicht 25 verläuft, und durch das Fenster 30 wird ein Trockenätzverfahren, wie z. B. RIE, durchgeführt, um einen Bereichisolationsgraben 31 (zweiter Graben) auszubilden, der ausreichend tief ist, daß der vom Kollektor bedeckte Bereich 23 erreicht wird.
• Wie in Fig. 1C gezeigt ist, wird mit dem nächsten Schritt die Siliziumdioxidschicht 27 durch Ätzen entfernt, wobei auch die Pufferschicht 25 an ihren den Innenflächen der Gräben 29 und 31 gegenüberliegenden Abschnitten teilweise derart geätzt wird, daß sie nach innen unterschnitten wird. Die Länge x&sub1; des unterschnittenen Abschnitts 32 kann durch das Ätzen wunschgemäß eingestellt werden, wobei der optimale Wert zwischen 0,1 und 0,2 um liegt.
• Wie in Fig. 1D gezeigt ist, wird anschließend eine Wärmeoxidation der Innenwandflächen der ersten Gräben 29 und des zweiten Grabens 31 durchgeführt, wobei die Siliziumnitridschicht 26 als Maske verwendet wird, so daß Isolationsschichten 33 aus Siliziumdioxid mit jeweils einer Dicke von 0,1 bis 0,3 um ausgebildet werden. Während einer derartigen Oberflächenwärmeoxidation wird auch gleichzeitig die dem unterschnittenen Abschnitt 32 der Pufferschicht 25 gegenüberliegende Halbleiterkörperoberfläche oxidiert, und es werden demzufolge einige Vogelschnabelformen (birds' beak) ausgebildet, so daß Isolationsschichtbereiche 34 aus Siliziumdioxid ausgebildet werden, die jeweils eine Dicke von beispielsweise 0,15 bis 0,3 um aufweisen, was größer als die Dicke der Pufferschicht 25 ist.
• Wie in Fig. 1E gezeigt ist, wird während des nächsten Schritts beispielsweise mit Hilfe eines CVD-Verfahrens eine Halbleiterschicht, z. B. eine polykristalline Siliziumschicht 35, auf der gesamten Oberfläche des Körpers 21 ausgebildet, so daß die Gräben 29 und 31 darin eingebettet werden.
• Nachfolgend wird, wie in Fig. 1F gezeigt ist, die polykristalline Siliziumschicht 35 derart zurückgeätzt, daß ihr oberer Abschnitt beispielsweise durch RIE anisotrop bis zu einer bestimmten Tiefe von der Körperoberfläche entfernt wird, wobei die polykristalline Siliziumschicht in den Elementisolationsgräben 29 und 31 nicht entfernt wird.
• Anschließend wird, wie in Fig. 1G gezeigt ist, die Siliziumnitridschicht 26 entfernt, und es wird anschließend beispielsweise mit Hilfe eines CVD-Verfahrens eine Siliziumdioxidschicht 36 auf den Körper 21 einschließlich der Gräben 29 und 31 ausgebildet.
• Wie in Fig. 1H gezeigt ist, wird während des nächsten Schritts die Siliziumdioxidschicht 36 beispielsweise durch ein RIE-Verfahren zurückgeätzt und in den Gräben 29 und 31 eingebettet, wobei eine bestimmte Dicke von 0,1 um oder dergleichen auf der gesamten Oberfläche des Körpers 21 zurückbleibt, so daß Elementisolationsbereiche 37 und ein Isolationsbereich 38 wie in Fig. 11 gezeigt ausgebildet werden. Anschließend wird durch selektive Oxidation (LOCOS) eine dicke Isolationsschicht 39 aus Siliziumdioxid auf dem Feldabschnitt ausgebildet. Nachfolgend wird eine n-Störstelle durch Ionenimplantation selektiv darin eingeführt, so daß ein n&spplus;- Kollektorkontaktbereich 40 ausgebildet wird.
• Wie in Fig. 1J gezeigt ist, wird anschließend durch Ätzen mit Hilfe einer Fotoresistschicht 41 eine Siliziumdioxidschicht 36a auf dem aktiven Bereich selektiv entfernt. Bei diesem Beispiel wird die Entfernung der Siliziumdioxidschicht 36a auf dem aktiven Bereich derart ausgeführt, daß die Teilsiliziumdioxidschicht 36a auf dem dicken Isolationsschichtbereich 34 in der Nähe der Oberkanten der Isolationsbereiche 37 und 38 zurückbleibt, wodurch der Kollektorbereich 24 in dem aktiven Bereich freigelegt wird.
• Wie in Fig. 1K gezeigt ist, wird während des nächsten Schritts eine mit einer p- Störstelle, wie z. B. Bor (B), dotierte polykristalline Siliziumschicht 42 beispielsweise durch ein CVD-Verfahren auf die gesamte Oberfläche aufgebracht, und die verbleibenden Abschnitte werden mit Ausnahme eines den aktiven Bereich bedeckenden Abschnitts, der schlußendlich als ein Basiskontaktbereich und als eine Leitung für die Basiselektrode verwendet wird, selektiv geätzt, um diese zu mustern. Auf der gesamten Oberfläche einschließlich der polykristallinen Siliziumschicht 42 wird beispielsweise mit Hilfe eines CVD-Verfahrens eine Siliziumdioxidschicht 43 ausgebildet, die als Maske dienen soll.
• Wie in Fig. 1L gezeigt ist, wird dann anschließend die polykristalline Siliziumschicht 42 und die Siliziumdioxidschicht 43 auf dem Abschnitt, wo ein Basisbereich auszubilden ist, durch Fotoätzen selektiv entfernt, um auf diese Weise ein Fenster 44 zu bilden.
• Anschließend wird durch das Fenster 44, wie in Fig. 1 M gezeigt ist, eine p-Störstelle, wie z. B. Bor, mittels Ionenimplantation eingeführt, und die Störstelle wird gleichzeitig mit einer Wärmebehandlung zur Aktivierung des ionenimplantierten Bereichs zur Ausbildung eines Basisbereichs 45 ausgehend von der polykristallinen Siliziumschicht 42 eindiffundiert, so daß in der Peripherie des Basisbereichs 45 ein Basiskontaktbereich 46 mit einer hohen Konzentration ausgebildet wird.
• Wie in Fig. 1N gezeigt ist, wird während des nächsten Schritts eine Siliziumdioxidschicht beispielsweise mit Hilfe eines CVD-Verfahrens auf die gesamte Oberfläche aufgebracht und anschließend beispielsweise durch RIE anisotrop geätzt, um auf der Innenfläche des Fensters 44 eine Seitenwand 47 aus Siliziumdioxid auszubilden.
• Anschließend wird auf die gesamte Oberfläche einschließlich des der Seitenwand 47 aus Siliziumdioxid gegenüberliegenden Basisbereichs 45 eine mit einer n-Störstelle, wie z. B. Arsen, dotierte polykristalline Siliziumschicht 48 aufgebracht, und die Störstelle wird durch Wärembehandlung ausgehend von der polykristallinen Siliziumschicht 48 eindiffundiert, um einen Emitterbereich auszubilden.
• Anschließend wird, wie in Fig. 10 gezeigt ist, auf der gemusterten polykristallinen Siliziumschicht 48 eine Emitterelektrode 50 ausgebildet, und es wird benachbart zu dem Ende der als Leitung verwendeten polykristallinen Siliziumschicht 42 eine Basiselektrode 51 ausgebildet. Des weiteren wird benachbart zu dem Kollektorkontaktbereich 40 eine Kollektorelektrode 52 ausgebildet. Die Elektroden 50, 51 und 52 bestehen beispielsweise aus Aluminium. Falls erforderlich, kann ein Grenzmetall 53 zwischen der Elektrode und dem Silizium angeordnet werden. Auf diese Weise wird eine gewünschte integrierte Bipolartransistorschaltung 54 hergestellt.
• Die folgenden Schritte können auch, wie in Fig. 5 gezeigt ist, nach dem in Fig. 1L dargestellten Schritt durchgeführt werden. D. h. auf der gesamten Oberfläche einschließlich des Fensters 44 kann beispielsweise mit Hilfe eines CVD-Verfahrens eine zweite Halbleiterschicht aus polykristallinem Silizium ausgebildet werden, die als Abschnitt der Basiselektrode dienen soll.
• Anschließend wird diese zweite Halbleiterschicht beispielsweise durch RIE anisotrop behandelt, um sie zurückzuätzen, so daß die in Ätzrichtung dick ausgebildete Halbleiterschicht als eine erste Seitenwand 55 auf der Seitenfläche des Fensters zurückbleibt. Auf diese Weise wird durch die erste Seitenwand 55 und den dazu benachbart angeordneten verbleibenden Abschnitt der ersten Halbleiterschicht 42 eine Basiselektrode gebildet.
• Anschließend wird eine Wärmeoxidation der Oberfläche der aus der zweiten Halbleiterschicht bestehenden ersten Seitenwand 55 durchgeführt, um eine Oxidschicht 56 auszubilden.
• Des weiteren wird beispielsweise mit Hilfe eines CVD-Verfahrens auf die gesamte Oberfläche einschließlich des Fensters 44 sowie der ersten Seitenwand 55, die die Oxidschicht 56 auf ihrer Oberfläche aufweist, eine Isolationsschicht z. B. aus Siliziumdioxid aufgebracht.
• Nachfolgend wird die Isolationsschicht beispielsweise durch RIE anisotrop geätzt, um mit Hilfe der Oxidschicht 56 eine zweite Seitenwand 47 auf der ersten Seitenwand 55 auszubilden.
• Die obige Beschreibung beschreibt beispielhaft den Fall, daß die vorliegende Erfindung auf einem Bipolartransistor angewendet wird, wobei ein Graftbasisbereich 46 selektiv unterhalb der ersten Seitenwand 55, die teilweise die Basiselektrode bildet, ausgebildet wird. Ist hingegen die Struktur derart, daß die Basiselektrode wie in Fig. 6 gezeigt lediglich durch die erste Halbleiterschicht 42 ohne jegliche Seitenwand gebildet ist, ist es möglich, durch Wärmeoxidation der emitterseitigen Endfläche der die Basiselektrode bildenden ersten Halbleiterschicht 42 eine Oxidschicht 57 auszubilden.
• Bei der beschriebenen Struktur ist eine Oxidschicht 56, 57 zwischen der Basiselektrode 51 und der Emitterelektrode 50 ausgebildet, indem eine Wärmeoxidation mindestens der Halbleiterschicht selbst der Basiselektrode 51 durchgeführt wird. Aufgrund des Wärmeoxidationsschritts kann daher, auch wenn die darauf ausgebildete Isolationsschicht undicht ist, die durch Oxidation der zweiten Halbleiterschicht ausgebildete feine Oxidschicht die Durchschlagsfestigkeit zwischen dem Emitter und der Basis verbessern sowie mit Sicherheit die Erzeugung jeglichen Leckstroms verhindern.
• Somit kann ein verbesserter Bipolartransistor mit einer hohen Betriebszuverlässigkeit realisiert werden.
• Gemäß dem oben beschriebenen Ausführungsbeispiel werden der Elementisolationsbereich 37 und der Isolationsbereich 38 durch Einbetten der polykristallinen Siliziumschicht 35 sowie der Siliziumdioxidschicht 36 in den Gräben 29 und 31 ausgebildet. Die Struktur kann jedoch auch derart abgewandelt werden, daß lediglich Siliziumdioxid in sämtlichen Gräben 29 und 31 eingebettet wird.
• Bei einer derartig modifizierten Struktur werden lediglich die entlang der Innenwände der Gräben 29 und 31 sowie der Oberkanten davon ausgebildeten unterschnittenen Abschnitte selektiv oxidiert, so daß dicke Isolationsschichtbereich 34 derart ausgebildet werden, daß sie in dem benachbart zu den Oberkanten der Gräben 29 und 31 angeordneten Oberflächenbereich des Körpers 21 eingebettet sind. Aufgrund der Isolationsschichtbereiche 34 und der darauf wie in der vergrößerten Darstellung von Fig. 2 gezeigt ausgebildeten Siliziumdioxidschicht 36a weist demzufolge die zwischen der als Leitung für die Basiselektrode 51 dienenden polykristallinen Siliziumschicht 42 und der als Kollektorbereich dienenden n-Halbleiterschicht 24 ausgebildete wesentliche Isolationsschicht eine große Dicke y1 auf, die zwischen 0,25 und 0,4 um liegt, wodurch die parasitäre MIS-Kapazität C&sub2; verringert wird. Des weiteren kann wegen der Unterschneidung usw. die Toleranzabmessung zwischen dem Isolationsbereich 37 und dem Basiskontaktbereich 46 durch Selbstausrichtung bestimmt werden, wobei die Länge x&sub1; einfach auf einen Wert zwischen 0,1 und 0,2 um reduziert werden kann, wodurch die parasitäre MIS-Kapazität C&sub2; um einen dieser Verringerung der Abmessung entsprechenden Wert reduziert wird. Demzufolge kann die Kapazität CCB zwischen der Basis und dem Kollektor verringert werden, um somit eine ultraschnelle integrierte Bipolartransistorschaltung zu realisieren.
• Fig. 3A bis 3C zeigen ein weiteres Ausführungsbeispiel der vorliegenden Erfindung. Gemäß diesem Beispiel wird, wie in Fig. 3B gezeigt ist, die Siliziumdioxidschicht 36a nach dem zuvor erwähnten und in Fig. 11 gezeigten Schritt oder nach der Ausbildung des Elementisolationsbereichs 37 und des (nicht gezeigten) Oxidationsbereichs 38 in Übereinstimmung mit der Darstellung in Fig. 3A durch Selbstausrichtung mit Hilfe der Fotoresistschicht 41 geätzt, wobei der Unterschied zwischen der Dicke y&sub1; der in der Nähe des Isolationsbereiches 37 und 38 ausgebildeten Isolationsschicht und der Dicke y2 der auf der Körperoberfläche und beabstandet von den Isolationsbereichen 37 und 38 ausgebildeten Siliziumdioxidschicht 36a ausgenutzt wird, um auf diese Weise die Körperoberfläche über dem aktiven Bereich freizulegen. Anschließend werden dieselben Schritte wie die nach Fig. 1K durchgeführten Schritte ausgeführt, um eine in Fig. 3C dargestellte integrierte Bipolartransistorschaltung 58 herzustellen.
• Auch bei dieser integrierten Bipolartransistorschaltung 54 kann die Isolationsschicht aufgrund des Vorhandenseins des Isolationsschichtbereichs 34 in der Nähe der Oberkanten der Isolationsbereiche 37 und 38 zwischen der als Leitung für die Basiselektrode 51 dienenden polykristallinen Siliziumsschicht 42 und der als Kollektorbereich dienenden n-Halbleiterschicht 24 mit einer ausreichenden Dicke y&sub3; von 0,3 um oder dergleichen ausgebildet werden, wobei dieser Wert größer als der bekannte Wert ist, und die Toleranzabmessung x&sub1; zwischen den Isolationsbereichen 37 und 38 und den Basiskontaktbereichen 46 kann gegebenenfalls verringert werden, um auch die parasitäre MIS-Kapazität C&sub2; zu reduzieren, wodurch ebenso die Basis- Kollektor-Kapazität CCB reduziert wird, so daß demzufolge eine verbesserte integrierte Bipolartransistorschaltung für einen ultraschnellen Betrieb hergestellt werden kann.
• In analogen integrierten Bipolartransistorschaltungen ist es im allgemeinen notwendig, kapazitive Elemente zusammen mit Bipolartransistoren auszubilden. Ein Beispiel für eine gemäß einem Ausführungsbeispiel der vorliegenden Erfindung hergestellte derartige analoge integrierte Schaltung mit Bipolartransistoren und kapazitiven Elementen ist in Fig. 7 dargestellt, wobei sowohl Bipolartransistoren 54 als auch kapazitive Elemente 58 auf einem gemeinsamen Halbleiterkörper 21 angeordnet sind. Die Basiselektrode 51 und die Emitterelektrode 50 des Bipolartransistors 54 umfassen erste bzw. zweite Halbleiterschichten 42 bzw. 48 mit niedriger Widerstandsfähigkeit. Dagegen besitzt das kapazitive Element 58 eine MIS-Struktur, wobei ein auf dem Körper 21 ausgebildeter Störstellenbereich 59 mit niedriger Widerstandsfähigkeit als eine Elektrode verwendet wird und eine Halbleiterschicht 61 mit niedriger Widerstandsfähigkeit über einer Isolationsschicht 60 oder eine dielektrische Schicht darauf wenigstens als Basisschicht für eine weitere Elektrode aufgebracht ist.
• Bei der Herstellung des kapazitiven Elements 58 mit der MIS-Struktur wird dessen Störstellenbereich 59 mit niedriger Widerstandsfähigkeit gleichzeitig mit dem Kollektorkontaktbereich 40 mit niedriger Widerstandsfähigkeit für die Kollektorelektrode des Bipolartransistors 54 ausgebildet, und die Halbleiterschicht 61 mit niedriger Widerstandsfähigkeit besteht aus der ersten oder zweiten Halbleiterschicht 42 oder 48, die teilweise den Bipolartransistor 54 bildet.
• Hinsichtlich des kapazitiven Elements 58 mit der MIS-Struktur, bei dem der als eine Elektrode dienende Störstellenbereich 59 mit niedriger Widerstandsfähigkeit durch den gleichzeitig mit dem Kollektorkontaktbereich 40 der Kollektorelektrode des Bipolartransistors 54 ausgebildeten Bereich mit einer ausreichend hohen Konzentration gebildet ist, beträgt dessen Flächenwiderstandsfähigkeit beispielsweise 10 Ohm/m², so daß demzufolge der darin ausgebildete Widerstand deutlich verringert werden kann, um ein zufriedenstellendes kapazitives Element 58 mit hervorragenden Eigenschaften und einem hohen Q-Wert zu erhalten. Da auf der beispielsweise aus Aluminium bestehenden Metallschicht keine dielektrische Isolationsschicht vorhanden ist, kann des weiteren eine höchst zuverlässige und als dielektrische Schicht dienende Isolationsschicht 60 aus einer ausreichend dünnen Siliziumnitridschicht mit einer Dicke von 5 · 10&supmin;&sup8; m oder dergleichen gebildet werden. Wird insbesondere die Siliziumnitridschicht durch eine chemische Niedrigdruck-Gasphasenabscheidung (LP-CVD) oder einen Wachstumsprozess in einer Dampfphase ausgebildet, kann daher sicher eine bemerkenswert dünne Schicht genau ausgebildet werden, wodurch ein Anstieg der Flächenkapazität mit verbesserter Stabilität erzielt werden kann. Somit kann eine größere Integrationsdichte und demzufolge ein schnellerer Betrieb erhalten werden, wodurch eine Halbleiteranordnung mit hoher Zuverlässigkeit und verbesserter Stabilität z. B. in Form einer analogen integrierten Bipolartransistorschaltung realisiert werden kann.
• Da unter der dielektrischen Isolationsschicht 60 des kapazitiven Elements 58 mit der MIS-Struktur keine beispielsweise aus Aluminium bestehende Schicht vorhanden ist, ist des weiteren keine große Schichtdicke erforderlich, die ansonsten zur Kompensation der Oberflächenrauhigkeit mit Hügeln und dergleichen erforderlich wäre, so daß die Isolationsschicht ausreichend dünn (5 · 10&supmin;&sup8; m oder dergleichen) ausgebildet und demzufolge die Flächenkapazität erhöht und aufgrund der Flachheit eine hohe Zuverlässigkeit erzielt werden kann.
• Da die Anordnung derart aufgebaut ist, daß die Halbleiterschicht 61 mit niedriger Widerstandsfähigkeit auf der Isolationsschicht 60 aufgebracht ist, ist es neben den oben beschriebenen Merkmalen zudem möglich, die Isolationsschicht 60 während des Schritts der Ausbildung eines Fensters in der Siliziumdioxidschicht 43 oder bei der Durchführung eines anisotropen Trockenätzverfahrens oder RIE zur Musterung der zweiten Halbleiterschicht 61 mit niedriger Widerstandsfähigkeit zu schützen, wodurch gegebenenfalls die Stabilität und Qualität der dielektrischen Isolationsschicht 60 verbessert werden kann, um ein zufriedenstellendes kapazitives Element 58 mit einer bemerkenswert hohen Zuverlässigkeit und großen Vorteilen bei der praktischen Anwendung zu erhalten.
• Bei den Ausführungsbeispielen der Erfindung, gemäß der grabenartige Isolationsbereiche in einem Halbleiterkörper ausgebildet werden und eine mit einem Störstellenbereich auf dem Halbleiterkörper verbundene Verdrahtungsschicht sich über jeden Isolationsbereich erstreckt, ist somit ein Isolationsschichtbereich in dem unterhalb der Verdrahtungsschicht und benachbart zu dem Isolationsbereich angeordneten Oberflächenabschnitt des Halbleiterkörpers eingebettet, wodurch der Isolationszwischenraum zwischen der Verdrahtungsschicht und der Halbleiterkörperoberfläche verringert werden kann, während der Abstand zwischen dem Isolationsbereich und dem Störstellenbereich verringert werden kann. Demzufolge kann die parasitäre Kapazität zwischen der Verdrahtungsschicht und dem Halbleiterkörper reduziert werden, um einen schnelleren Betrieb der Halbleiteranordnung zu ermöglichen. Insbesondere kann demzufolge die Kapazität CCB zwischen der Basis und dem Kollektor einer integrierten Bipolartransistorschaltung verringert werden, um einen ultraschnellen Betrieb zu realisieren.

Claims (2)

1. Verfahren zur Herstellung einer integrierten Bipolartransistorschaltung, die einen Bipolartransistor mit einem aktiven Bereich und Isolationsgräben umfaßt, wobei das Verfahren die Schritte umfaßt:

Bereitstellen eines Halbleiterkörpers (21) mit einer Oberfläche und einer angrenzend zu der Oberfläche ausgebildeten Halbleiterschicht (24) eines ersten Leitfähigkeitstyps,

Oxidieren der Oberfläche des Körpers (21), wodurch eine dünne Pufferschicht (25) ausgebildet wird,

Ausbilden einer gegenüber Oxidation widerstandsfähigen Schicht (26) und einer Siliziumdioxidschicht (27) darauf,

Ausbilden von Fenstern (28, 30), die durch die Siliziumdioxidschicht (27), die gegenüber Oxidation widerstandsfähigen Schicht (26) und die Pufferschicht (25) an Stellen verlaufen, wo die Isolationsgräben ausgebildet werden sollen,

Ätzen des Halbleiterkörpers (21) durch die Fenster (28, 30), wobei die Siliziumdioxidschicht (27), die gegenüber Oxidation widerstandsfähige Schicht (26) und die Pufferschicht (25) als Masken verwendet werden, so daß Isolationsgräben (29, 31) mit Innenwänden und Oberkanten ausgebildet werden,

Entfernen der Siliziumdioxidschicht (27) durch Ätzen, wobei auch benachbart zu den Isolationsgräben (29, 31) angeordnete Abschnitte der Pufferschicht (25) unterhalb der gegenüber Oxidation widerstandsfähigen Schicht (27) geätzt werden, so daß entlang der Innenwände und der Oberkanten der Isolationsgräben (29, 31) unterschnittene Abschnitte (32) ausgebildet werden,

Durchführen einer Wärmeoxidation der Oberflächen der Innenwände der Isolationsgräben (29, 31), wobei die gegenüber Oxidation widerstandsfähige Schicht (26) als Maske verwendet wird, so daß Isolationsschichten (33) ausgebildet werden, wobei gleichzeitig die gegenüberliegend zu den unterschnittenen Abschnitten (32) der Pufferschicht (25) angeordnete Halbleiterkörperoberfläche während der Wärmeoxidation oxidiert wird, so daß ein Isolationsbereich (34) ausgebildet wird, der in dem benachbart zu den Oberkanten der Isolationsgräben angeordneten Oberflächenabschnitt des Halbleiterkörpers (21) eingebettet ist,

Entfernen der gegenüber Oxidation widerstandsfähigen Schicht (26),

Ausbilden einer Siliziumdioxidschicht (36) auf dem Halbleiterkörper (21) einschließlich der Isolationsgräben (29, 31),

Ätzen der Siliziumdioxidschicht (36), wobei eine gewisse Dicke auf der Oberfläche des Halbleiterkörpers (21) zurückbleibt und die Siliziumdioxidschicht (36) in den Isolationsgräben (29, 31) eingebettet ist, so daß Isolationsbereiche (37, 38) ausgebildet werden,

Entfernen des auf dem aktiven Bereich des Bipolartransistors angeordneten Abschnitts (36a) der Siliziumdioxidschicht (36),

Aufbringen einer mit Störstellen eines zweiten Leitfähigkeitstyps dotierten Halbleiterschicht (42) auf die gesamte Oberfläche und selektives Ätzen der Halbleiterschicht (42) mit Ausnahme eines Abschnitts, der den aktiven Bereich des Bipolartransistors bedeckt,

Ausbilden einer weiteren Siliziumdioxidschicht (43) auf der gesamten Oberfläche, selektives Entfernen der Halbleiterschicht (42) und der weiteren Siliziumdioxidschicht (43) durch Ätzen, wodurch ein Fenster (44) innerhalb des aktiven Bereichs an einer Stelle definiert wird, wo ein Basisbereich ausgebildet werden soll, wobei die Halbleiterschicht (42) außerhalb des Fensters (44) beibehalten wird,

Einführen von Störstellen des zweiten Leitfähigkeitstyps durch das Fenster (44), um einen Basisbereich (45) auszubilden, und Eindiffundieren der Störstellen des zweiten Leitfähigkeitstyps von der Halbleiterschicht (42) in die Peripherie des Basisbereichs (45), um einen Basiskontaktbereich (46) auszubilden,

Ausbilden einer Seitenwand (47) aus Siliziumdioxid auf der Innenfläche des Fensters (44),

Aufbringen einer mit Störstellen des ersten Leitfähigkeitstyps dotierten polykristallinen Schicht (48) auf den Basisbereich (45) und Eindiffundieren der Störstellen von der polykristallinen Siliziumschicht (48) aus, wodurch ein Emitterbereich (49) in dem Basisbereich (45) ausgebildet wird,

Ausbilden einer Emitterelektrode (50) auf der polykristallinen Siliziumschicht (48) sowie einer Basiselektrode (51) auf der Halbleiterschicht (42).

2. Verfahren zur Herstellung einer integrierten Bipolartransistorschaltung nach Anspruch 1, weiterhin umfassend, nach dem Schritt der Ausbildung des Fensters (44) und vor dem Schritt der Ausbildung einer Seitenwand (47) aus Siliziumdioxid, den Schritt Oxidieren der seitlichen Endfläche der Halbleiterschicht (42) auf der Innenfläche des Fensters (44), wodurch eine Oxidschicht (57) ausgebildet wird.