DE2510593C3 - Integrierte Halbleiter-Schaltungsanordnung - Google Patents

Integrierte Halbleiter-Schaltungsanordnung

Info

Publication number
DE2510593C3
DE2510593C3 DE2510593A DE2510593A DE2510593C3 DE 2510593 C3 DE2510593 C3 DE 2510593C3 DE 2510593 A DE2510593 A DE 2510593A DE 2510593 A DE2510593 A DE 2510593A DE 2510593 C3 DE2510593 C3 DE 2510593C3
Authority
DE
Germany
Prior art keywords
substrate
zone
semiconductor circuit
insulation
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2510593A
Other languages
English (en)
Other versions
DE2510593B2 (de
DE2510593A1 (de
Inventor
Ulrich Dr.phil. 8000 München Schwabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2510593A priority Critical patent/DE2510593C3/de
Priority to GB5684/76A priority patent/GB1514624A/en
Priority to CA246,721A priority patent/CA1055619A/en
Priority to IT20832/76A priority patent/IT1056855B/it
Priority to FR7606664A priority patent/FR2304178A1/fr
Priority to JP51026014A priority patent/JPS51113475A/ja
Publication of DE2510593A1 publication Critical patent/DE2510593A1/de
Priority to US06/085,735 priority patent/US4323913A/en
Publication of DE2510593B2 publication Critical patent/DE2510593B2/de
Application granted granted Critical
Publication of DE2510593C3 publication Critical patent/DE2510593C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region

Description

Die vorliegende Erfindung betrifft eine integrierte Halbleiter-Schaltungsanordnung mit einem Substrat des einen Leitungstyps und einer auf dem Substrat vorgesehenen epitaktischen Schicht des anderen Leitungstyps, in der Halbleiterschaltungselemente wie beispielsweise Transistoren ausgebildet sind, mit für die Halbleiterschaltungselemente vorgesehenen Isolationswannen, welche zwischen Substrat und epitaktischer Schicht durch einen pn-Obergang begrenzt sind und senkrecht zu der Grenzfläche durch sich durch die epitaktische Schicht bis zum Substrat erstreckende Oxidwinde voneinander isoliert sind, und mit die Isolationswannen umgebenden, an die isolierenden Oxidwände angrenzenden Zonen des einen Leitungstyps, welche sich von der Oberfläche durch die epitaktische Schicht hindurch bis zum Substrat erstrekken.
Bei bipolaren integrierten Schaltungen werden üblicherweise die Funktionselemente durch eine eigene
Isolations-Diffusion elektrisch voneinander isoliert.
Eine derartige integrierte Schaltung kann beispielsweise so ausgebildet sein, daß auf ein p-dotiertes Substrat eine η-Epitaxieschicht abgeschieden wird, deren Oberfläche anschließend in eine Oxidschicht umgewandelt wird. In diese Oxidschicht werden mittels üblicher fotolithographischer Methoden rahmenförmige Strukturen geätzt, durch die eine p+-Diffusion (p+ bezeichnet eine große Dotierungskonzentration) so tief eindiffundiert wird, bis sich die Diffusionsfront mit der p-Dotierung des Substrats überlappt. Auf diese Weise erhält man η-Wannen, die vollständig von einem pn-Obergang umschlossen sind. Bei Anschluß des p-Substrats bzw. der ρ+-Isolationsrahmen an das negativste Potential sind alle Isolations-pn-Obergänge in Sperrichtung gepolL
Mit der Diffusion in die Tiefe ist zwangläufig auch eine seitliche Diffusion unter die Oxidmaske verbunden, so daß die nachfolgend diffundierten Bereiche der Funktionselemente — z. B. die p-Basiszonen von npn-Transistoren — immer ausreichenden Abstand zur isoiationszone besitzen müssen. Dieser Sicherheitsabstand ist durch die Diffusionstiefen, Justiertoleranzen und Raumladungszonen bestimmt Daher hängt der Flächenbedarf, beispielsweise eines Transistors, wesentlich von der für die Isolation benötigten Fläche ab.
Um diesen Nachteil zu vermeiden, ist die sogenannte Isoplanartechnik bekanntgeworden. Dabei wird auf die Oberfläche der Epitaxieschicht eine dünne Siliciumnitridschicht aufgebracht und mittels bekannter Verfahren strukturgeäizt Die verbleibenden Nitridstrukturen dienen als Maske zur Ätzung rahmenförmiger Bereiche in die Epitaxieschicht mit einer Ätztiefe von etwa der halben Dicke der Epitaxieschicht. Bei einem nachfolgenden Oxydationsprozeß wird das freiliegende Silicium in den Ätzgräben lokal in Siliciumdioxid umgewandelt, wobei die Bereiche unter der Nitridschicht durch die gegenüber Sauerstoff maskierende Wirkung des Nitrids unverändert bleiben. Die Oxydation wird so lange fortgesetzt, bis die Oxiugrenze den pn-übergang zwischen Epitaxieschicht und Substrat überschritten hat Damit verbleiben unter dem Nitrid Inseln, die zum Substrat hin durch einen pn-übergang isoliert sind und ' mit deren seitlichen Begrenzung Oxidrahmen bilden.
Eine derartige Isolationstechnik bietet die folgenden Vorteile:
al) Die lateralen Dimensionen der Siliciumdioxid-Isolationsrahmesi sind vergleichbar oder kleiner als die entsprechenden Breiten von diffundierten p-Rahmen bei der Diffusions-Isolationstechnik; bl) Die Sicherheitsabstände zwischen den Diffusionen (z. B. Basis und Kollektor eines Transistors) können theoretisch entfallen, d. h. die Diffusionen können bis an die Oxidgrenzen herangezogen werden.
Justiertoleranzen spielen in diesem Fall keine Rolle;
c1) Die Seitenwandkapazitäten der Wannen werden beträchtlich herabgesetzt,
dl) Fotolack- oder Maskenfehler, die auf die Oxid-Isolationsbereiche fallen, sind durch die große Oxiddicke unwirksam.
Diesen Vorteilen steht eine Reihe von gewichtigen μ Nachteilen bzw. Problemen gegenüber:
a2) Die Oxydation ist auf eine Technologie mit geringer Epitaxiedicke begrenzt, da sonst die
erforderlichen Oxiddicken bzw. die zu ihrer Erzeugung erforderlichen Zeiten untragbar groß werden;
b2) während der Oxydation diffundieren üblicherweise vor der Epitaxie eindiffundierte buried layer-Berei- -, ehe in die Epitaxieschicht aus und setzen dementsprechend eine untere Grenze für die Epitaxiedikke;
c2) an der Grenze Silicium/Siliciumdioxid entstehen an der Oberfläche Rundwülste, deren Höhe und Form m stark von der Oxiddicke und dem Profil der Grabenätzung abhängt Die Topologie dieser »planen« Oberfläche stellt für den Verlauf von Leiterbahnen und generell für die Fotolackschichten beim Planarprozeß ein Problem dar;
d2) unter dem Oxid der Isolationsbereiche bilden sich bei den üblicherweise verwendeten Dotierungen des Substratmaterials Inversionsschichten aus, welche die Isolation zwischen einzelnen Wannen durch Channelbildung unvollständig machen. Diesem Effekt kann zwar durch Anhebung der Subslraldolierung begegnet werden, was seinerseits jedoch die Bodenkapazität der Wannen wieder anhebt
25
Aus der DE-OS 22 15 351 ist eine integrierte Halbleiter-Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs 1 bekannt Bei dieser Anordnung sind zur Vermeidung des vorstehend unter d2) genannten Nachteils die Oxid-Isolationsbereiche durch jü dotierte Zonen mit dem Leitungstyp des Substrats umgeben, weiche als sogenannte Channel-Stopper wirken und damit die durch Channelbildung hervorgerufene Isolationsbeeinträchtigung unterbinden.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, bei einer integrierten Halbleiter-Schaltungsanordnung der eingangs genannten Art eine den Raumbedarf reduzierende und Prozeßschritte einsparende Möglichkeit zur Realisierung von Widerständen zu schaffen.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst daß die an die isolierenden Oxidwände angrenzenden Zonen in der Schaltungsanordnung üls ohmsche Widerstandselemente dienen.
Spezielle Ausgestaltungen der vorstehend definierten Erfindung sind in Unteransprüchen gekennzeichnet
Die Erfindung wird im folgenden an Hand von in der Zeichnung dargestellten Ausführungsbeispielen näher erläutert Es zeigt
Fig. 1 einen schematischen Ausschnitt einer integrierten Halbleiter-Schaltungsanordnung nach Ätzung der Gräben und Eindiffundieren von Zonen, welche die nachfolgend herzustellenden Isolations-Oxidwände umgeben,
Fig. 2 eine der Fig. 1 entsprechende Anordnung nach Herstellung der Oxidwände,
F i g. 3 einen Ausschnitt einer integrierten Halbleiter-Schaltungsanordnung in Draufsicht mit einer an Isolationswände angrenzenden Zone ?.ur Verwendung als ohmscher Widerstand,
F i g, 4 einen Schnitt in der Ebene IV-IV in Fig. 3,
Fig. 5 eine weitere Ausführungsform einer als ohmscher Widerstand verwendbaren, an Oxydationswände angrenzenden Zone,
F i g. 6 einen Schnitt in der Ebene VI-VI in Fig. 5,
F i g. 7 ein Teilschaltbild einer Transistorstufe, welche beispielsweise als Fingangsstufe eines ECL-Gatters verwendbar ist.
Fi g. 8 eine Ausführung der Teilschaltung nach F i g. 7 als integrierte Schaltung in Draufsicht,
F i g. 9 einen Schnitt in der Ebene IX-IX in F i g. S,
Fig. 10 ein Teilschaltbild einer Transistorstufe, welche beispielsweise in einer monolithischen Speicherzelle verwendbar ist,
Fig. 11 eine Ausbildung der Teilschaltung nach F i g. 10 als integrierte Schaltung in Draufsicht, und
F i g. 12 einen Schnitt in der Ebene XII-XII in F i g. 11.
Gemäß Fig. 1 sind in einem p-Substrat 1 zwei hochdotierte n+-buried layer-Zonen 2 und darauf eine n-Epitaxieschicht 3 vorgesehen. In diese Struktur sind Gräben 5 geätzt, welche zur Ausbildung von Isolations-Oxidwänden dienen sollen. Auf stehengebliebenen Inseln 6 der epitaktischen Schicht 3 befinden sich Siliciumnitridschichten 4 (Si3N4), welche die stehengebliebenen Inseln 6 gegen den Ätzangriff zur Ätzung der Gräben 5 geschützt haben.
Nach Herstellung der Gräben wird nun in die verbleibende Struktur der epitaktischen Schicht 3 eine p-Zone 7 eindiffundiert Da r*:se Zonen 7 bei nachfolgenden Temperaturbehanuiurigen mit ihren Diffusionsfronten noch weiterlaufen, ist ihre Begrenzung in F i g. 1 lediglich gestrichelt dargestellt
F i g. 2 zeigt nun die Anordnung nach F i g. 1 nach Hers: ίllung von Isolationswänden 8 aus Siliciumdioxid (SiO2). Aus F i g. 2 ist ersichtlich, daß die Zonen 7 durch die Temperaturbehandlung zur Herstellung der Isolations-Oxidwände 8 bis in das Substrat 1 ausdiffundieren und daß auch die buried layer-Zonen 2 bei der Temperaturbehandlung mit ihren Diffusionsfronten weitergelaufen sind, so daß sie tiefer in das Substrat 1 und in die Inseln 6 eingreifen.
Aus F i g. 2 ist weiterhin ersichtlich, daß die p-Zonen 7 die Oxidisolationswände 8 umgeben, wodurch sich unter dem Isolationsoxid keine Inversionsschichten mehr bilden können, welche zu einer Char.nelbildung und damit zu einer mangelnden Isolation der einzelnen Inseln bzw. Isolationswannen 6 führen.
Es sei hier bemerkt, daß die Darstellungen nach F i g. 1 und 2 lediglich schematischer Natur sind, um das e. findungsgemäße Prinzip zu erläutern. Die tatsächliche Form von Diffusionsfronten und auch der Ätzgräben ist in der Halbleitertechnik an sich bekannt, so daß auf eine genaue Darstellung hier verzichtet werden kann. Dies gilt auch für die im folgenden noch zu beschreibenden Ausführungsbeispiele.
Die F i g. 3 und 4 zeigen nun eine Ausführungsform der Erfindung, bei der eine Zone nach Art der Zone 7 der F i g. 1 und 2 als ohmscher Widerstand Verwendung findet.
Bei dieser Ausführungsform ist eine n-leitende Isolationswanne allseitig durch Isolations-Oxidwände 14 und den pn-Übergang zwischen einer buried layer-Zone 11 gegen ein p-leitendes Substrat 10 isoliert. Auch bei dieser Ausführungsform sind die Oxidisolationswände 14 von p-Zonen 13 umgeben. Aus F i g. 3 ist ersichtlich, daß die Zonen 13 über ρ+-Endbereiche 13' kontaktierbar sind, so daß sie als ohmscher Widerstand ausnützbar sind. Die Zone 13 mit ihren Endbereichen 13' umschließt die Isolationswanne 12 bei dieser Ausfiihrungsform allseitig, wobei die buried layei-Zone U allseitig über die Zone 13 und ihre Endbereiche 13' hinausreicht. Die Ausbildung eines ohmschen Widerstandes in dieser Weise bringt eine Reihe von Vorteilen mit sich:
Da die Widerstandszonen hochohmige p-Zonen sind, ist für eine eingestellte Dotierung ein höherer
Widerstandswert gegenüber η-Widerständen realisierbar, da die Löcherleitfähigkeit kleiner als die Elektronenleitfähigkeit ist. Weiterhin ist zur Herstellung des Widerstandes kein zusätzlicher Prozeßschritt erforderlich, da er sich gleichzeitig mit der ChannelStopper-Diffusion ausbildet. Auf Grund der in den Fig. 3 und 4 dargestellten Struktur ist der Widerstand auch unabhängig von Maskentoleranzen, wobei auch sein Flächenbedarf relativ klein ist.
Bei der Ausführungsform nach den Fig. 3 und 4 ist der Widerstand über die Endbereiche 13' auf der dem Substrat tO abgewandten Seite elektrisch zugänglich.
In Weiterbildungen der Erfindung kann jedoch auch ein Anschluß des Widerstandes über das Substrat erfolgen. Eine derartige Ausführungsform ist in den Fig. 5 und 6 dargestellt, in denen den Fig. 3 und 4 entsprechende Elemente mit gleichen Bezugszeichen versehen sind.
Bei dieser Ausführungsform umschließt die buried
\ 7 I < A U/;44
p-Zone 25 isolierte Isolationswanne 24. In dieser Isolationswanne ist der Transistor 7", durch einen Bereich der Isolationswanne 24 als Kollektor, eine p-Zone als Basis mit einer Basiskontaktzone 23' und einer π--Zone 22 als Emitter ausgebildet. Eine n*-Zone 24 dient als Koilektoranschlußzone.
Entsprechend der Ausführungsform nach F i g. 5 und 6 bildet die ρ--Zone den Widerstand A25, der einerseits mit der Basiszone 23 und andererseits mit dem Substrat 20 verbunden ist.
Die Fig. IO bis 12 zeigen eine weitere Ausführungsform einer Transistorstufe, welche sich als Mehremitterstufe in einer monolithischen Speicherzelle verwenden läßt. Eine derartige Speicherzelle ist beispielsweise in der DE-OS 17 74 929 vollständig beschrieben.
Die Transistorstufe enthält einen Mehremittertransistor T2 mit einer Reihenschaltung aus einem Widerstand /?ii und einer Diode D^ im Kollektorkreis sowie einem Widerstand K16 als Basiswiderstand. An einer Klemme
«,.. ff IUI.I.II SyuSZOnc υ niCni Vuiiäiätiuig. ·,, 36' ist uci Siuic ciiic Beil leuüpui'inui'ig /ü'üiii'üdi
j uJi.UIIV IJIIILIII V Wt I 3 t Cl t IU Ig,
so daß diese Zone in ihrem in F i g. 5 oberen Endbereich direkt mit dem Substrat 10 elektrisch in Verbindung steht.
Die F i g. 7 bis 9 zeigen eine weitere Ausführungsform der Erfindung, bei der ein Widerstand der oben beschriebenen Art in der Eingangsstrecke eines Transistors Γ, liegt. Dieser Widerstand R2-, liegt an der Basis des Transistors 7",, welche einen Eingang E der Stufe bildet, sowie an einer Klemme 20. welche in der integrierten Ausführung nach den F i g. 8 und 9 durch das Substrat gebildet ist. Ein im Emitterzweig des Transistors T1 liegender (nicht näher bezeichneter) Widerstand ist bei der integrierten Ausführung nach F i g.8 und 9 nicht mit integriert.
Die integrierte Struktur nach Fig. 8 und 9 umfaßt wiederum ein Substrat 20. eine buried layer-Zone 21 sowie eine durch Oxidisolationswände 26 sowie eine Gemäß den Fig. Il und 12 ist auch hier die integrierte Struktur durch ein p-Substrat 30, einen buried layer-Bereich 31 sowie eine von Oxidisolationswänden 37 und einer ρ -Zone 36 isolierte Isolations-
■-, wanne 35 gebildet. Der Transistor T2 wird durch die n-lsolationswanne 35 als Kollektor, eine p-Zone 34 als Basis mit einer ρf-ßasisanschlußzone 34' sowie
p. * -Zonen 32 und 33 als Emitter gebildet.
Bei d.sser Ausführungsform weist die ρ--Zone 36
in eine Kontaktanschlußzone 36' auf. Somit bildet die Zone 36 den Widerstand Ä» zwischen Basis 34 des Transistors T2 und (!em Anschluß 36'. Der pn-übergang zwischen der ρ--Zone 36 und de:n buried layer-Bereich 31 bildet die Diode Di\. welcher der Bahnwiderstand des
,. buried layer-Bereichs 31 als Widerstand R}l in Reihe liegt.
Hierzu 3 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Integrierte Halbleiter-Schaltungsanordnung mit einem Substrat des einen Leitungstyps und einer auf dem Substrat vorgesehenen epitaktischen Schicht ί des anderen Leitungstyps, in der Halbleiterschaltungselemente wie beispielsweise Transistoren ausgebildet sind, mit für die Halbleiterschaltungselemente vorgesehenen Isolationswannen, welche zwischen Substrat und epitaktischer Schicht durch einen pn-Obergang begrenzt sind und senkrecht zu der Grenzfläche durch sich durch die epitaktische Schicht bis zum Substrat erstreckende Oxidwände voneinander isoliert sind, und mit die Isolationswannen umgebenden, an die isolierenden Oxidwände ο angrenzenden Zonen des einen Leitungstyps, welche sich von der Oberfläche durch die epitaktische Schicht hindurch bis zum Substrat erstrecken, dadurch gekennzeichnet, daß die an die isolierenden Oxidwände (14, 26, 37) angrenzenden Zonen (IX 25, 36) in der Schaltungsanordnung als ohmsche Widerstandseiemente dienen.
2. Integrierte Halbleiter-Schaltungsanordnung nach Anspruch 1 mit einem in einer Isolationswanne vorgesehenen Planartransistor, dadurch gekennzeichnet, daß eine an eine Oxidwand (26) angrenzende Zone (25) einerseits ir-it der Basis (23) des Transistors (22; 23,23'; 24.24') und andererseits mit dem Substrat (20) elektrisch in Verbindung steht und damit einen Basisableitwiderstand (R25) für den Transistor bildet (F i g. 7 bis 9).
3. Integrierte Halbleiter-Schaltungsanordnung nach Anspruch I mit einem ir. einer Isolationswanne vorgesehenen Mehrpmitter-Planartransistor, dadurch gekennzeichnet, daß eine an eine Oxidwand (37) angrenzende Zone (36) mit der Basis (34) des Transistors (32,33; 34,34'; 31,35,35') in Verbindung steht und daß das Substrat (30) durch einen buried layer-Bereich (31) abgeschirmt ist, wobei diese Zone (36) einen Basiswiderstand (Rx) für den Transistor ίο und der pn-übergang zwischen dieser Zone (36) und dem buried layer-Bereich (31) sowie dessen Bahnwiderstand ein am Kollektor (35; 35') liegendes Reihenglied aus einer Diode (D31) und einem Widerstand (Ä3i) bilden (Fig. 10 bis 12).
DE2510593A 1975-03-11 1975-03-11 Integrierte Halbleiter-Schaltungsanordnung Expired DE2510593C3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE2510593A DE2510593C3 (de) 1975-03-11 1975-03-11 Integrierte Halbleiter-Schaltungsanordnung
GB5684/76A GB1514624A (en) 1975-03-11 1976-02-13 Integrated circuits
CA246,721A CA1055619A (en) 1975-03-11 1976-02-27 Integrated semiconductor circuit arrangement
IT20832/76A IT1056855B (it) 1975-03-11 1976-03-04 Disposizione circuitale a semi conduttori intergrata
FR7606664A FR2304178A1 (fr) 1975-03-11 1976-03-09 Montage integre a semi-conducteurs
JP51026014A JPS51113475A (en) 1975-03-11 1976-03-10 Integrated semiconductor circuit and method of producing same
US06/085,735 US4323913A (en) 1975-03-11 1979-10-17 Integrated semiconductor circuit arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2510593A DE2510593C3 (de) 1975-03-11 1975-03-11 Integrierte Halbleiter-Schaltungsanordnung

Publications (3)

Publication Number Publication Date
DE2510593A1 DE2510593A1 (de) 1976-09-23
DE2510593B2 DE2510593B2 (de) 1981-07-16
DE2510593C3 true DE2510593C3 (de) 1982-03-18

Family

ID=5941047

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2510593A Expired DE2510593C3 (de) 1975-03-11 1975-03-11 Integrierte Halbleiter-Schaltungsanordnung

Country Status (7)

Country Link
US (1) US4323913A (de)
JP (1) JPS51113475A (de)
CA (1) CA1055619A (de)
DE (1) DE2510593C3 (de)
FR (1) FR2304178A1 (de)
GB (1) GB1514624A (de)
IT (1) IT1056855B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51113578A (en) * 1975-03-31 1976-10-06 Hitachi Ltd Semi-conductor elements
JPS6057707B2 (ja) * 1978-01-25 1985-12-16 株式会社日立製作所 記憶回路
EP0029350B1 (de) * 1979-11-14 1987-08-05 Fujitsu Limited Ausgangstransistor für eine TTL-vorrichtung mit Trägerentladungsmitteln
JPS5829628B2 (ja) * 1979-11-22 1983-06-23 富士通株式会社 半導体記憶装置
US4432008A (en) * 1980-07-21 1984-02-14 The Board Of Trustees Of The Leland Stanford Junior University Gold-doped IC resistor region
US4419150A (en) * 1980-12-29 1983-12-06 Rockwell International Corporation Method of forming lateral bipolar transistors
US4466180A (en) * 1981-06-25 1984-08-21 Rockwell International Corporation Method of manufacturing punch through voltage regulator diodes utilizing shaping and selective doping
JPS588514U (ja) * 1981-07-10 1983-01-20 東芝タンガロイ株式会社 ボ−ルエンドミル
JPS5812350A (ja) * 1981-07-16 1983-01-24 Nec Corp 半導体集積回路装置
DE3144920A1 (de) * 1981-11-12 1983-05-26 Krauss-Maffei AG, 8000 München Mischkopf
JPS58171832A (ja) * 1982-03-31 1983-10-08 Toshiba Corp 半導体装置の製造方法
JPS6039415U (ja) * 1983-08-23 1985-03-19 東芝タンガロイ株式会社 スロ−アウエイ式のエンドミル
JPS60117613A (ja) * 1983-11-30 1985-06-25 Fujitsu Ltd 半導体装置の製造方法
JPS62230051A (ja) * 1986-03-31 1987-10-08 Nec Corp トランジスタ
US5095348A (en) * 1989-10-02 1992-03-10 Texas Instruments Incorporated Semiconductor on insulator transistor
US7084483B2 (en) * 2004-05-25 2006-08-01 International Business Machines Corporation Trench type buried on-chip precision programmable resistor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1774929C3 (de) * 1968-03-01 1975-09-04 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithische Speicherzelle mit zwei kreuzgekoppelten Transistoren
US3631311A (en) * 1968-03-26 1971-12-28 Telefunken Patent Semiconductor circuit arrangement with integrated base leakage resistance
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
NL170901C (nl) * 1971-04-03 1983-01-03 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
NL161301C (nl) * 1972-12-29 1980-01-15 Philips Nv Halfgeleiderinrichting en werkwijze voor de vervaar- diging daarvan.
US3962717A (en) * 1974-10-29 1976-06-08 Fairchild Camera And Instrument Corporation Oxide isolated integrated injection logic with selective guard ring

Also Published As

Publication number Publication date
GB1514624A (en) 1978-06-14
DE2510593B2 (de) 1981-07-16
US4323913A (en) 1982-04-06
DE2510593A1 (de) 1976-09-23
FR2304178A1 (fr) 1976-10-08
CA1055619A (en) 1979-05-29
IT1056855B (it) 1982-02-20
JPS5526620B2 (de) 1980-07-15
JPS51113475A (en) 1976-10-06
FR2304178B1 (de) 1982-10-08

Similar Documents

Publication Publication Date Title
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
EP0001586B1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE2626193A1 (de) Verfahren zum gleichzeitigen herstellen von integrierten bipolaren und komplementaeren feldeffekttransistoren
DE4116690A1 (de) Elementisolationsaufbau einer halbleitereinrichtung und verfahren zur herstellung derselben
DE3437512A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE2224634A1 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE4445345A1 (de) Verfahren zur Herstellung eines Bipolartransistors
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten
DE2645014B2 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstruktur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2617482A1 (de) Verfahren zur dielektrischen isolation integrierter halbleiteranordnungen
DE4130890A1 (de) Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur
DE3133548C2 (de)
EP1415340A2 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE10302625B4 (de) Bipolartransistor und Verfahren zum Herstellen desselben
DE4445565A1 (de) Säulen-Bipolartransistor und Verfahren zu seiner Herstellung
DE2535272A1 (de) Festkoerperbauelement-herstellungsverfahren
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DD280851A1 (de) Verfahren zur herstellung von graben-speicherzellen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee