DD280851A1 - Verfahren zur herstellung von graben-speicherzellen - Google Patents

Verfahren zur herstellung von graben-speicherzellen Download PDF

Info

Publication number
DD280851A1
DD280851A1 DD32687089A DD32687089A DD280851A1 DD 280851 A1 DD280851 A1 DD 280851A1 DD 32687089 A DD32687089 A DD 32687089A DD 32687089 A DD32687089 A DD 32687089A DD 280851 A1 DD280851 A1 DD 280851A1
Authority
DD
German Democratic Republic
Prior art keywords
layer
oxide
trench
trenches
storage
Prior art date
Application number
DD32687089A
Other languages
English (en)
Inventor
Ulli Schmidt
Horst Griesbach
Original Assignee
Dresden Forschzentr Mikroelek
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dresden Forschzentr Mikroelek filed Critical Dresden Forschzentr Mikroelek
Priority to DD32687089A priority Critical patent/DD280851A1/de
Publication of DD280851A1 publication Critical patent/DD280851A1/de

Links

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung von Graben-Speicherzellen in CMOS-Technologie fuer hoechstintegrierte Speicherschaltkreise. Die Graben-Speicherzelle beinhaltet dabei einen vorzugsweise quadratischen Stempel, der an den unteren Teilen der Waende einen Speicherkondensator und den oberen Teilen einen Auswahltransistor enthaelt. Vorzugsweise ist eine Speicherzelle einem Stempel zugeordnet. Erfindungsgemaess erfolgt eine erste Graben-RIE unter Benutzung eines Oxidspacers auf der Oberflaeche der Stempel, der eine Schichtfolge umhuellt. Nach Einbringen von Kanalstoppern auf die Grabenboeden und einer Dotierung an den Waenden wird nach Entfernen des Oxidspacers, Einbringen eines Feldoxides auf die Grabenboeden eine Speicherschicht implantiert und mit Speicheroxid isoliert. Nach teilweisem Fuellen der Graeben mit einer Speicherplatte und Isolieren dieser mit Feldoxid werden die Oxidspacer und eine Oxidschicht auf den oberen Teilen der Waende entfernt und unter Benutzung einer vorher von den Oxidspacern umhuellten Nitridschicht erfolgt eine zweite Graben-RIE der oberen Teile der Waende. Nach Einstellung der Schwellspannung in den Kanalgebieten wird Gateoxid gebildet und der Auswahltransistor komplettiert. Fig. 7

Description

Hierzu 3 Seiten Zeichnungen
Anwendungsgebiet der Erfindung
Die Erfindung wird zur Herstellung von Speichorzellen für höchtintegrierte Speicherschaltkreise verwendet. Dabei enthält die Matrix sich in einom Raster kreuzenden Gräben, zwischen denen Stempel von etwa 3 pm Höhe stohenbleibon. Jedem Stempel ist eine Speicherzelle mit Speicherkondensator und Auswahltransistor zugeordnet.
Charakteristik des bekannten Standes der Technik
Es sind verschiedene Herstellungsverfahren für Graben-Speicherzellen bekannt.
In der DE-OS 3525418 ist ein Verfahren beschrieben, bei dem von einem p-rfotierten Siliziumsubstrat ausgegangen wird, auf dem sich eine η-dotierte Schicht befindet. Darauf befindet sich in dieser Reihenfolge eine dünne Schicht Oxid, darauf eine Nitridschicht und eine Oxidschicht.
In einer Lackmaske werden Inseln mit der Schichtfolge Oxid, Nitrid und Oxid auf dem η-Silizium erzeugt und nach dem Lackentfernen mittels PIE Gräben der geringeren Tiefe erzeugt. Die Breite der Gräben wird durch die Lateralmaße der Lackmaske bzw. der Inseln bestimmt.
Nach Oxidabscheidung an den Wänden und RIE-Oxidentfernung von den Grabenböden wird in einer zweiten RIE unter Benutzung des Oxides an den Wänden als Ätzmaske eine zweite Grabenätzuim durchgeführt.
Der Graben wird nun mit n-Polysilizium gefüllt, und durch Ausdiffusion wird unterhalb des ftestoxidos das Substrat umdofiert, so daß eine Speicherschicht für den Kondensator der Zelle entsteht.
Danach wird das Polysilizium durch RIE entfernt und durch Tieforätzen die η-Schicht auf den Grabenböden abgetragen.
Anschließend werden Kanalstopper, Bodenisolation, Speicheroxid und die Speicherplatte bis in Hohe des Restoxides eingebracht, die an Her Oberfläche mit Feldoxid bedeckt wird.
Nach Einbringen der Kanalstopper sowie der Isolation auf den Grabenböden, der Abscheidung von Speicheroxid an den Wänden der Stempel wird der Graben teilweise mit dem η-dotierten Speicher-Polysilizium gefüllt, das an der Oberfläche mit Feldoxid bedockt wird.
Nsch diesem Verfahrensschritt wird Oxid eingeoracht und dieses in einer Lackmaske mittels RIE aus bestimmten Gräben entfernt.
Nach Einstellen der Schwellspannung und der Bildung von Gateoxid in den freiliegenden Grabenteilen wird das Wortleitungs-Polysilizium abgeschieden und strukturiert und danach in bekannter Weise die Speicherzelle komplettiert.
Nachteilig sind die vielen Grabenätzschritte in diesem Verfahren sowie das Zwischenfüllen der Restgräben mit Oxid.
In der EP-Anm. 198ß90 werden in ein p-Substrat mit einer p-Epitaxieschicht Gräben eingebracht, deren Wände nach Aufbringen einer η-dotierten Oxidschicht durch Ausdiffundieren umdotiert werden.
Nach teilweisen Fülltin der Gräben und Aufbringen von Feldoxid wird die obere Zone des Stempels durch Ausdiffusion umdotiert.
Anschließend wird das eingebrachte Wortleitungs-Polysilizium strukturiert und die Speicherzelle in bekannter Weise komplettiert.
Nachteilig ist hierbei, daß die Kanalgebiete erst η dotiert waren und danach unidotiert werden, wodurch sich die Eigenschaften der Auswahltransistoren verschlechtern.
Ziel der Erfindung
Das Ziel der Erfindung besteht in der Schaffung einer einfachen Technologie bei der Herstellung von Grabenzellen, ohne daß die Kanalgebiete der Auswahltransistoren umdctiert werden müssen.
Darlegung des Wesens der Erfindung
Die Aufgabe der Erfindung besteht darin, ein Verfahren zur Herstellung von Graben-Speicherzellen anzugeben, das unter Benutzung weniger RIE-Zyklen zur Grabenstrukturierung ein Einstellen der Schwellspannung der Kanalgebiete von den Auswahltransistoren ohne Umdotierung ermöglicht.
Das Verfahren zur Herstellung von Graben-Speicherzellen geht von einer Halbleiterscheibe mit einem p-Substrat aus, auf dem sich ein thermisches Oxid von etwa 10nm befindet. Unter dem Oxid befindet sich eine n-Schicht.
Auf dem Oxid wurde eine Nitridschicht abgeschieden.
Diese Schichtfolge wird in einer Lsckmaske zu Lackinseln strukturiert. Danach wird die Schichtfolge in einer RIE bis auf die η-Schicht strukturiert, so daß nach Lackentfernung Inseln der Schichtfolgu verbleiben.
Unter Benutzung der Inseln der Schichtfolge als Ätzmaske für eine weitere RIE wird ein System sich kreuzender Gräben erzeugt, zwischen denen quadratische Stempel stehenbleiben, dio später den Spuicherkondensato: sowie don Auswahltransistor der dem Stempel zugeordneten Speicherzelle tragen.
In die Grabenböden werden durch eine p-lmplantation Kanalstopper eingebracht, und danach wird eine Oxidation durchgeführt.
Dabei entsteht an den Wänden der Stempel dünneres und auf den Grabenböden dickeres Feldoxid als Isolationsmittel. Durch Überätzen wird das Feldoxid von den Wänden entfernt.
Nach Bilden eines dünnen Streuoxides wird an den Wänden durch Implantation eine η-dotierte Speicherschicht für den Speichorkondensator gebildet, die nach Überätzen des Streuoxides mit einem dünnen Speicheroxid isoliert wird.
Anschließend werden die Gräben mit einer Polysilizium-Speicherplatte für den Spoicherkondonsator teilweise gefüllt, an deren Oberfläch > durch Oxidation ein Feldoxid als Isolationsmittel erzeugt wird.
Nach Überätzen des an den Wänden sich befindenden Oxides, wobei noch restliches reldoxid auf der Speich 'rplatte zurückbleibt, werden an den Wänden der Stempel oberhalb des Isolationsmittels Kanalgebiete für dio Auswal !transistoren erzeugt, die nach Entfernen technologischer Schichten mit Gateoxid abgedeckt werden.
Danach wird eine Leitbahnschicht aus η-dotiertem Polysilizium in den restlichen Gräben abgeschieden, wöbe! nach Planarisierung die Oberfläche der Leitbahnschicht mit der Oberfläche der Stempel im wesentlichen eine Ebene bildet.
In einer weiteren Lackmaske wird nun die Leitbahnschicht bis auf das Isclationsmittol an der Oberseite der Speicherplatte zu Wortleitungen strukturiert.
Danach wird eine Isolationsschicht, die die restliche Leitbahnschicht und die Oberseite der Stempel bedeckt, abgeschieden, wobei die restlichen Giäben mit ausgefüllt werden.
Auf diese Isolationsschicht wird nach dem Ätzen von Kontaktlöchern eine zweite Leitbahnschicht z. "V aus Silized abgescniodon und zu Bitleitungen strukturiert.
Erfindungsgemäß wird vor der Strukturiorung der Schichtfolge aus dem Oxid und der Nitridschicht auf die Nitridschicht noch eine Polyschicht abgeschieden. Nach dem Strukturieren der Schichtfolge bis auf die η-Schicht werden Inseln aus Oxid, der Nitridschicht und der n*-dotierten Polyschicht erhalten.
Die Polyschicht der Inseln wird nun zu Oxidspacern oxidiert, die die Nitridschicht sowohl an der Oberseite wie auch an den Seiten vollständig bedecken. Die an der Oberfläche wie auch an den Seiten vollständig bedecken. Die an der Oberfläche der n- Schicht ebenfalls sich bildende Oxidschicht ist aber auf Grund geringerer Dotierung dünner, .so daß nach Überätzen die Oxidschicht entfernt wird, aber die Oxidsparer nach dem Überätzon dio Nitridschicht weiterhin umschließen. Bei dem RIE-Grabenätzen dienen die Later almaße der restlichen Oxidspacer als Ätzmpske.
Nach dem teilweisen Füllen der Gräben mit der Speicherplatte werden durch ein Oxidätzen die Oxidspacer entfernt, bevor das Feldoxid als Isolationsmittel auf der Speicherplatte aufgebracht wird.
Danach wird das Oxid von den Wänden der Stempel oberhalb dos Feldoxides entfernt und anschließend unter Benutzung der restlichen Nitridschicht der Inseln als Ätzmaske die n-doticrio Speicherschicht bis in Höhe des Isolationsmittels auf der Speicherplatte durch eine RIE entfernt.
Nach Entfernen der oberen Speicherschicht liegt an den oberen Teilen der Wände zwischen der η-Schicht und der n-Speicherschicht das p-Substiat zur Bildung von den Kanalgebieten dor Auswahltransistoren frei. Ohne den Leitfähigkeitstyp zu ändern, wird nun die Schwellspannung der Kanalgebiete einnestellt.
Vorteilhaft ist es, die Schwellspannung der Kanalgebiete ohne Umdotierung der n-Speicherschicht einzustellen.
Ausführungsbeispiel
Die Erfindung ist nachstehend in einem Ausführungsbeispiel und anhand dreier Zeichnungen näher erläutert. Dabei zeigen:
Fig. 1: das Ausgangsmaterial für das Verfahren zur Herstellung von Graben-Speicherzellon
Fig. 2: das Substrat mit den Inseln der Schichtfolge
Fig. 3: mit den Oxidspacern für oie Ätzmaske
Fig.4: mit den Gräben nach der ersten RIE
Fig. 5: mit der Grabenbodenisolation
Fig. 6: mit dem Speicheroxid und der Speicherplatte
Fig. 7: nach Ätzen dai Oxidspacer und Isolation der Speicherplatte
Fig. 8: nach der zweiten RIE mit den Kanalgebieten und dem Gateoxid
Fig. 9: mit den strukturierten Wortleitungen
Fig. 10: die vollständige Graben-Speicherzelle.
In Fig. 1 ist als Ausgangsmaterial eine Siliziumscheibe mit einem p-dotierten Substrat 1 mit einer Dotierung von 1 ...5 x 10l5Bor/ cm3 dargestellt. Auf dem Substrat 1 befindet sich eine n+-dotierte Schicht 2, ein thermisches Oxid 3 von 10 nm, eine Nitridschicht 4 von 100nm und eine η-dotierte Polyschicht 5 von 1Ü0nm.
In einer ersten Lackmaske wird ein Raster von quadratischen Lackinsaln 6 mit einer Kantenlänge von 0,3μΓη bei einem gegenseitigem Abstand von 1,1 pm erzeugt. Mittels reaktiver Ionenätzung (RIE) wird zwischen den Lackinseln 6 die Schicht 2 freigelegt, so daß quadratische Inseln 7 des Schichtsystems stehenbleiben, wie in Fig.2 gezeigt ist.
Im nächsten Schritt wird die auf den Inseln 7 stehengebliebene Polyschicht 5 zu einem Oxidspacer 8 oxidiert, wobei der Oxidspacer 8 die Nitridschicht 4 sowie das Oxid 3 umfaßt. Das Silizium der Schicht 2 oxidiert dabei deutlich langsamer, und eine Oxidschicht 9 von etwa 40nm Dicke bei einer Dicke des Oxidspacers 8 von etwa 200nm wird erzeugt, wie in Fi.3 dargestellt ist.
Nachfolgend wird die Oxidschicht 9 abgeätzt, wobei der Oxidspacer 8 überätzt wird und noch eine Dicke von etwa 160 nm aufweist, mit der dieser die Nitridschicht 4 lateral und nach oben umhüllt.
Zwischen den Oxidspacern 8 liegt das Silizium der Schicht 2 frei. In einer zweiten RIE wird unter Benutzung der Oxidspacer 8 als Ätzmaske ein System von sich rechtwinklig kreuzenden Gräben 10 mit einer Tiefe von 3μηι eingeätzt, wobei zwischen den Gräben 10 Stempel 11 mit oiner Kantenlänge von etwa 1,2pm bei einer Breite der Gräben 10 von etwa 0,8pm stehenbleiben, wie in Fig.4 dargestellt ii>t.
Nach dem Bilden eines thermischen Streuoxides von etwa 10 nm Dicke werden durch Ionenimplantation auf den Grabenböden 12 p-Kanalstopper 13 gebildet, wobei die Wunde 14 der Stempel 11 eine geringere Dosis erhalten. In siner folgenden Oxidation wächst auf den Grabenbödon 12 dickeres Feldoxid als Isolationsmittel 15 als auf den Wänden 14 auf, wobei das Isolationsmittel 15 von den Wänden 14 durch eine folgende Überätzung entlernt wird.während auf den Grabenböden 11 nach
der Überätzung noch restliches Isolationsmittel 15 stehenbleibt, wie in Fig. 5 dargestellt is:.
Die Implantation 6rfolgt dabei mit einer Energie E = 60keV, um nicht durch die Oxidspacer 8 und die Nitridschicht 4 die n-dotierte Schicht 2 umzudotieren.
Im folgenden Verfahrensschriit wird zunächst ein thermisches Streuoxid von etwa 10nm Dicke gebildet und anschließend erfolgt eine η-Dotierung der Wände 14, wodurch an den Wänden 14 eine Speicherschicht 16 erhalten wird. Nach einem
Überätzen liegt nun an den Wänden 13 das Silizium de.' n-Speicherschicht 16 frei, und es wird thermisches Speicheroxid 17 von etwa 15nm Dicke erzeugt. Danach wird η-dotiertes Polysilizium abgeschieden, planarisiert und RIE - geätzt, bis das Polysilizium die Gräben 10 als eine Speicherplatte 18 zu Vj Höhe füllt, wie in Fig.6 dargestellt ist.
Im folgenden Schritt wird zunächst ein Oxidiitzen durchgeführt, wobei die Oxidspacer 8 und das Speicheroxid 17 im oberen Drittel der Gräben 10 entfernt werden. Danach wird in einer Oxidation auf der Oberseite der Speicherplatte 18 dickeres und an den Wänden 14 dünneres Feldoxid als ein Isolationsmittel 19 erzeugt, wobei nach einem Überfitzen das Isolationsmittel 19 von den Wänden 14 entfernt wird und auf der Speicherplatte 18 restliches Isolationsmittel 19 stehenbleibt, wie in Fig. 7 gezeigt ist.
!n einer weiteren RIE wird nun unter Benutzung der restlichen Nitridschicht 4 sowie des restlichen Isolationsmittels 19 als Ätzmaske die Wand 14 d<3r Stempel 11 in einer Dicke von etwa 160nm bis in Höhe des Isolationsmittels 19 abgotragon.
Auf dem jetzt freiliegendem p-Silizium des Substrates 1 wird danach Streuoxid mit einer Dicke von 10nm erzeugt und anschließend durch eine p-lmplantation die Schwellspannung von Kanalgebieten 20 eingestellt, die zwischen der Schicht 2 und der Speicherschicht 16 angeordnet sind.
Nsch Überätzen des Streuoxides wird die Oberfläche der Kanalgebiete 20 mit thermischem Gnteoxid 21 überzogen, wie in Fig. 8 dargestellt ist. Im folgenden Verfahrensschritt wird eine weitere Leitbahnschicht 22 abgeschieden und planarisiert, bis die Gräben 10 bis in Höhe des Oxids 3 damit gefüllt sind, um später kapazitive Kopplungen zu vermeiden.
Diese Lbitbahnschicht 22 wird nun d6rar». strukturiert, daß jeweils ein Streifen der Leitbahnschicht 22 von Mitte Stempel 11 bis Mitte Graben 10 als Wortloitung stehenbleibt bei jeweils einem Zwischenraum von Mitte Graben 10 bis Mitte Stempel 11, wie in Fig. 9 dargestellt ist. Die Leitbahnschicht 22 besteht dabei aus n+-dotiertem Polysilizium für die Wortleitungen.
Diese Leitbahnschicht 22 wird nun derart strukturiert, daß jeweils ein Streifen der Leitbahnschicht 22 von Mitte Stempel 11 bis Mitte Graben 10 als Wortleitung stehenbleibt bei jeweils einem Zwischenraum von Mitte Graben 10 bis Mitte Stempel 11, wie in Fig. 9 dargestellt ist. Die Leitbahnschicht 22 besteht dabei aus n*-dotiertem Polysü'zium für die Wortleitungen.
Nach Oxidation der freiliegenden Flächen der Leitbahnschicht 22 werden die restlichen Teile der Gräben 10 und die gesamte Oberfläche der Stempel 11 mit einer Isolationsschicht 23 bedeckt und diese so planarisiert, daß die Isolationsschicht 23 die gesamte Fläche sowohl der Gräben 10 als auch der Stempel 11 bedeckt.
Nach Ätzen von Kontaktlöchern 24 durch die Isolationsschicht 23 und durch die Nitridschicht 4 bis auf die n-Schichl 2 an der Oberseite der Stempel 11 wird eino weitere Leitbahnschicht 25 aus einem Silizid abgeschieden und zu Bitleitungen strukturiert, wie in Fig. 10 dargestellt ist.
Reinigungsschrittü und andere naheliegende Pi Dßezschritte sind hier nicht aufgeführt.

Claims (3)

1. Verfaliren zur Herstellung von Graben-Speicherzellen, bei dem auf einem p-Substrat an der Oberfläche eine η-Schicht erzeugt wird und eine Sohichtfolge von einem thermischen Oxid und einer Nitridschicht abgeschieden wird, wobei die Schichtfolge bis zur η-Schicht strukturiert wird, wobei danach unter Benutzung vor Inseln der Schichtfolge als Ätzmaske mittels einer RIE ein Syrtem sich kreuzender Gräben erzeugt wird, wobei woiterhin die Grabenböden anschließend isoliert werden, wobei weiterhin an den Wänden der Stempel, die zwischen den Gräben angeordnet sind, eine n-Speicherschicht gebildet wird, die danach mit Speicheroxid isoliert wird, wobei die Gräben anschließend mit einer Speicherplatte teilweise gefüllt werden, an deren Oberfläche ein Isolationsmittel erzeugt wird, wobei weiterhin an den Wänden der Stempel oberhalb des Isoiationsmittels Kanalgebiete erzeugt werden, die danach mit Gatooxid abgedeckt werden, wobei weiterhin eine Leitbahnschicht in den restlichen Gräben abgeschieden wird, die bis auf das Isolationsmittel an der Oberfläche der Speicherplatte strukturiert wird, wobei eine Isolationsschicht, die die restliche Polyschicht und die Oberseite der Stempel bedeckt, abgeschieden wird und wobei nach Ätzen von Kontaktlöchorn eine weitere Leitbahnschicht abgeschieden und strukturiert wird, gekennzeichnet dadurch, daß vor der Strukturierung der Schichtfolge aus dem Oxid (3) und der Nitridschicht (4) noch eine Polyschicht (5) abgeschieden wird, daß nach dem Strukturieren der Inseln (7) die restliche Polyschicht (5) zu Oxidspacern (8) oxidiert und die Oberfläche überätzt wird, daß nach dem teilweisem Füllen der Gräben (10) mit der Speicherplatte (18) die Oxidspacer (8) entfernt werden, daß nach dem Aufbringen des Isolationsmittels (19) auf die Speicherplatte (18) das Oxid von den oberen Teilen der Wände (14) entfernt wird und danach unter Benutzung der restlichen Nitridschicht (4) als Ätzmaske die Speicherschicht (16) bis in Höhe des Isolationsmittels (19) entfernt wird und daß die Schwellspannung von Kanalgebieten (20), die zwischen der n-Schicht (2) und der restlichen Speicherschicht (16) angeordnet sind, ohne Änderung des Leitfähigkeitstypes eingestellt wird.
2. Verfahren nach Anspruch 1, gekennzeichnet dadurch, daß durch eine Ausdiffusion aus einer dotierten Schicht, die anschließend entfernt wird, die Schwellspannung eingestellt wird.
3. Verfahren nach Anspruch 1, gekennzeichnet dadurch, daß ein Streuoxid aufgebracht wird, danach durch Implantation die Schwellspannung eingestellt wird und das Streuoxid entfernt wird.
DD32687089A 1989-03-27 1989-03-27 Verfahren zur herstellung von graben-speicherzellen DD280851A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DD32687089A DD280851A1 (de) 1989-03-27 1989-03-27 Verfahren zur herstellung von graben-speicherzellen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD32687089A DD280851A1 (de) 1989-03-27 1989-03-27 Verfahren zur herstellung von graben-speicherzellen

Publications (1)

Publication Number Publication Date
DD280851A1 true DD280851A1 (de) 1990-07-18

Family

ID=5607920

Family Applications (1)

Application Number Title Priority Date Filing Date
DD32687089A DD280851A1 (de) 1989-03-27 1989-03-27 Verfahren zur herstellung von graben-speicherzellen

Country Status (1)

Country Link
DD (1) DD280851A1 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2370694A (en) * 2000-09-09 2002-07-03 Zetex Plc Fabricating a source region of a UMOS power device
WO2006028705A2 (en) * 2004-09-01 2006-03-16 Micron Technology, Inc. Mask material conversion
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US8030222B2 (en) 2004-08-31 2011-10-04 Round Rock Research, Llc Structures with increased photo-alignment margins
US8088691B2 (en) 2006-08-31 2012-01-03 Micron Technology, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
US8222105B2 (en) 2005-08-31 2012-07-17 Micron Technology, Inc. Methods of fabricating a memory device
US8674512B2 (en) 2004-09-02 2014-03-18 Micron Technology, Inc. Method to align mask patterns

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2370694A (en) * 2000-09-09 2002-07-03 Zetex Plc Fabricating a source region of a UMOS power device
GB2370694B (en) * 2000-09-09 2004-06-30 Zetex Plc Implantation method
US8030222B2 (en) 2004-08-31 2011-10-04 Round Rock Research, Llc Structures with increased photo-alignment margins
WO2006028705A2 (en) * 2004-09-01 2006-03-16 Micron Technology, Inc. Mask material conversion
WO2006028705A3 (en) * 2004-09-01 2006-04-13 Micron Technology Inc Mask material conversion
US8674512B2 (en) 2004-09-02 2014-03-18 Micron Technology, Inc. Method to align mask patterns
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US8222105B2 (en) 2005-08-31 2012-07-17 Micron Technology, Inc. Methods of fabricating a memory device
US8088691B2 (en) 2006-08-31 2012-01-03 Micron Technology, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures

Similar Documents

Publication Publication Date Title
DE2502235C2 (de)
DE4445345C2 (de) Verfahren zur Herstellung eines Bipolartransistors
DE3525418A1 (de) Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE10328577A1 (de) Nichtflüchtige Speicherzelle und Herstellungsverfahren
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE4239142A1 (de)
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE4116690A1 (de) Elementisolationsaufbau einer halbleitereinrichtung und verfahren zur herstellung derselben
DE4424933A1 (de) Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben
EP0293641B1 (de) Verfahren zur Herstellung eines voll selbstjustierten Bipolartransistors
DE102005022306A1 (de) Feldeffekttransistoren (FET) und Verfahren zum Herstellen von Feldeffekttransistoren
DE19909993A1 (de) Verfahren zum Bilden von Bipolartransistoren mit selbstausrichtender epitaktischer Basis
DE10234392A1 (de) Halbleiterbauelement mit Gate-Elektrodenstruktur und Herstellungsverfahren hierfür
DE19615692C2 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
EP1125328B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
WO2000033383A1 (de) Dram-zellenanordnung und verfahren zur deren herstellung
DE10012112C2 (de) Steg-Feldeffekttransistor und Verfahren zum Herstellen eines Steg-Feldeffekttransistors
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
DE10109564A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
DE102019122443A1 (de) Transistoren mit Halbleiter-Stapelschichten als Kanäle
EP0467081B1 (de) Verfahren zur Herstellung eines Bipolartransistors
DE19750221A1 (de) Halbleiterbauteil mit MOS-Gatesteuerung sowie Verfahren zu seiner Herstellung
DE19629774A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben

Legal Events

Date Code Title Description
RPV Change in the person, the name or the address of the representative (searches according to art. 11 and 12 extension act)
ENJ Ceased due to non-payment of renewal fee