DE4445345C2 - Verfahren zur Herstellung eines Bipolartransistors - Google Patents

Verfahren zur Herstellung eines Bipolartransistors

Info

Publication number
DE4445345C2
DE4445345C2 DE4445345A DE4445345A DE4445345C2 DE 4445345 C2 DE4445345 C2 DE 4445345C2 DE 4445345 A DE4445345 A DE 4445345A DE 4445345 A DE4445345 A DE 4445345A DE 4445345 C2 DE4445345 C2 DE 4445345C2
Authority
DE
Germany
Prior art keywords
layer
polysilicon
insulating layer
collector
polysilicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4445345A
Other languages
English (en)
Other versions
DE4445345A1 (de
Inventor
Byung-Ryul Ryum
Tae-Hyeon Han
Deok-Ho Cho
Soo-Min Lee
Seong-Hearn Lee
Jin-Young Kang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KOREA TELECOMM AUTHORITY SEOUL
Electronics and Telecommunications Research Institute ETRI
Original Assignee
KOREA TELECOMM AUTHORITY SEOUL
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KOREA TELECOMM AUTHORITY SEOUL, Electronics and Telecommunications Research Institute ETRI filed Critical KOREA TELECOMM AUTHORITY SEOUL
Priority to DE4445345A priority Critical patent/DE4445345C2/de
Priority to GB9425603A priority patent/GB2296376B/en
Priority to FR9415539A priority patent/FR2728388A1/fr
Priority to US08/358,825 priority patent/US5496745A/en
Publication of DE4445345A1 publication Critical patent/DE4445345A1/de
Application granted granted Critical
Publication of DE4445345C2 publication Critical patent/DE4445345C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/011—Bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions

Description

Die Erfindung betrifft Verfahren zur Herstellung eines Bipolartransistors, unter Verwendung einer erhöhten Grabenisolierung, so daß seine Integrationsfähigkeit und sein Leistungsvermögen erhöht wird.
Zur Verbesserung der Betriebskennlinnien einer Halbleiterschaltung wurden verschiedene Bipolartransistoren mit Hetero-Übergang entwickelt. Ein typischer Bipolartransistor hat eine SiGe-Basis, anstelle einer Silizium-Basis, und verwendet die Merkmale des sich einengenden Energiebandabstands und der Abstufung, abhängig vom Ge-Gehalt der SiGe-Basis.
Ähnlich wie ein herkömmlicher Transistor mit Homo-Übergang, verwendet ein derartiger Bipolartransistor mit Hetero-Übergang ein Polysilizium als Bauteilwerkstoff zur Bildung einer störstellenleitenden Basis und einer Emitterelektrode zusätzlich zu einer Störstellendiffusionsquelle der Emitterelektrode und einen SiGe-Werkstoff als Bauteilwerkstoff zur Bildung einer eigenleitenden Basis, wodurch die Effektivität der Emitterinjektion erhöht wird. Da die eigenleitende Basis von einer ultradünnen Schicht gebildet wird, die mit hoher Störstellenkonzentration dotiert ist, kann in dem Bipolartransistor die Stromverstärkung und die Schaltgeschwindigkeit verbessert werden.
Da die Integration einer Halbleiterschaltung immer mehr erhöht, d. h. da eine Halbleiterschaltung in der Größe vermindert werden soll, wurde ein selektives epitaktisches Aufwachsverfahren entwickelt, um eine epitaktische dünne Schicht bzw. Film zu bilden. Es wurde auch erforscht, daß ein metallischer Silicidfilm, beispielsweise ein TiSi2-Film anstelle eines Polysiliziumfilms als dünner Film für die Basiselektrode verwendet wird.
Fig. 1 zeigt den Aufbau eines bekannten npn-Bipolartransistors mit Heteroübergang, bei dem eine eigenleitende SiGe-Basis durch Selbstjustierung und selektives epitaktisches Aufwachsen hergestellt wird.
Die Herstellung des Bipolartransistors wird nun anhand von Fig. 1 kurz beschrieben.
Nach der aufeinanderfolgenden Ausbildung eines n+-Subkollektors 2 und eines n--Kollektors 3 auf einem Siliziumsubstrat 1 wird eine Grabenisolierung durch Ausbildung eines Grabens und Füllen eines Isoliermaterials in den Graben vorgenommen, wodurch eine Trenn-Isolierschicht 4 gebildet wird.
Danach wird nacheinander eine Isolierschicht 5 in Form eines Musters, eine p+-Polysiliziumschicht 6, eine Isolierschicht 7 und eine Seitennitridschicht 8 darauf ausgebildet, wodurch ein n-Kollektorbereich 9 bestimmt wird. Danach werden Fremdatome selektiv in den n-Kollektorbereich 9 implantiert. Die p+- Polysiliziumschicht 6 dient als Dünnfilm-Basiselektrode.
Danach wird auf einem definierten aktiven Bereich durch Gasquellen- Molekularstrahlepitaxie (MBE) eine eigenleitende SiGe-Basis 10 gebildet und eine Polysiliziumschicht 11 wird durch selektives epitaktisches Aufwachsen gebildet. Die Polysiliziumschicht 11 dient zur elektrischen Verbindung der p+- Polysiliziumschicht 6 mit der SiGe-Basis 10. Damit ist der Bereich, in dem eine parasitäre Kapazität zwischen dem Kollektor und der Basis auftritt, lediglich durch die Polysiliziumschicht 11 begrenzt.
Schließlich wird nach Bildung einer Seitenwand-Isolierschicht 12 an der eigenleitenden SiGe-Basis ein Emitter 13 durch Selbstjustierung ausgebildet und die Elektroden 15 werden durch Metallisierung gebildet. Dies ergibt den in Fig. 1 dargestellten Bipolartransistor mit Hetero-Übergang.
Wie oben beschrieben wurde, wird die eigenleitende Basis 10 aus einem SiGe-Werkstoff gebildet, wodurch die Effektivität der Emitterinjektion erhöht wird. Zusätzlich dazu sind der Kollektor und die Basis sowie der Emitter und die Basis jeweils selbstjustierend ausgebildet.
Da der Bereich, in dem eine parasitäre Kapazität auftreten kann, auf einen Musterbereich beschränkt ist, der durch die Seitennitridschicht 8 und die Seitenwand-Isolierschicht 12 gebildet wird, kann der parasitäre Widerstand der Basis durch Einstellung der Dicke des Musterbereichs reduziert werden.
Da jedoch der Bereich mit der parasitären Kapazität zwischen den Kollektor und der Basis duch ein Muster der Polysiliziumschicht 11 unter Verwendung eines lateralen Trockenätzens bestimmt wird, wird die Stabilität des Bestimmungsverfahrens hinsichtlich der Einheitlichkeit und der Wiederholbarkeit vermindert, so daß ein solcher Bipolartransistor in seinem Leistungsvermögen vermindert ist.
Da beim bekannten Verfahren ein selektives epitaktisches Aufwachsen, das extrem langsam ausgeführt wird, zweimal verwendet wird, um die Basis 10 und die Polysiliziumschicht 11 zu bilden, und die Bauelementwerkstoffe der Basis und der Polysiliziumschicht voneinander verschieden sind, ist die Herstellungsfolge kompliziert und der Herstellungsertrag beträchtlich vermindert.
Wenn zusätzlich Polysilizium auf der ultradünnen Basis 10 aufwächst, und zwar selbst dann, wenn dies nur zu einem sehr geringen Maße erfolgt, so hat dies auf den Bipolartransistor eine gravierend schlechte Auswirkung, so daß dieser fehlerhaft arbeitet.
Weitere Verfahren zur Herstellung von Bipolartransistoren sind beispielweise bekannt aus den japanischen Patentanmeldungen JP 63-156358 A, JP 61-269373 A und JP 3-206621 A.
Eine Aufgabe der Erfindung besteht darin, ein Verfahren zur Herstellung eines Bipolartransistors zu schaffen, bei dem die Integration und sein Leistungsvermögen unter Verwendung einer erhöhten Grabenisolierung verbessert werden kann.
Verfahren zur Herstellung eines Bipolartransistors gemäß der vorliegenden Erfindung sind in den Patentansprüchen 1 und 6 beschrieben. Die Unter­ ansprüche 2 bis 5 bzw. 7 bis 9 beschrieben besondere Ausführungsformen der Erfindung.
Bei diesen Verfahren hat die Isolierschicht eine Dicke von 30 bis 50 nm, die erste Polysiliziumschicht eine Dicke von etwa 200 nm, wobei die Dicke der zweiten Polysiliziumschicht und der Nitridschicht jeweils bestimmt wird in Abhängigkeit von einem Polierauswahlverhältnis der Grabentiefe zur Trenn- Isolierschicht.
Bei diesen Verfahren wird die Trenn-Isolierschicht gebildet aus Si3N4, SiO2, Silikatglas, das Bor und Phosphor enthält.
Bei diesen Verfahren wird die Emitterschicht gebildet von einer aus einschichtigen Siliziumschicht, die mit einer Störstellenkonzentration von 1 × 1020 cm-3 oder mehr dotiert ist.
Bei diesen Verfahren wird die Emitterschicht von einer Mehrschichtstruktur gebildet, die besteht aus einer unteren Schicht, die von einem Einkristallsilizium von 1018 cm-3 oder weniger gebildet wird, und einer auf der unteren Schicht ausgebildeten oberen Schicht aus Polysilizium, die mit einer Störstellenkonzentration von 1 × 1020 cm-3 oder mehr dotiert ist.
Die Erfindung wird anhand der Zeichnungen näher beschrieben. Es zeigen:
Fig. 1 eine Querschnittsansicht zur Erläuterung des Aufbaus eines Bipolartransistors mit Hetero-Übergang, der nach einem bekannten Verfahren hergestellt wird;
Fig. 2 eine Querschnittsansicht zur Darstellung des Aufbaus eines Bipolartransistors, der nach einem erfindungsgemäßen Verfahren hergestellt wird;
Fig. 3A bis 3N Querschnittsansichten zur Veranschaulichung der einzelnen Verfahrenschritte zur Herstellung des Bipolartransistors nach Fig. 2, gemäß einer Ausführungsform der Erfindung; und
Fig. 4A bis 4H Querschnittsansichten zur Veranschaulichung der Verfahrenschritte zur Herstellung des Bipolartransistors nach Fig. 2, gemäß einer weiteren Ausführungsform der Erfindung.
Fig. 2 zeigt den Aufbau des Bipolartransistors, der entsprechend dem erfindungsgemäßen Herstellungsverfahren hergestellt wird.
Der Bipolartransistor nach Fig. 2 weist ein Siliziumsubstrat 21 mit einem darin vergrabenen Kollektor 22, einen Kollektor 23, der durch Gräben definiert ist, die mit einer Isolierschicht gefüllt sind, eine auf dem Kollektor 23 ausgebildete eigenleitende Basis 30, eine störstellenleitende Basis 26, die, mit einer Thermooxidschicht 25 dazwischen, von dem Siliziumsubstrat 21 elektrisch isoliert ist, eine leitende Polysiliziumschicht 31, die in Selbstjustierung ausgebildet ist, um die eigenleitende Basis mit der störstellenleitenden Basis elektrisch zu verbinden, und einen Emitter auf, der auf einem Bereich der eigenleitenden Basis ausgebildet ist und von einem mit Fremdatomen dotierten Polysilizium gebildet wird.
Bei dem Verfahren zur Herstellung des Bipolartransistors nach Fig. 2 kann die Integration des Bipolartransistors beträchtlich erhöht werden, da die laterale Fläche des Grabens im Verhältnis zur Tiefe des Grabens erhöht wird.
Darüber hinaus kann auch die Zahl der Gräben vermindert werden, da der gesamte Kollektorbereich außerhalb des aktiven Bereichs einer thermischen Oxidation unterzogen wird.
Da bei den erfindungsgemäßen Verfahren weder eine Trenn- Isolierschicht 4, die durch ein bekanntes Grabenisolationsverfahren (wie in Fig. 1 dargestellt) hergestellt wird, noch eine Isolierschicht 5 zur Bestimmung eines aktiven Bereichs erforderlich sind, kann der Bipolartransistor in seiner Größe vermindert und die zwischen dem Unterkollektor und dem Substrat auftretende parasitäre Kapazität vermindert werden.
Zusätzlich kann die Dicke einer Isolierschicht zur Bestimmung der eigenleitenden und störstellenleitenden Basen 30, 26 beliebig gesteuert werden, ähnlich wie bei einem flachen Graben, wodurch die parasitäre Kapazität der Metallverbindung vermindert werden kann.
Emitter, Basis und Kollektor sind alle selbstjustierend ausgebildet, wodurch die Folge der Verfahrensschritte zur Herstellung des Bipolartransistors vereinfacht werden kann.
Bezugnehmend auf Fig. 3a ist ein Siliziumsubstrat 21 mit n-- Störstellenionen implantiert. Danach wird ein Aufheizungs- bzw. Glühverfahren zur Bildung eines leitenden vergrabenen Kollektors 22 im Siliziumsubstrat 21 durchgeführt. Danach wird eine Kollektorschicht 23 über dem Siliziumsubstrat 21 ausgebildet.
Wie aus Fig. 3b zu ersehen ist, werden auf der Kollektorschicht 23 nacheinander verschiedene Schichten ausgebildet, nämlich eine Isolierschicht 4', eine erste Polysiliziumschicht 5' eine Siliziumoxidschicht 6', eine Nitridschicht 7' und eine zweite Polysiliziumschicht 8'. Die Isolierschicht 4' hat eine Dicke von 30 bis 50 nm, und die erste Polysiliziumschicht 5' hat eine Dicke von 200 nm.
Insbesondere wird die Dicke der zweiten Polysiliziumschicht 8' und der Nitridschicht 7' bestimmt in Abhängigkeit von einem Polierauswahlverhältnis (polishing selection rate) einer Grabentiefe zu einer Trenn-Isolierschicht, die nach dem folgenden Verfahren ausgebildet wird.
Wie aus Fig. 3c zu ersehen ist, wird ein Ätzverfahren unter Verwendung einer Grabenbildungsmaske zur Ausbildung eines Grabens durchgeführt. Genauer gesagt werden, nach Bestimmung eines aktiven Bereichs unter Verwendung der Grabenbildungsmaske, die dem Graben entsprechenden Bereiche nacheinander bis zu einer vorbestimmten Tiefe des vergrabenen Kollektors 22 weggeätzt. Es ist zu sehen, daß die Tiefe des in Fig. 3c dargestellten Grabens von der des in Fig. 1 dargestellten Grabens unterschiedlich ist. Der Gräben nach Fig. 3c ist bis zu einer bestimmten Tiefe der vergrabenen Schicht 22 ausgebildet, während der Graben nach Fig. 1 bis zu einer bestimmten Tiefe des Siliziumsubstrats 1 ausgebildet ist.
Eine Trenn-Isolierschicht 24' wird in den Graben gefüllt und auf der zweiten Polysiliziumschicht 8' ausgebildet. Die Trenn-Isolierschicht 24' wird gebildet aus Si3N4, SiO2 oder einem Silikatglas, das Bor und Phosphor (BPSG) enthält.
Wie aus Fig. 3d zu ersehen ist, wird ein chemisch-mechanisches Polieren bezüglich der Trenn-Isolierschicht 24' durchgeführt, bis die Oberfläche der zweiten Polysiliziumschicht 8' freigelegt ist. Dann wird die zweite Polysiliziumschicht 8' als Polierstoppmittel verwendet.
Danach wird, wie in Fig. 3e dargestellt ist, nach Entfernen der freigelegten zweiten Polysiliziumschicht 8' unter Verwendung eines Trockenätz- oder Naßätzverfahrens, eine Planarisierung der Trenn-Isolierschicht 24' durch das chemisch-mechanische Polieren durchgeführt, wobei die Nitridschicht 7' als Polierstoppmittel verwendet wird. Die Nitridschicht 7' wird auch entfernt, wie aus Fig. 3e zu ersehen ist.
Wie aus Fig. 3f zu ersehen ist, wird auf die Siliziumoxidschicht 6' und die Trenn-Isolierschicht 24' eine doppelschichtige Isolierschicht 9', 10' aufgebracht. Die doppelschichtige Isolierschicht 9', 10' dient zum Schutz des aktiven Bereichs gegen Beschädigung durch die nachfolgende thermisch Oxidation.
Nach Ausbildung einer gemusterten Fotolackschicht lediglich auf dem, durch die Gräben definierten aktiven Bereich werden die doppelschichtige Isolierschicht 9', 10', die erste Polysiliziumschicht 5' und die Isolierschicht 4', die auf einem inaktiven Bereich ausgebildet sind, nacheinander entfernt, wie es in den Fig. 3g und 3h dargestellt ist.
Wie in Fig. 3i dargestellt, wird als nächstes eine thermische Oxidschicht 25 einer thermischen Oxidation unterzogen. Während der thermischen Oxidation wird die thermische Oxidschicht 25 durch Oxidation der Kollektorschicht 23 gebildet. Die innerhalb des durch die Trenn-Isolierschicht 24 definierten aktiven Bereichs liegende Kollektorschicht 23 oxidiert wegen der doppelschichtigen Isolierschicht 9', 10' und der Trenn-Isolierschicht 24' nicht.
Nach Entfernen der lediglich auf dem aktiven Bereich ausgebildeten doppelschichtige Isolierschicht 9', 10', wie es in Fig. 3j dargestellt ist, werden nacheinander eine dritte, mit Fremdatomen dotierte Polysiliziumschicht 11', eine Isolierschicht 12' und eine Nitridschicht 13' aufgebracht.
In Fig. 3k ist dargestellt, wie eine Musterbildung durchgeführt wird, um einen Teil des aktiven Bereichs zu definieren. Danach wird ein Ätzvorgang durchgeführt, um mehrere auf der Isolierschicht 4' innerhalb des Teils des aktiven Bereichs ausgebildeten Schichten zu entfernen. Danach wird eine erste Seitenwand 28 aus einer Nitridschicht auf beiden Seiten des entfernten Teils ausgebildet, um eine störstellenleitende Basis 26 zu bilden, und die Isolierschicht 4' wird entfernt, um eine eigenleitende Basis 30 zu bilden, wie es in Fig. 31 dargestellt ist. Gleichzeitig wird in Selbstjustierung eine Verbindungspolysiliziumschicht 31 ausgebildet, um die störstellenleitende Basis 26 mit der eigenleitenden Basis 30 zu verbinden.
Wie aus Fig. 3l zu ersehen ist, wird die eigenleitende Basis 30 in einem Bereich gebildet, wo die Nitridschicht 4' entfernt wurde. Danach wird eine zweite Seitenwand 32 auf der ersten Seitenwand 28 ausgebildet, um einen Emitterbereich zu definieren.
Außerdem wird eine leitende Polysiliziumschicht aus einer einzigen Schicht auf der eigenleitenden Basis 30 aufgebracht, um den Emitter 33 zu bilden, wie es aus Fig. 3m zu ersehen ist. Die leitende Polysiliziumschicht ist mit einer hohen Störstellenkonzentration von beispielsweise 1 × 1020 cm-3 oder mehr dotiert.
Andererseits wird der Emitter von einer Mehrschichtstruktur gebildet, die eine untere Schicht aus einem Einkristallsilizium mit 1018 cm-3 oder weniger und eine auf der unteren Schicht ausgebildeten obere Schicht aus einem mit einer hohen Störstellenkonzentration von 1 × 1020 cm-3 oder mehr dotierten Polysilizium aufweist, und zwar anstelle der einschichtigen leitenden Polysiliziumschicht.
Schließlich werden, wie aus Fig. 3n zu ersehen ist, Elektroden 35 über entsprechende Kontaktöffnungen ausgebildet.
Im folgenden wird das Herstellungsverfahren des Bipolartransistors nach Fig. 2 entsprechend einer weiteren Ausführungsform der Erfindung anhand der Fig. 4a bis 4h beschrieben. Dabei werden die Bauelemente, die ähnliche Funktionen wie die Bauelemente des Bipolartransistors haben, der gemäß der in den Fig. 3a bis 3n dargestellten ersten Ausführungsform hergestellt wurde, mit den gleichen Bezugszeichen versehen und deren Beschreibung wird der Übersichtlichkeit halber weggelassen.
Beim Herstellungsverfahren gemäß der ersten Ausführungsform wird der aktive Bereich durch ein Grabenätzverfahren unter Verwendung einer Grabenbildungsmaske definiert. Bei dem Herstellungsverfahren nach der zweiten Ausführungsform wird, im Unterschied zur ersten Ausführungsform, ein aktiver Bereich durch einen relativ flachen Graben definiert, der durch eins Seitenwand- Nitridschicht gebildet wird.
Wie aus Fig. 4a, ähnlich wie Fig. 3a, zu ersehen ist, werden in einem Siliziumsubstrat 21 n--Störstellenionen implantiert und danach wird ein Aufheizungs- bzw. Glühverfahren durchgeführt, um in dem Siliziumsubstrat 21 eine leitende vergrabene Schicht 22 auszubilden. Danach wird über dem Siliziumsubstrat 21 eine Kollektorschicht 23 ausgebildet.
Wie aus Fig. 4b zu ersehen ist, werden auf der Kollektorschicht 23 nacheinander verschiedene Schichten ausgebildet, nämlich eine Isolierschicht 4', eine erste Polysiliziumschicht 5', eine Siliziumoxidschicht 6', eine Nitridschicht 7' und eine zweite Polysiliziumschicht 8'. Dabei hat die Isolierschicht 4' eine Dicke von 30 bis 50 nm und die erste Polysiliziumschicht 5' eine Dicke von etwa 200 nm.
Insbesondere wird die Dicke der zweiten Polysiliziumschicht 8' und der Nitridschicht 7' jeweils in Abhängigkeit von einem Polierauswahlverhältnis der Grabentiefe zu einer Trenn-Isolierschicht bestimmt, die nach dem im folgenden beschriebenen Verfahren ausgebildet wird.
Gemäß Fig. 4c sind aktive und inaktive Bereiche durch eine auf der zweiten Polysiliziumschicht 8' ausgebildete gemusterte Fotolackschicht (nicht dargestellt) definiert, und einige Schichten auf der ersten Polysiliziumschicht 5' des inaktiven Bereichs werden entfernt. Danach wird, nach Aufbringung einer Nitridschicht, ein Musterverfahren durchgeführt, um eine Seitenwand-Nitridschicht 54 auszubilden, und eine Siliziumoxidschicht 9' wird selektiv auf einer freiliegenden Oberfläche der ersten Polysiliziumschicht 5' und auf der zweiten Polysiliziumschicht 8' als Isolierschicht ausgebildet.
Die Breite des durch den folgenden Prozeß auszubildenden Grabens wird bestimmt in Abhängigkeit von der Breite der Seitenwand-Nitridschicht 54 und die Tiefe des Grabens wird bestimmt in Abhängigkeit von der der auf dem Kollektor 23 ausgebildeten verschiedenen Schichten.
Wie aus Fig. 4d zu ersehen ist, wird, nach Entfernen der Seitenwand- Nitridschicht 54, ein Ätzverfahren durchgeführt, wobei ein Muster der entfernten Seitenwand-Nitridschicht 54 als Grabenbildungsmaske verwendet wird, um einen Graben zu bilden. Danach werden die dem Graben entsprechenden Bereiche aufeinanderfolgend bis zu einer vorbestimmten Tiefe des vergrabenen Kollektors 22 weggeätzt.
Ähnlich wie bei der ersten Ausführungsform, ist zu ersehen, daß die Tiefe des in Fig. 4d dargestellten Grabens von der des in Fig. 1 dargestellten Grabens unterschiedlich ist. Der in Fig. 4d dargestellte Graben wird bis zu einer bestimmten Tiefe der vergrabenen Schicht 22 ausgebildet, während der Graben nach Fig. 1 bis zu einer bestimmten Tiefe des Siliziumsubstrats ausgebildet wird.
Es wird nun eine Isolierschicht 44' in den Graben gefüllt und eine Siliziumoxidschicht 9 gebildet. Die Isolierschicht 44' besteht aus Si3N4, einem Polyimid oder einem Silikatglas, das Bor und Phosphor (BPSG) enthält.
Wie aus Fig. 4e zu ersehen ist, werden durch einen Ätzvorgang die Siliziumoxidschicht 9' und die Isolierschicht 44' entfernt.
Wie aus Fig. 4f zu ersehen ist, werden die Polysiliziumschichten 5' und 8' der aktiven und inaktiven Bereiche entfernt.
Danach wird eine thermische Oxidation durchgeführt, um den Kollektor 23 des inaktiven Bereichs so zu oxidieren, daß eins thermische Oxidschicht 45 ausgebildet werden kann, wie es in Fig. 4g dargestellt ist.
Da bei dieser Ausführungsform die Dicke der thermischen Oxidschicht 45 beliebig gleich der Tiefe des Grabens gesteuert werden kann, kann eine während der Metallisation auftretende parasitäre Kapazität vermindert werden.
Die folgenden Verfahrensschritte in der zweiten Ausführungsform sind identisch mit den in den Fig. 3i bis 3n dargestellten Verfahrensschritten der ersten Ausführungsform, so daß ihre Beschreibung weggelassen werden kann.
Wie oben beschrieben wurde, kann beim erfindungsgemäßen Herstellungsverfahren für einen Bipolartransistor ein aktiver Bereich unter Verwendung eines flachen Grabens definiert werden, wodurch die Abfolge der Herstellungsschritte vereinfacht werden kann.
Durch das erfindungsgemäße Herstellungsverfahren wird auch der Isolierbereich in seiner Breite vermindert, wodurch die Integrationsfähigkeit und der Herstellungsertrag beträchtlich erhöht werden.
Da außerdem die Verbindungskapazität zwischen Emitter und Basis oder zwischen Basis und Kollektor minimisiert wird, kann die Betriebskennlinie der Bipolarschaltung in ihrem Hochfrequenzband verbessert werden.

Claims (9)

1. Verfahren zur Herstellung eines Bipolartransistors, welches folgende Schritte aufweist:
Ausbilden eines vergrabenen Kollektors (22) in einem vorbestimmten Bereich eines Siliziumsubstrats (21) durch Implantation von Fremdatomen;
Sequentielles Ablagern einer Kollektorschicht (23), einer Isolierschicht (4'), einer ersten Polysiliziumschicht (5'), einer ersten Siliziumoxidschicht (6'), einer ersten Nitridschicht (7') und einer zweiten Polysiliziumschicht (8') auf der gesamten Oberfläche des Substrats;
Selektives Ätzen von der zweiten Polysiliziumschicht (8') bis zu einer vorbestimmten Tiefe in die vergrabene Kollektorschicht (22) zum Ausbilden zweier Gräben (100) in einem Seitenbereich des vergrabenen Kollektors (22), wodurch ein aktiver Bereich definiert wird;
Ablagern einer Trenn-Isolierschicht (24'), um die Gräben (100) zu füllen und Abdecken der zweiten Polysiliziumschicht (8') und selektives Polieren der Trenn-Isolierschicht (24'), um in einer Ebene mit einer freigelegten Oberfläche der zweiten Polysiliziumschicht (8') zu liegen;
Selektives Ätzen der zweiten Polysiliziumschicht (8'), Polieren des herausstehendes Teils der Trenn-Isolierschicht (24') und gleichzeitiges Ätzen der ersten Nitridschicht (7'), der Trenn-Isolierschicht (24') und der ersten Oxidschicht (6'), um die erste Polysiliziumschicht (5') freizulegen;
Ablagern einer zweiten Oxidschicht (9') und einer zweiten Nitridschicht (10') auf der ersten Polysiliziumschicht (5') und der Trenn-Isolierschicht (24'), die in die Gräben (100) gefüllt ist;
Entfernen der ersten Polysiliziumschicht (5') und der Trenn- Isolierschicht (4') des inaktiven Bereichs nach dem Mustern der zweiten Oxidschicht (9') und der zweiten Nitridschicht (10'), so daß sie lediglich auf dem durch die Gräben (100) definierten aktiven Bereich verbleiben;
Thermisches Oxidieren der freigelegten Oberfläche der Kollektorschicht (23), um eine Feldoxidschicht (25) zu bilden, nach dem die auf dem aktiven Bereich gebildete zweite Oxidschicht (9') und die zweite Nitridschicht (10') entfernt wurden;
Sequentielles Ausbilden einer dritten Polysiliziumschicht (11'), einer Isolierschicht (12') und einer dritten Nitridschicht (13') auf der gesamten Oberfläche der ersten Polysiliziumschicht (5'), der Trenn-Isolierschicht (24') und der thermischen Oxidschicht (25);
Selektives Mustern der dritten Nitridschicht (13'), der Isolierschicht (12'), der dritten Polysiliziumschicht (11') und der ersten Polysiliziumschicht (5') oberhalb des Bereichs des Kollektors (23) in einer vorbestimmten Breite zur Bildung einer Öffnung, sowie der Nitridschicht (13'), der Isolierschicht (12'), der dritten Polysiliziumschicht (11') oberhalb des Bereichs der anderen Seite des vergrabenen Kollektors (22), wodurch eine Öffnung oberhalb der Kollektorschicht (22) gebildet wird;
Ausbilden einer ersten Seitenwand (28) an der Seitenfläche der Öffnung und Entfernen der Isolierschicht (4') auf der Kollektorschicht (23);
Ausbilden einer eigenleitenden Basis (30) auf dem Bereich, wo die erste Isolierschicht entfernt wurde, um die eigenleitende Basis (30) mit der verbleibenden ersten Polysiliziumschicht (31) zu verbinden, die Teil des störstellenleitenden Basisbereichs ist;
Ausbilden einer Emitterschicht (33) auf der eigenleitenden Basis (30) nach dem Ausbilden einer zweiten Seitenwand (32) auf den Seitenwänden der ersten Seitenwand (28).
2. Verfahren nach Anspruch 1, bei dem die Isolierschicht eine Dicke von 30 bis 50 nm und die erste Polysiliziumschicht eine Dicke von etwa 200 nm hat und bei dem die Dicke der zweiten Polysiliziumschicht und der Nitridschicht jeweils abhängig von einem Polierauswahlverhältnis der Grabentiefe zur Trenn- Isolierschicht bestimmt wird.
3. Verfahren nach Anspruch 1, bei dem die Trenn-Isolierschicht (24') aus Si3N4, SiO2 oder Silikatglas, Bor und Phosphor enthaltend gebildet wird.
4. Verfahren nach Anspruch 1, bei dem die Emitterschicht (33) von einer einschichtigen Polysiliziumschicht gebildet wird, die mit einer hohen Störstellenkonzentration von 1 × 1020 cm-3 oder mehr dotiert ist.
5. Verfahren nach Anspruch 1, bei dem die Emitterschicht (33) von einer unteren Siliziumschicht mit einer Störstellenkonzentration von 1018 cm-3 oder weniger gebildet wird, und einer auf der unteren Schicht ausgebildeten oberen Schicht, die von einem mit einer hohen Störstellenkonzentration von 1 × 1020 cm-3 oder mehr dotiertem Polysilizium gebildet wird.
6. Verfahren zur Herstellung eines Bipolartransistors, welches folgende Schritte umfaßt;
Ausbilden eines vergrabenen Kollektors (22) in einem vorbestimmten Bereich eines Siliziumsubstrats (21) durch Implantation von Fremdatomen;
Sequentielles Ablagern einer Kollektorschicht (23), einer Isolierschicht (4'), einer ersten Polysiliziumschicht (5'), einer ersten Siliziumoxidschicht (6'), einer ersten Nitridschicht (7') und einer zweiten Polysiliziumschicht (8') auf der gesamten Oberfläche des Substrats;
Selektives Mustern der zweiten Polysiliziumschicht (8'), der Nitridschicht (7') und der Siliziumoxidschicht (6'), so daß diese lediglich auf dem aktiven Bereich verbleiben und Ausbilden eines Musters, welches den vergrabenen Kollektor (22) und das Siliziumsubstrat teilweise überdeckt;
Ausbilden einer Seitenwandnitridschicht (54) auf der Seitenwand der gemusterten Materialschichten, und Ausbilden einer Siliziumoxidschicht (9) auf der ersten Polysiliziumschicht (5') und der gemusterten zweiten Polysiliziumschicht (8');
Entfernen der Seitenwandnitridschicht (54) und sequentielles Ätzen der freigelegten ersten Polysiliziumschicht (5'), der Isolierschicht (4'), der Kollektorschicht (23), des Siliziumsubstrats (21) und des vergrabenen Kollektors (22), um zwei Gräben (100') zu bilden, von denen einer sich in das Siliziumsubstrat (21) und einer in den vergrabenen Kollektor (22) erstreckt;
Füllen einer Trenn-Isolierschicht (44') in die Gräben (100') und Abdecken der gesamten Oberfläche der Siliziumoxidschicht (9);
Ätzen der zweiten Polysiliziumschicht (8') nach dem Entfernen eines Teils der Trenn-Isolierschicht (44') und der Siliziumoxidschicht (9);
Entfernen der ersten Polysiliziumschicht (5') und der Isolierschicht (4'), die auf dem inaktiven Bereich ausgebildet sind mit Ausnahme des aktiven Bereichs;
Thermisches Oxidieren der freigelegten Kollektorschicht (23) des inaktiven Bereichs, um eine thermische Oxidschicht (45) zu bilden;
Entfernen der ersten Nitridschicht (7') und der ersten Siliziumoxidschicht (6'), um die erste Polysiliziumschicht (5') freizulegen;
Sequentielles Ablagern einer dritten Polysiliziumschicht (11'), einer Isolierschicht (12') und einer dritten Nitridschicht (13') auf der gesamten Oberfläche der ersten Polysiliziumschicht (5'), der Trenn-Isolierschicht (24') und der thermischen Oxidschicht (25);
Selektives Mustern der dritten Nitridschicht (13'), der Isolierschicht (12'), der dritten Polysiliziumschicht (11') und der ersten Polysiliziumschicht (5') oberhalb des Bereichs des Kollektors (23) in einer vorbestimmten Breite zur Bildung einer Öffnung, sowie der Nitridschicht (13'), der Isolierschicht (12'), der dritten Polysiliziumschicht (11') oberhalb des Bereichs der anderen Seite des vergrabenen Kollektors (22), wodurch eine Öffnung oberhalb der Kollektorschicht (22) gebildet wird;
Ausbilden einer ersten Seitenwand (28) an der Seitenfläche der Öffnung und Entfernen der Isolierschicht (4') auf der Kollektorschicht (23);
Ausbilden einer eigenleitenden Basis (30) auf dem Bereich, wo die erste Isolierschicht entfernt wurde, um die eigenleitende Basis (30) mit der verbleibenden ersten Polysiliziumschicht (31) zu verbinden, die Teil des störstellenleitenden Basisbereichs ist;
Ausbilden einer Emitterschicht (33) auf der eigenleitenden Basis (30) nach dem Ausbilden einer zweiten Seitenwand (32) auf den Seitenwänden der ersten Seitenwand (28).
7. Verfahren nach Anspruch 6, bei dem die Isolierschicht (6') gebildet wird von Si3N4, einem Polyimid oder Silikatglas, das Bor und Phosphor enthält.
8. Verfahren nach Anspruch 6, bei dem die Emitterschicht (33) gebildet wird von einer einschichtigen Polysiliziumschicht, die mit einer hohen Störstellenkonzentration von 1 × 1020 cm-3 oder mehr dotiert ist.
9. Verfahren nach Anspruch 6, bei dem die Emitterschicht (33) gebildet wird von einer unteren Siliziumschicht mit einer Störstellenkonzentration von 1018 cm-3 oder weniger, und einer auf der unteren Schicht ausgebildeten oberen Schicht, die aus einem mit einer hohen Störstellenkonzentration von 1 × 1020 cm-3 oder mehr dotierten Polysiliziumschicht besteht.
DE4445345A 1994-12-19 1994-12-19 Verfahren zur Herstellung eines Bipolartransistors Expired - Lifetime DE4445345C2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE4445345A DE4445345C2 (de) 1994-12-19 1994-12-19 Verfahren zur Herstellung eines Bipolartransistors
GB9425603A GB2296376B (en) 1994-12-19 1994-12-19 Bipolar transistor fabrication
FR9415539A FR2728388A1 (fr) 1994-12-19 1994-12-19 Procede de fabrication d'un transistor bipolaire
US08/358,825 US5496745A (en) 1994-12-19 1994-12-19 Method for making bipolar transistor having an enhanced trench isolation

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE4445345A DE4445345C2 (de) 1994-12-19 1994-12-19 Verfahren zur Herstellung eines Bipolartransistors
GB9425603A GB2296376B (en) 1994-12-19 1994-12-19 Bipolar transistor fabrication
FR9415539A FR2728388A1 (fr) 1994-12-19 1994-12-19 Procede de fabrication d'un transistor bipolaire
US08/358,825 US5496745A (en) 1994-12-19 1994-12-19 Method for making bipolar transistor having an enhanced trench isolation

Publications (2)

Publication Number Publication Date
DE4445345A1 DE4445345A1 (de) 1996-06-27
DE4445345C2 true DE4445345C2 (de) 2001-08-23

Family

ID=27436115

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4445345A Expired - Lifetime DE4445345C2 (de) 1994-12-19 1994-12-19 Verfahren zur Herstellung eines Bipolartransistors

Country Status (4)

Country Link
US (1) US5496745A (de)
DE (1) DE4445345C2 (de)
FR (1) FR2728388A1 (de)
GB (1) GB2296376B (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3243146B2 (ja) * 1994-12-08 2002-01-07 株式会社東芝 半導体装置
KR0171000B1 (ko) * 1995-12-15 1999-02-01 양승택 자동 정의된 베이스 전극을 갖는 바이폴라 트랜지스터 구조 및 그 제조방법
KR100205017B1 (ko) * 1995-12-20 1999-07-01 이계철 이종접합 바이폴러 트랜지스터의 제조방법
KR970054343A (ko) * 1995-12-20 1997-07-31 이준 규소/규소게르마늄 쌍극자 트랜지스터 제조방법
US6190984B1 (en) 1996-11-27 2001-02-20 Electronics And Telecommunications Research Institute Method for fabricating of super self-aligned bipolar transistor
WO1998042019A1 (en) * 1997-03-18 1998-09-24 Telefonaktiebolaget Lm Ericsson (Publ) Trench-isolated bipolar devices
JP3006531B2 (ja) * 1997-03-24 2000-02-07 日本電気株式会社 半導体装置の製造方法
KR100275540B1 (ko) * 1997-09-23 2000-12-15 정선종 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법
US5882977A (en) * 1997-10-03 1999-03-16 International Business Machines Corporation Method of forming a self-aligned, sub-minimum isolation ring
US6096618A (en) * 1998-01-20 2000-08-01 International Business Machines Corporation Method of making a Schottky diode with sub-minimum guard ring
KR100270965B1 (ko) 1998-11-07 2000-12-01 윤종용 고속 바이폴라 트랜지스터 및 그 제조방법
US6506657B1 (en) 2000-04-19 2003-01-14 National Semiconductor Corporation Process for forming damascene-type isolation structure for BJT device formed in trench
US6387768B1 (en) * 2000-08-29 2002-05-14 Semiconductor Components Industries Llc Method of manufacturing a semiconductor component and semiconductor component thereof
US6555891B1 (en) * 2000-10-17 2003-04-29 International Business Machines Corporation SOI hybrid structure with selective epitaxial growth of silicon
US6552374B2 (en) * 2001-01-17 2003-04-22 Asb, Inc. Method of manufacturing bipolar device and structure thereof
FR2824666B1 (fr) * 2001-05-09 2003-10-24 St Microelectronics Sa Transistor bipolaire a fonctionnement lateral et procede de fabrication correspondant
JP2004533118A (ja) * 2001-05-30 2004-10-28 エーエスエム アメリカ インコーポレイテッド 低温搬入出およびベーク
US7300850B2 (en) * 2005-09-30 2007-11-27 Semiconductor Components Industries, L.L.C. Method of forming a self-aligned transistor
US8278176B2 (en) * 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US7789965B2 (en) * 2006-09-19 2010-09-07 Asm Japan K.K. Method of cleaning UV irradiation chamber
US20080289650A1 (en) * 2007-05-24 2008-11-27 Asm America, Inc. Low-temperature cleaning of native oxide
US7759199B2 (en) * 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US7871937B2 (en) 2008-05-16 2011-01-18 Asm America, Inc. Process and apparatus for treating wafers
JP2010251368A (ja) * 2009-04-10 2010-11-04 Renesas Electronics Corp バイポーラトランジスタ及びその製造方法
US8367528B2 (en) * 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US9885123B2 (en) 2011-03-16 2018-02-06 Asm America, Inc. Rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61269373A (ja) * 1985-05-24 1986-11-28 Hitachi Ltd 半導体装置
JPS63156358A (ja) * 1986-12-19 1988-06-29 Fujitsu Ltd バイポ−ラ化合物半導体装置の製造方法
JPH03206621A (ja) * 1990-01-09 1991-09-10 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296391A (en) * 1982-03-24 1994-03-22 Nec Corporation Method of manufacturing a bipolar transistor having thin base region
JPS5943545A (ja) * 1982-09-06 1984-03-10 Hitachi Ltd 半導体集積回路装置
JPS59139643A (ja) * 1983-01-31 1984-08-10 Hitachi Ltd 半導体装置およびその製造方法
US4984048A (en) * 1987-07-10 1991-01-08 Hitachi, Ltd. Semiconductor device with buried side contact
JPH01183155A (ja) * 1988-01-18 1989-07-20 Toshiba Corp ヘテロ接合バイポーラトランジスタ
US5057443A (en) * 1988-06-29 1991-10-15 Texas Instruments Incorporated Method for fabricating a trench bipolar transistor
JPH0314240A (ja) * 1989-06-13 1991-01-22 Toshiba Corp ヘテロ接合バイポーラトランジスタ
EP0476412B1 (de) * 1990-08-31 1998-12-09 Nec Corporation Bipolartransistor und dessen Herstellungsverfahren
US5345102A (en) * 1992-02-28 1994-09-06 Nec Corporation Bipolar transistor having collector electrode penetrating emitter and base regions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61269373A (ja) * 1985-05-24 1986-11-28 Hitachi Ltd 半導体装置
JPS63156358A (ja) * 1986-12-19 1988-06-29 Fujitsu Ltd バイポ−ラ化合物半導体装置の製造方法
JPH03206621A (ja) * 1990-01-09 1991-09-10 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
US5496745A (en) 1996-03-05
GB2296376A (en) 1996-06-26
FR2728388B1 (de) 1997-02-07
GB9425603D0 (en) 1995-02-15
GB2296376B (en) 1997-07-09
DE4445345A1 (de) 1996-06-27
FR2728388A1 (fr) 1996-06-21

Similar Documents

Publication Publication Date Title
DE4445345C2 (de) Verfahren zur Herstellung eines Bipolartransistors
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE4444776C2 (de) Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur
DE3834241A1 (de) Halbleitereinrichtung
DE10004067A1 (de) Verfahren zum Herstellen eines Bipolarelementes und Bipolarelement
DE19650493A1 (de) Superselbstausgerichteter Bipolartransistor und Verfahren zu dessen Herstellung
EP1625614B1 (de) Verfahren zur herstellung eines bipolartransistors
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE19958062C2 (de) Verfahren zur Herstellung eines Bipolartransistors und Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit einem solchen Bipolartransistor
WO2005055289A2 (de) Komplementäre bipolar-halbleitervorrichtung
EP0467081B1 (de) Verfahren zur Herstellung eines Bipolartransistors
DE4445346C2 (de) Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors
DE3133548C2 (de)
EP1112594B1 (de) Vertikaler bipolartransistor und verfahren zu seiner herstellung
DE10340182B3 (de) Verfahren zur Herstellung komplementärer SiGe-Hetero-Bipolartransistoren
DE10060584A1 (de) Bipolartransistor und Verfahren zu seiner Herstellung
EP1436842B1 (de) Bipolar-transistor und verfahren zum herstellen desselben
DE4445565C2 (de) Säulen-Bipolartransistor und Verfahren zu seiner Herstellung
DE3915634C2 (de) Verfahren zur Herstellung eines Bipolar-Transistors mit einer miniaturisierten Emitterschicht
WO2004090988A1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
DD280851A1 (de) Verfahren zur herstellung von graben-speicherzellen
WO2006029802A2 (de) Integrierte halbleiter-kaskodenschaltung für hochfrequenzanwendungen
DE19523333A1 (de) Bipolare Halbleitereinrichtung und Verfahren zur Herstellung einer solchen
DE2627307C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right