DE3133548C2 - - Google Patents

Info

Publication number
DE3133548C2
DE3133548C2 DE3133548A DE3133548A DE3133548C2 DE 3133548 C2 DE3133548 C2 DE 3133548C2 DE 3133548 A DE3133548 A DE 3133548A DE 3133548 A DE3133548 A DE 3133548A DE 3133548 C2 DE3133548 C2 DE 3133548C2
Authority
DE
Germany
Prior art keywords
polysilicon pattern
conductivity type
silicon dioxide
film
foreign substance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3133548A
Other languages
English (en)
Other versions
DE3133548A1 (de
Inventor
Yoshitaka Yokahama Jp Sasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3133548A1 publication Critical patent/DE3133548A1/de
Application granted granted Critical
Publication of DE3133548C2 publication Critical patent/DE3133548C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung nach dem Oberbegriff des Patentan­ spruches 1.
Das Verfahren findet insbesondere Verwendung bei der Herstellung flacher Übergänge bei bipolaren Halbleitervorrichtungen.
Ein bipolarer Transistor, der im Hochfrequenzbereich einsetz­ bar oder als Hochgeschwindigkeits-Schaltelement geeignet ist, muß eine hohe Transitfrequenz besitzen. Um die Transit­ frequenz des bipolaren Transistors zu erhöhen, muß dieser mit kleineren Abmessungen versehen werden, und insbesondere muß die Basis-Transitzeit der Minoritätsladungsträger herab­ gesetzt werden. Die meisten Siliziumtransistoren, die gegen­ wärtig verwendet werden, sind vom planaren Typ, und ihre Emitter und Basen sind durch Fremdstoffdiffusion gebildet. Wenn in einem solchen Fall die Dimension des Emitters klein ist, dann wird die Übergangsebene des Emitters und der Basis gekrümmt, und die effektive Basis-Transitzeit hängt nicht nur von der Basisweite, sondern auch von der Tiefe des Kollektor-Basis-Überganges ab. Um demgemäß die Transit­ frequenz des bipolaren Transistors zu verbessern, müssen sowohl die Basisweite als auch die Tiefe des Kollektor­ Basis-Übergangs verringert werden. Somit besteht ein Problem darin, wie ein flacher oder oberflächennaher Diffusionsüber­ gang zu verwirklichen ist.
Ein Verfahren der eingangs genannten Art ist aus IEEE Transactions on Electron Devices, Vol. ED-27, No. 8, August 1980, Seiten 1390 bis 1394, bekannt. Bei diesem bekannten Verfahren wird in Verbindung mit der Herstellung eines bipolaren Transistors ein Polysiliziummuster durch lokale Oxidation strukturiert, was zu pyramidenähnlich geneigten Seitenwänden führt. Außerdem wird die Emitterelektrode aus einer weiteren Polysiliziumschicht gebildet, so daß diese Emitterelektrode vom Basisbereich durch einen Silizium­ dioxidfilm zu trennen ist, der bereits vor der Erzeugung der weiteren Polysiliziumschicht vorhanden ist. Für die Erzeu­ gung von Kontaktlöchern muß eine gesonderte Photoresistmaske verwendet werden, was zusätzliche Verfahrensschritte bedeu­ tet und die Miniaturisierung erschwert.
Weiterhin ist aus International Electron Device Meeting Digest, Bd. 25, 1979, Seiten 201 bis 204, ein I²L-Bauelement bekannt, bei dem Basiskontaktlöcher und ein Kollektorbereich unter Ausnutzung der Dickendifferenz eines Siliziumdioxid­ films in selbstjustierter Weise hergestellt werden. Ein der­ artiges Vorgehen führt aber leicht zu unerwünschten Trennungen leitender Schichten, zu erhöhten Verdrahtungswiderständen und zu unerwünschten Kurzschlüssen.
Aus der DE-OS 29 37 989 ist es bekannt, die Dotierung einer Halbleiterzone mittels einer dotierten Polysiliziumschicht in Verbindung mit einer Oxidationsbehandlung der freiliegen­ den Oberfläche dieser Polysiliziumschicht vorzunehmen.
Schließlich ist aus der DE-OS 29 11 132 ein Verfahren zur Bildung einer Kontaktzone zwischen Schichten aus Polysilizium bekannt, bei dem auf einer Polysiliziumschicht eine Zwischen­ schichtstruktur aus einem Siliziumdioxidfilm und einem Siliziumnitridfilm aufgetragen wird.
Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren der eingangs genannten Art mit einer geringeren Anzahl an Ver­ fahrensschritten als beim Stand der Technik durchzuführen.
Diese Aufgabe wird bei einem Verfahren nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch die in dessen kennzeichnendem Teil enthaltenen Merkmale gelöst.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Patentansprüchen 2 bis 10.
Nachfolgend werden Beispiele des erfindungsgemäßen Verfahrens anhand der Zeichnung näher erläutert. Es zeigt
Fig. 1A bis 1H Schnitte, die erläutern, wie ein I²L-Bau­ element durch das Verfahren nach einem Aus­ führungsbeispiel der Erfindung hergestellt wird,
Fig. 2A bis 2C Schnitte, die zeigen, wie ein Polysilizium­ muster durch das Verfahren nach einem anderen Ausführungsbeispiel der Erfindung hergestellt wird,
Fig. 3 einen Schnitt, der zeigt, wie ein Polysili­ ziummuster durch das Verfahren nach einem anderen Ausführungsbeispiel der Erfindung gebildet wird,
Fig. 4A bis 4E Schnitte, die zeigen, wie eine SITL (statische Induktionstransistorlogik) durch das Verfahren nach einem anderen Ausführungsbeispiel der Erfindung hergestellt wird,
Fig. 5A eine Draufsicht von Fig. 4E,
Fig. 5B einen Schnitt B-B von Fig. 5A.
Das vorliegende Verfahren umfaßt das Herstellen eines oxidationsbeständigen Isolierfilmes. Der Isolierfilm ver­ hindert, daß ein Oxidationsmittel in den Bereich unter dem Isolierfilm bei dem anschließenden Schritt einer ther­ mischen Oxidation eindringt. Als Ergebnis wird ein ther­ mischer Oxidfilm nicht unter dem erwähnten Isolierfilm ge­ bildet. Es sei auch bemerkt, daß der oxidationsbeständige Isolierfilm eine hohe selektive Ätzeigenschaft bezüglich eines thermischen Oxidfilmes aufweist. Somit kann der frag­ liche Isolierfilm leicht durch Ätzen entfernt werden, ohne die Dicke eines thermischen Oxidfilmes zu verringern, der auf der Polysiliziummusteroberfläche im thermischen Oxi­ dationsschritt erzeugt ist. Beim vorliegenden Verfahren kann ein Siliziumnitridfilm, ein Aluminiumoxidfilm usw. für den oxidationsbeständigen Isolierfilm verwendet werden.
Das vorliegende Verfahren umfaßt auch den Schritt der Her­ stellung eines mit Fremdstoff dotierten Polysiliziummusters. Bei der Herstellung des Polysiliziummusters wird undotier­ tes Polysilizium auf der gesamten Oberfläche durch CVD auf­ getragen, wonach ein Fremdstoff in die aufgetragene Poly­ siliziumschicht eingeführt wird. Dann wird die dotierte Polysiliziumschicht durch Photolithographie mit einem Muster versehen, wobei eine Maske verwendet wird, die in der Größe im wesentlichen gleich der zuvor gebildeten Öff­ nung des oxidationsbeständigen Isolierfilmes ist. Alter­ nativ wird mit Fremdstoff dotiertes Polysilizium direkt auf der gesamten Oberfläche aufgetragen, wonach die auf­ getragene Polysiliziumschicht durch Photolithographie mit einem Muster versehen wird, wie dies oben erwähnt wurde. Das Polysiliziummuster muß nicht notwendig genau inner­ halb der Öffnung des oxidationsbeständigen Isolierfilmes gebildet werden; eine leichte Abweichung ist annehmbar. Es sei angenommen, daß ein Ende des Polysiliziummusters teilweise den Isolierfilm überlappt, so daß ein freier Raum zwischen dem anderen Ende des Polysiliziummusters und der Kante der Öffnung entsteht, die im Isolierfilm ausgeführt ist. In diesem Fall dient der Siliziumdioxid­ film, der auf der Polysiliziummusteroberfläche im an­ schließenden thermischen Oxidationsschritt gebildet ist, zur Gewährleistung einer ausreichenden Isolation zwischen der auf dem Siliziumdioxidfilm vorgesehenen Zwischenver­ bindungselektrode und dem Polysiliziummuster.
Das mit Fremdstoff dotierte Polysiliziummuster ist ver­ wendbar als eine Elektrode, die mit dem Halbleiterbe­ reich eines bipolaren Transistors, eines statischen In­ duktionstransistors (SIT) usw. verbunden ist, als eine Gate-Elektrode eines MOS-Transistors und als eine Über­ brückungsverdrahtungsschicht. Bei Verwendung als eine mit einem Halbleiterbereich verbundene Elektrode bildet das Polysiliziummuster eine Diffusionsquelle, um den Halb­ leiterbereich im Substrat zu erzeugen. Die Fremdstoff­ diffusion kann im thermischen Oxidationsschritt oder ge­ trennt vom thermischen Oxidationsschritt durchgeführt werden. Der so gebildete Halbleiterbereich wirkt als der Emitterbereich eines bipolaren Transistors oder als der Kollektorbereich eines I²L-Bauelements.
Das Polysiliziummuster sollte mit einem Fremdstoff von gleichem Leitfähigkeitstyp wie das Halbleitersubstrat dotiert werden, wenn ein bipolarer Transistor, ein I²L-Bauelement, ein SIT usw. hergestellt werden soll. Der Leitfähigkeitstyp des Fremdstoffes kann entweder gleich oder entgegengesetzt zu demjenigen des Substrates bei einem MOS-Transistor sein.
Zur Herstellung eines bipolaren Transistors oder eines I²L-Bauelements durch das vorliegende Verfahren wird ein Fremdstoff von entgegengesetztem Leitfähigkeitstyp zu dem­ jenigen des Substrates in den Oberflächenbereich des Sub­ strates vor der Herstellung eines oxidationsbeständigen Isolierfilmes eingebracht, um so einen Basisbereich (oder einen inneren Basisbereich im Falle eines Doppelbasis- Bipolartransistors oder eines I²L-Bauelements) zu bilden. Um weiterhin einen Doppelbasis-Bipolartransistor, einen I²L-, einen SIT- und einen MOS-Transistor usw. herzustellen, wird ein Fremdstoff von entgegengesetztem Leitfähigkeitstyp zu demjenigen des Halbleitersubstrates in den Ober­ flächenbereich des Substrates nach der thermischen Oxi­ dation des Polysiliziummusters diffundiert, wobei der Oxidfilm als Maske verwendet wird. Die Fremdstoffdiffusion kann vor oder nach dem Entfernen des oxidationsbeständigen Isolierfilmes durchgeführt werden. Der durch die Fremd­ stoffdiffusion gebildete Halbleiterbereich wirkt als ein äußerer Basisbereich bei einem Doppelbasis-Bipolartran­ sistor und einem I²L-Bauelement und als Source- und Drain- Bereiche im Fall eines MOS-Transistors.
Das bei dem vorliegenden Verfahren verwendete leitende Material umfaßt beispielsweise Al, eine Al-Legierung, wie beispielsweise Al-Si, Al-Cu oder Al-Si-Cu, ein schwer schmelzbares Metall, wie beispielsweise Mo, W, Pt oder Ta und ein Metallsilizid, wie beispielsweise Molybdänsilizid oder Wolframsilizid.
Beispiel 1
Die Fig. 1A bis 1H zeigen zusammen, wie ein I²L-Bauelement durch das erfindungsgemäße Verfahren hergestellt wird.
Im ersten Verfahrensschritt wird Phosphor hoher Konzentra­ tion selektiv in eine n-Siliziumepitaxieschicht 42 diffun­ diert, die auf einem n⁺-Siliziumsubstrat 41 ausgeführt ist, um einen n⁺-Bereich 43 zu bilden, der als ein Emitterbereich wirkt, wie dies in Fig. 1A gezeigt ist. Dann wird ein Sili­ ziumnitridfilm 44 mit einer Dicke von 0,1 µm (1000 Å) auf der gesamten Oberfläche erzeugt, wonach selektiv der Sili­ ziumnitridfilm 44 entfernt wird. Der verbleibende Sili­ ziumnitridfilm 44 wird als Maske verwendet, um selektiv in eine Tiefe von etwa 0,5 bis 0,7 µm den freiliegenden Bereich der Epitaxieschicht 42 zu ätzen, wie dies in Fig. 1B gezeigt ist. Die verbleibende Siliziumnitridschicht 44 wird ebenfalls als eine Maske beim anschließenden Verfah­ rensschritt einer thermischen Oxidationsbehandlung unter einer heißen feuchten Sauerstoffatmosphäre verwendet, um einen Siliziumdioxidfilm 45 mit einer Dicke von ungefähr 1,0 bis 1,5 µm in dem geätzten Bereich der Epitaxieschicht 42 zu bilden (vgl. Fig. 1C). Der Siliziumdioxidfilm 45, der so gebildet wird, daß er auch ein I²L-Gatter umgibt, wird auch als Oxidfilmring oder als Oxidfilmtrennbereich bezeich­ net und dient zur Trennung benachbarter I²L-Gatter und zur Steigerung der Wirksamkeit der Minoritätsladungsträger­ injektion aus dem Emitterbereich in den Basisbereich. Nach der Herstellung des Oxidfilmes 45 wird der verbleibende Siliziumnitridfilm 44 entfernt, wonach ein thermischer Oxidfilm 46 mit einer Dicke von 0,4 µm (4000 Å) auf der gesamten Oberfläche gebildet wird.
Dann wird der thermische Oxidfilm 46 selektiv durch eine Photoätzmethode entfernt; anschließend wird thermisch Bor in die Epitaxieschicht 42 durch die im thermischen Oxid­ film ausgeführten Öffnungen eindiffundiert, um einen p- Basisbereich 47 und einen p-Injektorbereich 48 zu bilden. Weiterhin wird ein Siliziumnitridfilm 49, d. h. ein oxida­ tionsbeständiger Isolierfilm, in einer Dicke von 0,1 µm (1000 Å) durch CVD auf der gesamten Oberfläche aufgetragen, wonach selektiv der Siliziumnitridfilm 49 durch eine Photo­ ätzmethode entfernt wird, um Öffnungen 50 a und 50 b zu er­ zeugen (vgl. Fig. 1D).
Im nächsten Verfahrensschritt wird eine etwa 0,2 bis 0,3 µm (2000 bis 3000 Å) dicke Polysiliziumschicht, die mit Arsen, also einem n-Fremdstoff, dotiert ist, auf der gesamten Ober­ fläche aufgetragen, wonach selektiv die dotierte Polysili­ ziumschicht durch eine Photoätzmethode entfernt wird, um ein Polysiliziummuster 51 a, 51 b zu erzeugen, das sich in einer Richtung senkrecht zur Längsrichtung des Basisberei­ ches 47 erstreckt, wie dies in Fig. 1E gezeigt ist. Es ist zu ersehen, daß das Polysiliziummuster 51 a, 51 b in den Öff­ nungen 50 a, 50 b liegt. Wenn kein Maskierungsfehler im Photo­ ätzschritt auftritt, wird ein freier Raum entsprechend der Dicke der Polysiliziumschicht durch das seitliche Ätzen der Polysiliziumschicht zwischen dem Rand des Polysili­ ziummusters 51 a, 51 b und der Seitenwand des Siliziumnitrid­ filmes 49 gebildet, der die Öffnungen 50 a, 50 b festlegt. Eine thermische Oxidationsbehandlung bei 950 bis 1000° C folgt der Herstellung des Polysiliziummusters 51 a, 51 b, um Siliziumdioxidfilme 52 a, 52 b mit einer Dicke von etwa 0,1 bis 0,3 µm (1000 bis 3000 Å) von hoher Dichte und einer hervorragenden Isoliereigenschaft zu bilden (vgl. Fig. 1F). Es ist zu ersehen, daß das Polysiliziummuster 51 a, 51 b mit den Siliziumdioxidfilmen 52 a, 52 b bedeckt ist, und der oben erwähnte freie Raum ist vollständig mit dem Sili­ ziumdioxidfilm ausgefüllt. Bei dieser thermischen Oxi­ dation verhindert der Siliziumnitridfilm 49, daß das Oxi­ dationsmittel in die Siliziumschicht unter dem Silizium­ nitridfilm 49 eindringt. Auch wird das im Polysilizium­ muster 51 a, 51 b enthaltene Arsen in den p-Basisbereich 47 im thermischen Oxidationsschritt diffundiert, um flache n⁺-Kollektorbereiche 53 a, 53 b unter dem Polysilizium­ muster 51 a, 51 b zu erzeugen.
Dann wird der Siliziumnitridfilm 49 mit einer heißen Phos­ phorsäure oder einem trockenen Ätzmittel, wie beispiels­ weise einem Ätzmittel des Typs Frigon oder Freon, geätzt. Da Siliziumnitrid eine hohe selektive Ätzeigenschaft be­ züglich Siliziumdioxid aufweist, wird der Siliziumnitrid­ film 49 selektiv entfernt, ohne die Dicke der Silizium­ dioxidfilme 52 a, 52 b zu verringern, wodurch Öffnungen 54 a, 54 b erzeugt werden, wie dies in Fig. 1G dargestellt ist. Weiterhin wird Bor in hoher Konzentration durch die Öff­ nungen 54 a, 54 b durch Ionenimplantation injiziert, wonach eine Wärmebehandlung auf das Substrat einwirkt. Als Ergeb­ nis wird der p-Injektorbereich 48 p⁺-leitend. Auch wird ein p⁺-Außenbasisbereich 55 im p- Basisbereich 47 gebildet, der durch die Öffnung 54 b frei­ liegt (vgl. Fig. 1G). D. h., der p-Basisbereich 47 wird durch den p⁺-Außenbasisbereich 55 in zwei p-Basisbereiche 47 a und 47 b getrennt.
Schließlich werden Elektroden auf der Vorrichtung ange­ bracht, wie dies in Fig. 1H gezeigt ist, um ein I²L-Bau­ element zu erzeugen. Insbesondere wird ein Al-Film, der 1 µm dick ist, zuerst auf der gesamten Oberfläche aufgetragen, wonach selektiv der Al-Film entfernt wird, um gewünschte Al-Elektroden einschließlich einer Basiselektrode 56 in Kontakt mit dem p⁺-Außenbasisbereich 55, einer Injektor­ elektrode 57 in Kontakt mit dem Injektorbereich 48 und einer Emitter-Elektrode 59 zu bilden, die mit dem n⁺- Diffusionsbereich 43 durch ein Kontaktloch 58 verbunden ist, das im Siliziumdioxidfilm 46 ausgeführt ist. Es sei darauf hingewiesen, daß das Polysiliziummuster 51 a, 51 b als eine Kollektorelektrode wirkt und von der Basiselek­ trode 56 durch die Siliziumdioxidfilme 52 a, 52 b isoliert ist, die das Polysiliziummuster umgeben.
Das in den Fig. 1A bis 1H gezeigte Beispiel erlaubt eine Verminderung der p-Basisbereiche 47 a, 47 b, wodurch es mög­ lich wird, ein I²L-Bauelement mit einem hohen Stromverstär­ kungsfaktor zu erzeugen. Auch nehmen die Siliziumdioxid­ filme 52 a, 52 b, die das Polysiliziummuster 51 a, 51 b um­ geben, nicht eine überhängende Struktur an, so daß die Basiselektrode 56 an einer Trennung gehindert wird. Das so erzeugte I²L-Bauelement weist eine hohe Zuverlässigkeit auf. Weiterhin können die n⁺-Kollektorbereiche 53 a, 53 b im Basisbereich 47 ausgeführt werden, der durch die Öffnungen 50 a, 50 b des Siliziumnitridfilmes 49 freiliegt, und die Lagen der Injektor- und Basis-Kontaktlöcher, d. h. der Öff­ nungen 54 a, 54 b, können automatisch durch einfaches Ent­ fernen des verbleibenden Siliziumnitridfilmes 49 bestimmt werden, der als eine Maske bei der Herstellung des mit Arsen dotierten Polysiliziummusters 51 a, 51 b verwendet wird. Somit ist es möglich, die Integrationsdichte des I²L-Bauelements zu steigern.
Es sei auch darauf hingewiesen, daß der p-Basisbereich 47 und der Injektorbereich 48 mit dem Siliziumnitridfilm 49 bei der thermischen Oxidation bedeckt sind. Somit ist es möglich, ein Aufwachsen eines thermischen Oxidfilmes in die p-Basisbereiche 47 a, 47 b und den Injektorbereich 48 zu ver­ hindern. Die Polysiliziummuster 51 a, 51 b können einer ther­ mischen Oxidation unter optimalen Bedingungen unterworfen werden, was zur Bildung der Siliziumdioxidfilme 52 a, 52 b führt, die im wesentlichen dick und dicht sind. Zusätzlich wird die Dicke der Siliziumdioxidfilme 52 a, 52 b nicht im folgenden Verfahrensschritt eines selektiven Entfernens des Siliziumnitridfilmes 49 verringert, da Siliziumnitrid eine hohe selektive Ätzeigenschaft gegenüber Siliziumdioxid besitzt. Es folgt, daß die n⁺-Kollektorbereiche 53 a, 53 b, die unter dem Polysiliziummuster 51 a, 51 b liegen, nicht in den Öffnungen 54 a, 54 b freigelegt werden. Der Kurzschluß zwischen dem Basisbereich und dem Kollektorbereich kann nach der Bildung der Basiselektrode 56 verhindert werden. Auch kann die Schwellenwertspannung zwischen dem Basis­ bereich und dem Kollektorbereich ausreichend gesteigert werden.
Es ist darauf hinzuweisen, daß der Kurzschluß zwischen dem Basisbereich und dem Kollektorbereich verhindert werden kann, selbst wenn eine Abweichung zwischen dem Polysili­ ziummuster und den Öffnungen 50 a, 50 b beim Photoätzen der mit Arsen dotierten Polysiliziumschicht auftritt. Die Fig. 2A bis 2C erläutern diese Situation.
Fig. 2A zeigt, daß der rechte Endteil des mit Arsen do­ tierten Polysiliziummusters 61 a, 61 b den linken Endteil des Siliziumnitridfilmes 49 infolge des Maskierungsfeh­ lers beim selektiven Photoätzen der Polysiliziumschicht überlappt, die zuvor auf der gesamten Oberfläche gebil­ det wurde. Ein freier Raum von einigen µm ist am linken Ende des Polysiliziummusters und am rechten Ende des Sili­ ziumnitridfilmes 49 vorgesehen. D. h., das Polysilizium­ muster 61 a, 61 b liegt nicht in den Öffnungen 50 a, 50 b, die im Siliziumnitridfilm 49 ausgeführt sind. Unter die­ ser Bedingung wird eine thermische Oxidationsbehandlung bei 1000° C durchgeführt. Als Ergebnis werden dichte Sili­ ziumdioxidfilme 62 a, 62 b so gebildet, daß sie das Poly­ siliziummuster 61 a, 61 b umgeben und den freiliegenden p-Basisbereich 47 bedecken, wie dies in Fig. 2B darge­ stellt ist. Gleichzeitig wird das im Polysiliziummuster enthaltene Arsen in den p-Basisbereich 47 diffundiert, um n⁺-Kollektorbereiche 63 a, 63 b zu bilden. Dann wird Bor in den p-Basisbereich 47 durch Ionenimplantation eingebracht, wobei die Siliziumdioxidfilme 62 a, 62 b als eine Maske verwendet werden, woran sich eine Glüh­ behandlung anschließt, um einen p⁺-Außenbasisbereich 55 zu bilden. Weiterhin wird der Siliziumnitridfilm 49 durch Ätzen mit einer heißen Phosphorsäure oder einem trockenen Ätzmittel, wie beispielsweise einem Frigon- oder Freon- Ätzmittel, entfernt, wie dies in Fig. 2C dargestellt ist. Es sei darauf hingewiesen, daß der Siliziumnitridfilm 49 unentfernt an einem Überlappungsteil 63 mit dem Polysili­ ziummuster 61 a, 61 b und mit den Siliziumdioxidfilmen 62 a, 62 b verbleibt, die das Polysiliziummuster umgeben. Somit liegen die Kollektorbereiche 65 a, 65 b und das Polysili­ ziummuster 61 a, 61 b nicht zu einer Öffnung 64 für die Basiselektrode frei, die durch Entfernen des Silizium­ nitridfilmes 49 hergestellt ist. D. h., das vorliegende Verfahren verhindert einen Kurzschluß zwischen dem Basisbereich und dem Kollektorbereich ohne eine Maskie­ rung bei der Herstellung des Polysiliziummusters vorzu­ sehen.
Fig. 3 zeigt eine Abwandlung des oben erläuterten Ausfüh­ rungsbeispiels. In dem Ausführungsbeispiel von Fig. 3 wer­ den ein Siliziumdioxidfilm und ein Siliziumnitridfilm nach­ einander durch CVD auf der mit Arsen dotierten Polysili­ ziumschicht gebildet. Dann wird die oberste Siliziumnitrid­ schicht selektiv entfernt, um ein Siliziumnitridmuster 70 zu bilden, woran sich ein selektives Ätzen der Silizium­ dioxidschicht anschließt, wobei das Siliziumnitridmuster 70 als Maske verwendet wird, um ein Siliziumdioxidmuster 71 zu bilden. Weiterhin wird die Polysiliziumschicht selek­ tiv mit den geschichteten Mustern 70 und 71 entfernt, die als die Maske verwendet werden, um ein Polysiliziummuster 72 zu erzeugen. Diese Methode ist wirksam, da der oberste Oberflächenbereich des Polysiliziummusters 72 nicht bei dem anschließenden thermischen Oxidationsschritt oxidiert wird, was auf dem Vorhandensein des Siliziumnitridmusters 70 beruht. D. h., die Dicke des Polysiliziummusters 72, das als die Kollektorelektrode wirkt, wird nicht im thermischen Oxidationsschritt verringert, und es wird ein ausreichend dicker und dichter Siliziumdioxidfilm 73 auf der seitlichen Oberfläche des Polysiliziummusters 72 gebildet. Es folgt, daß der Widerstandswert der Kollektorelektrode, d. h. des Polysiliziummusters, kleiner gemacht ist als in Fig. 2C, was zu einer höheren Betriebsgeschwindigkeit führt. Zu­ sätzlich liegen der Kollektorbereich 74 und das Polysili­ ziummuster 72 nicht in der Öffnung für die Basiselektrode frei, die durch Entfernen des Siliziumnitridfilmes 49 aus­ geführt ist, was es möglich macht, weiter die Zuverlässig­ keit des hergestellten I²L-Bauelements zu steigern.
Es ist möglich, die p-n-Beziehung der Halbleiterbereiche in den oben erläuterten Ausführungsbeispielen umzukehren. Auch wird ein Siliziumnitridfilm in direktem Kontakt mit einer einkristallinen Siliziumschicht in den oben beschrie­ benen Ausführungsbeispielen gebildet. Es wird jedoch be­ vorzugt, einen dünnen Siliziumdioxidfilm auf der ein­ kristallinen Siliziumschicht herzustellen, wonach ein Siliziumnitridfilm auf dem Siliziumdioxidfilm erzeugt wird. In diesem Fall ist es möglich, die einkristalline Siliziumschicht vor Justierfehlern zu bewahren.
Beispiel 2
Die Fig. 4A bis 4E zeigen zusammen, wie eine statische Induktionstransistorlogik (SITL) durch das vorliegende Verfahren hergestellt wird.
Fig. 4A zeigt, daß eine n⁻-Epitaxie-Siliziumschicht 82 mit einer Fremdstoffkonzentration von 10¹³ bis 10¹⁴ cm-3 auf einer vergrabenen n⁺-Siliziumschicht 81 gebildet wird, wonach ein Siliziumdioxidfilm 83 erzeugt wird, der als eine Isolierschicht wirkt. Dann wird ein Siliziumdioxidmuster 84 mit einer Dicke von beispielsweise 0,3 µm (3000 Å) auf der n⁻-Epitaxie-Siliziumschicht 82 erzeugt. Weiterhin wirkt eine thermische Oxidation auf die Oberfläche der n⁻-Epitaxie­ schicht 82 ein, um einen etwa 0,01 µm (100 Å) dicken (nicht gezeigten) Siliziumdioxidfilm zu bilden, der als ein Kissenoxidfilm wirkt. Weiterhin wird ein Silizium­ nitridfilm 85, der etwa 0,05 µm bis 0,1 µm (500 bis 1000 Å) dick ist, auf dem Kissenoxidfilm erzeugt, wonach selektiv das Laminat des Oxidfilmes und des Nitridfilmes entfernt wird, wie dies in Fig. 4B dargestellt ist.
Im nächsten Verfahrensschritt werden ein mit einem n⁺-Fremd­ stoff dotierter Polysiliziumfilm 86, der etwa 0,2 µm (2000 Å) dick ist, ein CVD-SiO₂-Film 87, der etwa 0,15 µm (1500 Å) dick ist, und ein Siliziumnitridfilm 88, der etwa 0,1 µm (1000 Å) dick ist, nacheinander auf der gesamten Ober­ fläche aufgetragen, wonach eine Musterbildung des auf­ getragenen Laminats durch Photoätztechnik folgt. Als Er­ gebnis wird ein Laminatmuster aus dem Polysiliziumfilm 86, dem CVD-SiO₂-Film 87 und dem Slliziumnitridfilm 88 auf wenigstens der freiliegenden Oberfläche der n⁻-Epitaxie­ schicht 82 gebildet, wie dies in Fig. 4C gezeigt ist. Beim Photoätzschritt werden der Siliziumnitridfilm 88 und der CVD-SiO₂-Film 87 anisotrop mit einem gasförmi­ gen Ätzmittel vom Frigon- oder Freon-Typ geätzt, indem ein Photolack als Ätzmaske verwendet wird. Das Ätzen in diesem Verfahrensschritt erlaubt eine genaue Muster­ bildung der Filme 88 und 87. In diesem Fall ist die Photo­ lackmaske in den Abmessungen gleich zur Öffnung, die im Siliziumnitridfilm 85 ausgeführt ist. Dann wird der Poly­ siliziumfilm 86 mit einem Muster versehen, wobei das zurückbleibende Laminat der Filme 87 und 88 als die Maske verwendet wird. Unter dieser Bedingung wird eine feuchte Oxidationsbehandlung bei 900° C durchgeführt. Als Ergeb­ nis wird ein Siliziumdioxidfilm 89 mit einer Dicke von etwa 0,3 µm (3000 Å) entlang der seitlichen Wand des Polysiliziummusters 86 gebildet. Gleichzeitig diffun­ diert der im Polysiliziummuster 86 enthaltene n-Fremd­ stoff in die Epitaxieschicht 82, um einen n⁺-Diffusions­ bereich 90 zu bilden. Weiterhin wird ein p-Fremdstoff hoher Konzentration in die Epitaxieschicht 82 durch Ionenimplantation eingebracht, wobei das Laminat aus den Mustern 86, 87, 88 für die Maske verwendet wird, damit ein p⁺-Injektor 91 und ein p⁺-Eingangsbereich 92 gebildet werden, wie dies in Fig. 4D dargestellt ist.
Schließlich werden die verbleibenden Siliziumnitridfilme 85 und 88 entfernt, und dann werden Zwischenverbindungs­ elektroden 93 a, 93 b erzeugt, wie dies in Fig. 4E darge­ stellt ist, um ein gewünschtes SITL-Bauelement zu bilden.
Fig. 5A ist eine Draufsicht des hergestellten SITL-Bau­ elements. D. h., Fig. 4E entspricht dem Querschnitt ent­ lang der Linie A-A von Fig. 5A. Andererseits ist Fig. 5B ein Schnitt entlang der Linie B-B von Fig. 5A.
Das oben beschriebene Verfahren zum Herstellen eines SITL- Bauelements hat auch die Vorteile, die bereits anhand des Beispieles 1 erläutert wurden.

Claims (11)

1. Verfahren zur Herstellung einer Halbleitervorrichtung, bei dem
  • - direkt auf einem Halbleitersubstrat (41, 42) eines ersten Leitfähigkeitstyps ein mindestens eine Öffnung aufweisender, oxidationsbeständiger Isolierfilm (49) ausgebildet wird,
  • - ein Polysiliziummuster (51 a, 51 b) in wenigstens der Öffnung des Isolierfilms (49) erzeugt wird, das in direkter Berührung mit dem Halbleitersubstrat (41, 42) ist,
  • - unmittelbar auf wenigstens einem Teil der freiliegenden Oberfläche des Polysiliziummusters (51 a, 51 b) ein durch thermische Oxidation hergestellter Siliziumdioxidfilm (52 a, 52 b) ausgebildet wird,
  • - der Isolierfilm (49) geätzt wird und
  • - eine leitende Materialschicht abgelagert und dann zur Ausbildung einer von dem Polysiliziummuster (51 a, 51 b) durch den Siliziumdioxidfilm (52 a, 52 b) isolierten Verbindungselektrodenschicht (56) mit einem Muster versehen wird,
dadurch gekennzeichnet, daß
  • - das Polysiliziummuster (51 a, 51 b) mit einem Fremdstoff des ersten Leitfähigkeitstyps dotiert ist und in nur einem photolithographischen Ätzschritt mit im wesent­ lichen der gleichen Größe wie die Öffnung derart er­ zeugt wird, daß ein Hauptteil des Polysiliziummusters (51 a, 51 b) in direkter Berührung mit dem Halbleiter­ substrat (41, 42) ist,
  • - der Siliziumdioxidfilm (52 a, 52 b) auf der gesamten freiliegenden Oberfläche des Polysiliziummusters aus­ gebildet wird,
  • - bei der thermischen Oxidation des Siliziumdioxidfilms (52 a, 52 b) der im Polysiliziummuster (51 a, 51 b) ent­ haltene Fremdstoff thermisch in den Oberflächenbereich des Halbleitersubstrats (41, 42) eindiffundiert wird, um einen Halbleiterbereich (53 a, 53 b) des ersten Leit­ fähigkeitstyps zu bilden, und
  • - beim Ätzen des Isolierfilms die von dem Siliziumdioxid­ film überlappten Teile des Isolierfilms nicht ent­ fernt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Isolierfilm (49) aus Siliziumnitrid oder Aluminium­ oxid gebildet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Polysiliziummuster (51 a, 51 b) ausgebildet wird, indem ganzflächig eine nichtdotierte Polysiliziumschicht abgelagert wird, die sodann mit dem Fremdstoff dotiert wird, und daß die so dotierte Polysiliziumschicht auf photolithographischem Wege in das Polysiliziummuster (51 a, 51 b) überführt wird.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Polysiliziummuster (51 a, 51 b) ausgebildet wird, indem ganzflächig eine mit dem Fremdstoff dotierte Poly­ siliziumschicht abgelagert wird, die auf photolitho­ graphischem Wege in das Polysiliziummuster (51 a, 51 b) überführt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, daß das Polysiliziummuster (51 a, 51 b) vor der thermischen Oxidation mit dem Siliziumdioxidfilm (52 a, 52 b) abgedeckt wird, der mit einem Siliziumnitrid­ film (70) versehen wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch ge­ kennzeichnet, daß zur Bildung mindestens eines Halb­ leiterbereiches (47) eines zweiten Leitfähigkeitstyps vor Ausbildung des Isolierfilms (49) in das Halbleiter­ substrat (41, 42) ein Fremdstoff des zweiten Leitfähig­ keitstyps eingeführt wird.
7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch ge­ kennzeichnet, daß nach der thermischen Oxidation zur Bildung einer Reihe von Halbleiterbereichen eines zweiten Leitfähigkeitstyps zusätzlich unter Verwendung des Siliziumdioxidfilms (52 a, 52 b) als Maske in den Ober­ flächenbereich des Halbleitersubstrats (41, 42) ein Fremdstoff des zweiten Leitfähigkeitstyps eingeführt wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die zusätzliche Einführung des Fremdstoffs des zweiten Leitfähigkeitstyps der Entfernung des Isolierfilms (49) vorgeschaltet wird.
9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die zusätzliche Einführung des Fremdstoffs des zweiten Leitfähigkeitstyps der Entfernung des Isolierfilms (49) nachgeschaltet wird.
10. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß weiterhin zur Ausbildung einer Reihe von Halbleiter­ bereichen des zweiten Leitfähigkeitstyps nach der thermischen Oxidation unter Verwendung des Silizium­ dioxidfilms (52 a, 52 b) als Maske in den Oberflächen­ bereich des Halbleitersubstrats (41, 42) ein Fremdstoff des zweiten Leitfähigkeitstyps eingeführt wird.
DE19813133548 1980-08-25 1981-08-25 Verfahren zur herstellung von halbleitervorrichtungen Granted DE3133548A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55116562A JPS5936432B2 (ja) 1980-08-25 1980-08-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3133548A1 DE3133548A1 (de) 1982-04-15
DE3133548C2 true DE3133548C2 (de) 1990-04-19

Family

ID=14690175

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813133548 Granted DE3133548A1 (de) 1980-08-25 1981-08-25 Verfahren zur herstellung von halbleitervorrichtungen

Country Status (3)

Country Link
US (1) US4407059A (de)
JP (1) JPS5936432B2 (de)
DE (1) DE3133548A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4539742A (en) * 1981-06-22 1985-09-10 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
JPS5946065A (ja) * 1982-09-09 1984-03-15 Toshiba Corp 半導体装置の製造方法
JPS5989457A (ja) * 1982-11-15 1984-05-23 Hitachi Ltd 半導体装置の製造方法
US4555842A (en) * 1984-03-19 1985-12-03 At&T Bell Laboratories Method of fabricating VLSI CMOS devices having complementary threshold voltages
GB2172744B (en) * 1985-03-23 1989-07-19 Stc Plc Semiconductor devices
US4722830A (en) * 1986-05-05 1988-02-02 General Electric Company Automated multiple stream analysis system
US5169795A (en) * 1989-02-28 1992-12-08 Small Power Communication Systems Research Laboratories Co., Ltd. Method of manufacturing step cut type insulated gate SIT having low-resistance electrode
US5219779A (en) * 1989-05-11 1993-06-15 Sharp Kabushiki Kaisha Memory cell for dynamic random access memory
EP0600693A3 (de) * 1992-11-30 1994-11-30 Sgs Thomson Microelectronics Selektives Grabenätzen und selbstausrichtende Basis-Emitter-Struktur.
JP3223895B2 (ja) * 1998-12-15 2001-10-29 日本電気株式会社 半導体装置の製造方法
JP2014241367A (ja) * 2013-06-12 2014-12-25 三菱電機株式会社 半導体素子、半導体素子の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583380B2 (ja) * 1977-03-04 1983-01-21 株式会社日立製作所 半導体装置とその製造方法
US4190466A (en) * 1977-12-22 1980-02-26 International Business Machines Corporation Method for making a bipolar transistor structure utilizing self-passivating diffusion sources
US4178674A (en) * 1978-03-27 1979-12-18 Intel Corporation Process for forming a contact region between layers of polysilicon with an integral polysilicon resistor
JPS54161894A (en) * 1978-06-13 1979-12-21 Toshiba Corp Manufacture of semiconductor device
DE2936724A1 (de) * 1978-09-11 1980-03-20 Tokyo Shibaura Electric Co Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3071489D1 (en) * 1979-11-29 1986-04-17 Vlsi Technology Res Ass Method of manufacturing a semiconductor device with a schottky junction
US4322882A (en) * 1980-02-04 1982-04-06 Fairchild Camera & Instrument Corp. Method for making an integrated injection logic structure including a self-aligned base contact
US4317276A (en) * 1980-06-12 1982-03-02 Teletype Corporation Method of manufacturing an insulated gate field-effect transistor therefore in a silicon wafer
US4322883A (en) * 1980-07-08 1982-04-06 International Business Machines Corporation Self-aligned metal process for integrated injection logic integrated circuits

Also Published As

Publication number Publication date
US4407059A (en) 1983-10-04
JPS5740975A (en) 1982-03-06
DE3133548A1 (de) 1982-04-15
JPS5936432B2 (ja) 1984-09-04

Similar Documents

Publication Publication Date Title
DE2817430C2 (de) Verfahren zum Herstellen von Feldeffekt-Transistoren mit isolierter Gate- Elektrode
DE2661098C2 (de)
DE3525396C2 (de)
DE2954501C2 (de)
DE2933849C2 (de)
DE4445345C2 (de) Verfahren zur Herstellung eines Bipolartransistors
DE3437512C2 (de) Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung
DE69025805T2 (de) Herstellen von Halbleitervorrichtungen
DE2732184A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE3834241A1 (de) Halbleitereinrichtung
DE2615754C2 (de)
DE4007582C2 (de) Verfahren zum Herstellen von mindestens zwei Kontakten in einem Halbleiterbauelement
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE3940674C2 (de)
DE19703971A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE3133548C2 (de)
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2922016A1 (de) Vlsi-schaltungen
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE3688711T2 (de) Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung.
DE69508493T2 (de) Methode zur maskierung zur verwendung in einem salizid-verfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ

8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee