DE69022710T2 - Verfahren zum Herstellen einer Halbleitervorrichtung. - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung.

Info

Publication number
DE69022710T2
DE69022710T2 DE69022710T DE69022710T DE69022710T2 DE 69022710 T2 DE69022710 T2 DE 69022710T2 DE 69022710 T DE69022710 T DE 69022710T DE 69022710 T DE69022710 T DE 69022710T DE 69022710 T2 DE69022710 T2 DE 69022710T2
Authority
DE
Germany
Prior art keywords
base
emitter
oxide film
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69022710T
Other languages
English (en)
Other versions
DE69022710D1 (de
Inventor
Yoshiki Yamada
Bunshiro Yamaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE69022710D1 publication Critical patent/DE69022710D1/de
Publication of DE69022710T2 publication Critical patent/DE69022710T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66295—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
    • H01L29/66303—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor with multi-emitter, e.g. interdigitated, multi-cellular or distributed emitter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/011—Bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/124—Polycrystalline emitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines diskreten Bipolartransistors. Ein derartiger Bipolartransistor kann als ein Hochfrequenz- Bipolartransistor verwendet werden, der für einen Hochgeschwindigkeitsbetrieb benötigt wird.
  • Um gute Hochfrequenz-Charakteristiken in einem Hochfrequenz-Bipolartransistor zu erhalten, der für einen Hochgeschwindigkeitsbetrieb benötigt wird, ist ein Emitter mit einer langen Peripherie vorteilhaft. Zusätzlich sind ein geringer Basiswiderstand und eine geringe Kollektor- Basiskapazität bevorzugt.
  • Derartige Hochfrequenz-Bipolartransistoren werden insbesondere durch Anordnen von mehreren beabstandeten Basis- Emitter- und Kollektorbereichen in einem Substrat hergestellt. Die Kombination dieser diskreten Bereiche bilden den Hochfrequenz-Bipolartransistor. Anders als die vorliegende Erfindung, die sich auf ein Verfahren zur Herstellung eines diskreten Bipolartransistors bezieht, beschreibt die US 4 640 721 die Herstellung eines einzelnen Bipolartransistors mit Aufpropfungs-(graft)-Basisbereichen gebildet in einer P-Typ Schicht in einem Halbleitersubstrat, der mit einem ersten Oxidfilm und einem Nitridfilm bedeckt ist. Ein erster Polysiliziumfilm wird in Öffnungen aufgebracht, die in dem ersten Oxidfilm und dein Nitridfilm gebildet sind, um als eine Basiselektrode zu dienen. Nach einer Oxidation des ersten polykristallinen Siliziumfilms wird ein zweiter Oxidfilm auf der Basiselektrode hergestellt. Danach wird ein zweiter polykristalliner Film auf den zweiten Oxidfilm aufgebracht, um als eine Emitterelektrode zu dienen. Ein Emitterbereich wird durch thermische Diffusion gebildet. Um die Emitter- und Basisbereiche mit der Außenseite zu verbinden, sind eine Emitter-Herausfübrung und eine Emitter- Herausführung gebildet. Insbesondere ist die Emitter- Herausführung an einem Endabschnitt des fingerartigen bipolaren Transistors gebildet. Da nur ein Bipolartransistor vom Einzeltyp mit nur einer Emitter-Herausführung und nur einer einzelnen Basis-Herausführung hier beabsichtigt ist, kann der für die Kollektor-Basis-Kapazität am meisten verantwortliche Basisbereich verkleinert werden, da hier hinsichtlich der Herausführungs-Verdrahtungsschichten keine Piatzbegrenzungen vorhanden sind.
  • Im Gegensatz dazu kann in einem diskreten Hochfrequenz- Bipolartransistor die Kollektor-Basis-Kapazität aufgrund des Erfordernisses von mehreren Emitter- und Basis- Heraustührungs-Elektroden nicht leicht verkleinert werden, wie nachstehend unter Bezugnahme auf die Figuren 1A bis 1C weiter erläutert wird.
  • Die US-A-4 566 176 beschreibt einen derartigen diskreten Hochfrequenz-Bipolartransistor mit sehr feiner Basis-Emitter- Geometrie. Das offenbarte Verfahren umfaßt die Schritte eines Bildens eines Basisbereichs, eines Bildens einer Isolationsschicht auf dem Basisbereich und eines Implantierens von Emitterzonen und Basis-Kontaktzonen und Öffnungen in der Isolationsschicht. Nur Emitteröffnungen werden zunächst gebildet, dann werden den Emitterzonen implantiert und eine Maskierungsschicht wird auf der Isolationsschicht und in den Emitteröffnungen bereitgestellt, so daß die Basis-Kontaktöffnungen durch Öffnungen in der Maskierungsschicht geätzt werden können. Die Basis- Kontaktzonen werden dann in die Basis-Kontaktöffnungen implantiert. Emitter- und Basis-Herausführungen werden mit einzelnen Emitter- und Basisbereichen so verbunden, daß sie in der gleichen Ebene angeordnet sind. Eine weitere Verkleinerung einer Teilung oder eines Abstandes eines Emitterstreifens ist hier nicht möglich oder beabsichtigt.
  • Auf den Seiten 190 bis 191 und auf den Seiten 78 und 79 von "VLSI Electronics Microstructure Science", Volume 8, Plasma Processing for VLSI by Norman G. Einspruch und Dale M. Brown, Academic Press, Inc., 1984, werden altbekannte Halbleiter- Verarbeitungstechniken, i.e. reaktives Ionenätzen und ein chemisches Aufdampfen bei niedrigem Druck für die Bildung von Schichtstrukturen auf einem Substrat beschrieben,
  • Die beigefügten Figuren 1A bis 1C sind typische Querschnittsansichten, die aufeinanderfolgend herkömmliche Schritte bei der Herstellung eines diskreten Hochfrequenz- Bipolartransistors zeigen. Eine n-Typ Epitaxialschicht 31 wird juf einem Silizium-Halbleitersubstrat gebildet, dessen Elemente isoliert sind, und ein p-Typ Basisbereich 32 und ein p&spplus;-Typ Aufpropfungs-(Graft)-Basisbereich 33, der mit einer hohen Konzentration einer p-Typ-Verunreinigung implantiert und mit dem p-Typ Basisbereich 32 später verbunden wird, werden selektiv in der Epitaxialschicht 31 gebildet. Das Ergebnis in dem Aufbau wird thermisch oxidiert, um einen Siliziumoxidfilm 34 zu bilden, und dann wird ein Siliziumnitritfilm 35 darauf gebildet (Figur 1A).
  • Um einen Einitterbereich zu bilden, werden der Siliziumnitritfilm 35 und der thermische Siliziumoxidfilm 34 auf einem Gebiet zwischen den Graft-Basisbereichen 31 teilweise durch eine photolithographische Technik entfernt, um Emitter-Kontaktlöcher 36 zu bilden. Eine Polysiliziumschicht, die eine n-Typ Verunreinigung enthält, wird auf der gesamten Oberfläche der sich ergebenden Struktur aufgebracht, und die sich ergebende Struktur wird strukturiert, um Emitter-Elektroden 37 zu bilden. Danach wird die n-Typ Verunreinigung, die in der Polysiliziumschicht enthalten ist, die als die Emitter-Elektrode 37 dient, thermisch in den Basisbereich 32 durch Tempern diffundiert, um einen n-Typ Emitterbereich 38 (Figur 1B) zu bilden.
  • Der Siliziumnitritfilm 35 und der thermisch Siliziumoxidfilm 34 auf dem Graft-Basisbereich 33 werden teilweise durch eine photolithographische Technik entfernt, um Basis-Kontaktlöcher 39 zu bilden. Danach werden eine Emitter-Elektroden- Aluminiumverdrahtungsschicht 40 und eine Basis-Elektroden- Aluminiumverdrahtungsschicht 41 strukturiert (Figur 1C).
  • Figur 2 ist eine Draufsicht, die ein Muster der Anordnung in Figur 1C zeigt. Das Muster wird so gebildet, daß es Zustände zum Erhalten der obigen guten Hochfrequenzcharakteristiken aufweist. Das heißt, jedes der Emitter-Kontaktlöcher 36 ist in eine Vielzahl von Streifen aufgeteilt, so daß ein Emitter eine lange Peripherie oder Umfang aufweist. Deshalb werden Basis-Kontaktlöcher 39 gebildet, um die entsprechenden Emitter-Kontaktlöcher 36 darunter anzuordnen, um so einen Basis-Widerstand zu verkleinern.
  • Um den Kollektor-Basis-Widerstand zu verkleinern, muß eine Basisfläche verkleinert werden. Wie in Figur 2 gezeigt, weist der Emitterstreifen eine Breite a und eine Teilung oder einen Abstand b auf, die so klein wie möglich eingerichtet sind.
  • Da jedoch die Teilung b des Emitterstreifens verkleinert wird, ist ein Intervall zwischen der Emitter-Elektroden- Aluminiumverdrahtungsschicht 40 und der Basis-Elektroden- Aluminiumverdrahtungsschicht 41 verkleinert. Ein Spielraum für eine Maskenausrichtung unter Verwendung eines photolithographischen Atzens wird extrem verkleinert und die Emitter-Elektrode und die Basis-Elektrode werden leicht kurzgeschlossen.
  • Somit ist es gemäß der Begrenzung aufgrund einer photolithographischen Technik schwierig, den Abstand des Emitterstreifens auf eine minimale Linienbreite oder weniger zu verkleinern, da ein Defekt in dem Transistor auftritt.
  • Deshalb ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines diskreten Bipolartransistors mit einer verringerten Teilung eines Emitterstreifens, mit einem geringen Basiswiderstand und mit einer kleinen Kollektor-Basis-Kapazität, geeignet für einen höchst zuverlässigen Hochfrequenzbetrieb, vorzusehen.
  • Diese Aufgabe wird durch ein Verfahren zur Herstellung eines diskreten Bipolartransistors gelöst, daß die Schritte a) bis i) des beigefügten Anspruchs 1 umfaßt.
  • In der vorliegenden Erfindung wurde erkannt, daß die Abnahme der Emitterstreifenteilung verbessert werden kann, indem erste und zweite Basis-Elektroden so gebildet werden, daß die Basis-Elektroden in einer unterschiedlichen Richtung extrahiert werden können als die Extraktionsrichtung der Emitter-Elektrode. Deshalb kann das Intervall zwischen den Emitterstreifen verkleinert werden, und den Basiswiderstand und eine Kollektor-Basis-Kapazität zu verkleinern. Zusätzlich kann eine Breite eines Emitterkontakts verkleinert werden und dies trägt zu der Verringerung des Basiswiderstands bei. Deshalb kann ein nicht vorteilhaftes Kurzschließen der Elektroden auch vermieden werden.
  • Weitere vorteilhafte Ausführungsformen der Erfindung ergeben sich aus den beigefügten Ansprüchen.
  • Gemäß einem Aspekt der vorliegenden Erfindung ist ein Verfahren zu Herstellung einer Halbleitereinrichtung vorgesehen, das die folgenden Schritte umfaßt: Bilden eines ersten Oxidfilms auf einem Halbleitersubstrat durch thermische Oxidation; Bilden eines ersten Nitritfilms auf dem ersten Oxidfilm; Entfernen jedes Abschnitts des ersten Oxidfilms und des Nitritfilms durch Ätzen zum Freilegen eines ersten Abschnitts gewählt aus dem Substrat; Bilden eines ersten Polysiliziumfilms eines ersten Leitfähigkeitstyps auf dem ersten freigelegten Abschnitt des Substrats; Bilden eines zweiten Oxidfilms dicker als der erste Oxidfilm auf einem Abschnitt gewählt von dem Nitritfilm und auf dem ersten Polysiliziumfilm, zum Umgeben des ersten Polysiliziumfilms; Entfernen eines Abschnitts des Nitritfilms, der nicht mit dem zweiten Oxidfilm bedeckt ist und eines Abschnitts des ersten Oxidfilms darunter durch Ätzen zum Freilegen eines zweiten Abschnitts des Substrats; und Bilden eines zweiten Polysiliziumfilms eines zweiten Leitfähigkeitstyps auf dem zweiten freigelegten Abschnitt des Substrats.
  • Gemäß einem bevorzugten Aspekt umfaßt das Verfahren zur Herstellung einer Halbleitereinrichtung den Schritt eines Bildens eines Bereichs eines ersten Leitfähigkeitstyps auf dem Halbleitersubstrat vor dem Schritt eines Bildens des ersten Oxidfilms, und der erste Oxidfilm wird auf dem Bereich gebildet.
  • Wenn das Verfahren auf einen Bipolartransistor angewendet wird, werden gemäß dem Verfahren der vorliegenden Erfindung der erste Oxidfilm und der Nitritfilm auf dem Bereich des ersten Leitfähigkeitstyps gebildet, der als ein Basisbereich dienen soll. Jeder Teil von diesen Filmen wird geätzt, um ein Basis-Kontaktloch zu bilden, und der erste Polysiliziumfilm, der eine Verunreinigung des ersten Leitfähigkeitstyps enthält und danach als der Basisbereich dienen soll, wird in dem Basis-Kontaktloch gebildet. Ein zweiter Oxidfilm wird auf dem ersten Polysiliziumfilm durch thermische Oxidation so gebildet, daß er eine größere Dicke als die des ersten Oxidfilms aufweist, und um einen Teil der Oberfläche des Nitritfilms zwischen den Basis-Elektroden freizulegen. Gleichzeitig wird eine Verunreinigung einer hohen Konzentration eines ersten Leitfähigkeitstyps in den Basisbereich implantiert, um einen Graft-Basisbereich zu bilden.
  • Danach werden der freigelegte Nitritfilm und der erste Oxidfilm geätzt, um ein Emitter-Kontaktloch zu bilden. Ein zweiter Polysiliziumfilm, der eine Verunreinigung des zweiten Leitfähigkeitstyps enthält und danach als eine Emitter- Elektrode dienen soll, wird auf der sich ergebenden Struktur aufgebracht und strukturiert. Das heißt, der zweite Oxidfilm, der auf der Basiselektrode gebildet ist, wird eine Maske zum Bilden des Emitter-Kontaktlochs und eine Emitter-Elektrode ist selbst-ausgerichtet. Der zweite Oxidfilm trägt zu einem Verhindern eines Kurzschlusses zwischen der Emitter-Elektrode und der Basis-Elektrode bei. Da die Emitter-Elektrode und die Basis-Elektrode in jeweils unterschiedliche Richtungen extrahiert werden, kann zusätzlich jedes Intervall zwischen Elektroden verkleinert werden.
  • Da eine Emitter-Elektrode gemäß dem Verfahren der vorliegenden Erfindung von der Basis-Elektrode durch einen Oxidfilm isoliert ist, werden die Emitter-Elektrode und die Basis-Elektrode nicht kurzgeschlossen, selbst wenn jedes Intervall zwischen Emitterstreifen verkleinert wird. Deshalb kann das Intervall zwischen den Emitterstreifen verkleinert werden, um einen Basis-Widerstand und einen Kollektor-Basis- Widerstand zu verkleinern. Zusätzlich kann eine Breite eines Emitter-Kontakts verkleinert werden, und dies trägt zur Verkleinerung des Basis-Widerstands bei. Infolgedessen ist ein Verfahren zur Herstellung einer Halbleitereinrichtung zum Erzielen eines bei einer hohen Geschwindigkeit betriebenen höchst zuverlässigen Hochfrequenz-Bipolartransistors bereitgestellt.
  • Diese Erfindung läßt sich vollständiger aus der folgenden eingehenden Beschreibung im Zusammenhang mit den beiliegenden Zeichnungen verstehen. In den Zeichnungen zeigen:
  • Fig. 1A bis 1C Querschnittsansichten, die nacheinander ein herkömmliches Verfahren einer Herstellung eines herkömmlichen Hochfrequenz-Bipolartransistors zeigen;
  • Fig 2 eine Draufsicht, die ein Muster einer Struktur des herkömmlichen Hochfrequenz- Bipolartransistors in Figur 1C zeigt;
  • Fig. 3A bis 3F Querschnittsansichten, die nacheinander ein Verfahren einer Herstellung eines diskreten Bipolartransistors gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt; und
  • Fig. 4 eine Draufsicht, die eine Struktur des herkömmlichen Hochfrequenz- Bipolartransistors in Figur 3F zeigt.
  • Unter Bezugnahme auf die Figuren 3A bis 3F wird gemäß einem Herstellungsverfahren dieser Ausführungsform eine mit einer n-Typ Verunreinigung dotierte Epitaxialschicht 1 auf einem Silizium-Halbleitersubstrat gebildet, dessen Elemente isoliert sind. Eine p-Typ-Verunreinigung, beispielsweise Bor, wird in die Epitaxialschicht 1 ionen-implantiert, um einen p- Typ Basisbereich 2 zu bilden. Danach wird die sich ergebende Struktur thermisch oxidiert, um einen thermischen Siliziumoxidfilm 3 mit einer Dicke von ungefähr 0,1 um (1000 Å) zu bilden, und ein Siliziumnitritfilm 4 mit einer Dicke von ungefähr 0,1 um (1000 Å) wird auf dem thermischen Siliziumoxidfilm 3 durch ein Niedrigdruck-CVD-Verfahren oder dergleichen gebildet (Figur 3A).
  • Teile des Siliziumnitritfilms 4 und des thermischen Siliziumoxidfilms 3 werden sequentiell unter Verwendung einer photolithographischen Technik mittels eines RIE-(reaktives Ionenätz-)Verfahrens entfernt, um ein Basis-Kontaktloch 5 mit einer Breite von ungefähr 0,7 um zu bilden. Danach wird eine Polysilizium-Schicht, die eine p-Typ-Verunreinigung enthält, auf der gesamten Oberfläche der sich ergebenden Struktur aufgebracht und strukturiert, um eine Basis-Elektrode 6 zu bilden (Figur 3B).
  • Die sich ergebende Struktur wird vollständig thermisch oxidiert, und ein thermischer Oxidfilm 7 mit einer Dicke von z.B. 3000 Å, größer als diejenige des thermischen Oxidfilms 3, wird auf einem p-Typ Polysiliziumfilm gebildet, der eine p-Typ-Verunreinigung enthält und als die Basis-Elektrode 6 dient. Der thermische Oxidfilm 7 wird gebildet, um einen Teil der Oberfläche des Siliziumnitritfilms 4 zwischen jeder Basis-Elektrode 6 freizulegen. Gleichzeitig wird die in dem Basisbereich 2 enthaltene Verunreinigung thermisch in die Epitaxialschicht diffundiert, um die Dicke des Basisbereichs 2 zu erhöhen. Zusätzlich wird die p-Typ-Verunreinigung, die in der Basis-Elektrode 6 enthalten ist, in den Basisbereich 2 diffundiert, um einen p+-Typ Graft-Basisbereich 8 zu bilden, der durch Dotierung einer p-Typ-Verunreinigung mit einer hohen Konzentration erhalten wird (Figur 3C).
  • Der freigelegte Siliziumnitridfilm 4 und der thermische Oxidfilm 3 darunter werden durch Ätzen zum Freilegen des Substrats entfernt. In diesem Fall wird das Ätzen bei einer Ätzrate durchgeführt, um nur den Siliziumnitridfilm 4 zunächst zu ätzen und dann wird der thermische Oxidfilm 3 geätzt. Da dabei der thermische Oxidfilm 7 auf der Basiselektrode 6 eine ausreichend größere Dicke als die des thermischen Oxidfilms 3 aufweist, bleibt sie. Deshalb wird ein Emitterkontaktloch 9 unter Verwendung des thermischen Oxidfilms als eine Maske gebildet (Figur 3D).
  • Ein Polysiliziumfilm mit einer n-Typ-VErunreinigung wird vollständig auf der sich ergebenden Struktur aufgebracht, und sie wird durch eine photolithographische Technik strukturiert, um eine Emitter-Elektrode 10 zu bilden. Danach wird die n-Typ-Verunreinigung in dem Polysilizium der Emitter-Elektrode 10 in den p-Typ Basisbereich 2 durch Tempern thermisch diffundiert, um einen n-Typ Emitterbereich 11 zu bilden (Figur 3E).
  • Eine Emitter-Elektroden-Aluminiumverdrahtungsschicht 12 und eine Basis-Elektroden-Aluminiumverdrahtungsschicht 13 (gezeigt in Figur 4, die nachstehend beschrieben wird) werden durch Strukturierung gebildet (Figur 3F).
  • In Figur 3F wird für einen Bipolartransistor vom diskreten Typ ein n&spplus;-Typ Substrat 15 und eine Kollektor-Elektrode durch eine Zweipunkt-Kettenlinie angedeutet.
  • Figur 4 ist eine Draufsicht, die ein Muster der Anordnung in Figur 3F zeigt. Die mit dem in Figur 1 gezeigten thermischen Oxidfilm 7 bedeckte Basis-Elektrode wird durch die Aluminium- Verdrahtungsschicht 13 aus einer Richtung extrahiert, die unterschiedlich zu der Extraktionsrichtung der Emitter- Elektrode 10 ist, d.h. in einer Richtung parallel zu dem Substrat.
  • Da ein herkömmliches Emitter-Kontaktloch durch eine photolithographische Technik gebildet wird, ist die maximale Breite des Emitter-Kontaktlochs 0,7 um. Wenn die Emitter- und Basis-Elektroden in die gleiche Richtung extrahiert werden, können diese Elektroden kurzgeschlossen werden. Deshalb kann das Intervall zwischen diesen Elektroden nicht weiter verkleinert werden.
  • Im Gegensatz dazu dient gemäß der Verfahren dieser Ausführungsform der thermische Oxidfilm 7 als eine Maske zum Bilden eines Emitter-Kontaktlochs und eine Emitter-Elektrode ist selbst-ausgerichtet. Ein Kurzschluß zwischen den Emitter- und Basis-Elektroden wird durch den thermischen Oxidfilm 7 verhindert. Da die Emitter- und Basis-Elektroden nicht aus der gleichen Richtung extrahiert werden, kann zusätzlich jedes Intervall zwischen Elektroden zu einem großen Ausmaß verkleinert werden, selbst wenn eine photolithographische Technik unter Verwendung eines herkömmlichen Maskenausrichtungsspielraums verwendet wird.
  • Wenn man beispielsweise annimmt, daß der Spielraum für eine Maskenausrichtung auf 0,5 um eingestellt ist und die Breite von minimalen Dimensionen, die in einer photolithographischen Technik verwendet werden, auf 0,7 um eingestellt ist, dann ist die Breite a des Basis-Kontaktlochs 5 0,7 um und die Breite b des Basis-Elektroden-Polysiliziumfilms 6 1,7 um. Nachdem die sich ergebende Struktur thermisch oxidiert ist, um den thermischen Oxidfilm 7 mit einer Breite c von 0,3 um (3000 Å) zu bilden, kann die Teilung e des Emitterstreifens auf 2,8 um verkleinert werden, wenn das Emitter-Kontaktloch 9 gebildet ist, so daß es eine Breite d von 0,5 um aufweist.
  • Es sei darauf hingewiesen, daß gemäß dieser Ausführungsform der als die Emitter-Elektrode dienende Polysiliziumfilm eine Verunreinigung vorher enthält, aber eine Verunreinigung in einen Polysiliziumfilm implantiert werden kann, in den eine Verunreinigung nicht implantiert ist. Obwohl der Basisbereich 2 vor der Bildung eines Basis-Kontaktlochs gebildet ist, kann der Basisbereich 2 zusätzlich durch Implantieren von Verunreinigungsionen durch ein Emitter-Kontaktloch gebildet werden, nachdem das Emitter-Kontaktloch gebildet ist.

Claims (9)

1. Verfahren zur Herstellung eines diskreten Bipolartransistors, umfassend die folgenden Schritte:
a) Bilden eines ersten Oxidfilms (3) auf einem Halbleitersubstrat durch thermische Oxidation;
b) Bilden eines Nitritfilms (4) auf dem ersten Oxidfilm (3);
c) Entfernen von ersten Teilen des Nitritfilms (4) und des ersten Oxidfilms (3) durch Ätzen zum Freilegen einer Vielzahl von ersten Abschnitten (5) des Halbleitersubstrats, um so Basis-Kontaktlöcher (5) mit einer vorgegebenen Teilung zu bilden;
d) Bilden eines ersten Polysiliziumfilms (6) mit einer Verunreinigung eines ersten Leitfähigkeitstyps (P) auf dem Nitritfilm (4) und in den Basis- Kontaktlöchern (5) und Strukturieren des ersten Polysiliziumfilms (6) zum Bilden von Basis- Elektroden (6) in den Basis-Kontaktlöchern (5);
e) thermisches Oxydieren der Basis-Elektroden zum Bilden eines zweiten Oxidfilms (7) mit einer größeren Dicke als diejenige des ersten Oxidfilms (3) auf den Basis-Elektroden (6), wobei die thermische Oxidation zweite Teile des Nitritfilms zwischen den Basis-Elektroden freigelegt läßt;
f) Entfernen der zweiten Teile des Nitritfilms (4) und von Teilen des ersten Oxidfilms (3) darunter durch Ätzen, um eine Vielzahl von zweiten Abschnitten des Halbleitersubstrats freizulegen, um so Emitter- Kontaktlöcher (9) mit der gegebenen Teilung zu bilden;
g) Bilden eines zweiten Polysiliziumfilms (10) mit einer Verunreinigung eines zweiten Leitfähigkeitstyps (N) auf dem zweiten Oxidfilm (7) und in den Emitter-Kontaktlöchern (9) und Strukturieren des zweiten Polysiliziumfilms (10) zum Bilden von Emitter-Elektroden (10) in den Emitter-Kontaktlöchern (9);
h) Diffundieren der Verunreinigung des zweiten Leitfähigkeitstyps (N), die in den Emitter- Elektroden (10) enthalten ist, durch Tempern, um Emitter-Bereiche (11) des zweiten Leitfähigkeitstyps (N) zu bilden; und
i) Bilden einer Basis-Elektroden-Verdrahtungsschicht (13) und einer Emitter-Elektroden- Verdrahtungsschicht (12) über den Basis- bzw. Emitter-Kontaktlöchern, wobei die Basis-Elektroden- Verdrahtungsschicht und die Emitter-Elektroden- Verdrahtungsschicht in einer Doppelkamm-Anordnung vorgesehen sind.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Verfahren folgende Schritte umfaßt: Bilden einer Epitaxialschicht (1) des zweiten Leitfähigkeitstyps (N) auf dem Halbleitersubstrat und Bilden eines Basisbereichs (2) des ersten Leitfähigkeitstyps (P) in der Schicht (1), wobei der ersten Oxidfilm (3) auf dem Basisbereich (2) gebildet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ätzschritte durch reaktives Ionenätzen durchgeführt werden.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt zum Bilden des Nitritfilms (4) durch chemisches Aufdampfen mit geringem Druck durchgeführt wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitersubstrat ein Siliziumsubstrat ist, und der Oxidfilm und der Nitritfilm jeweils auf einem SiliziumOxidfilm (3) und einem Siliziumnitritfilm (4) gebildet werden.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Aluminium zum Bilden der Verdrahtungsschichten (12, 13) verwendet wird.
7. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der thermische Oxidationsschritt (e) eine thermische Diffusion der in dem Basisbereich (2) enthaltenen Verunreinigung in die Schicht (1) verursacht, um die Dicke des Basisbereichs (2) zu vergrößern.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der thermische Oxidationsschritt (e) ferner eine thermische Diffusion der in den Basis-Elektroden (6) enthaltenen Verunreinigung in den Basisbereich (2) verursacht, um darin Graft-Basisbereiche (8) mit hoher Verunreinigungskonzentration zu bilden.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Verunreinigung eines P-Typs für den ersten Leitfähigkeitstyp verwendet wird und eine Verunreinigung des N-Typs für den zweiten Leitfähigkeitstyp verwendet wird.
DE69022710T 1990-01-26 1990-12-11 Verfahren zum Herstellen einer Halbleitervorrichtung. Expired - Fee Related DE69022710T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017300A JPH07114210B2 (ja) 1990-01-26 1990-01-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE69022710D1 DE69022710D1 (de) 1995-11-02
DE69022710T2 true DE69022710T2 (de) 1996-03-21

Family

ID=11940153

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69022710T Expired - Fee Related DE69022710T2 (de) 1990-01-26 1990-12-11 Verfahren zum Herstellen einer Halbleitervorrichtung.

Country Status (5)

Country Link
US (1) US5100812A (de)
EP (1) EP0438693B1 (de)
JP (1) JPH07114210B2 (de)
KR (1) KR930006736B1 (de)
DE (1) DE69022710T2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386623A (en) * 1990-11-15 1995-02-07 Hitachi, Ltd. Process for manufacturing a multi-chip module
US5665991A (en) * 1992-03-13 1997-09-09 Texas Instruments Incorporated Device having current ballasting and busing over active area using a multi-level conductor process
US5328857A (en) * 1992-09-25 1994-07-12 Sgs-Thomson Microelectronics, Inc. Method of forming a bilevel, self aligned, low base resistance semiconductor structure
US5492844A (en) * 1993-01-29 1996-02-20 Sgs-Thomson Microelectronics, Inc. Method of manufacturing increased conductivity base contact/feeders with self-aligned structures
KR0161378B1 (ko) * 1994-06-13 1998-12-01 김광호 바이폴라 접합 트랜지스터 제조방법
US5597758A (en) * 1994-08-01 1997-01-28 Motorola, Inc. Method for forming an electrostatic discharge protection device
JP2637937B2 (ja) * 1995-01-30 1997-08-06 関西日本電気株式会社 電界効果トランジスタの製造方法
US5670417A (en) * 1996-03-25 1997-09-23 Motorola, Inc. Method for fabricating self-aligned semiconductor component
US6121129A (en) * 1997-01-15 2000-09-19 International Business Machines Corporation Method of contact structure formation
IT1298516B1 (it) * 1998-01-30 2000-01-12 Sgs Thomson Microelectronics Dispositivo elettronico di potenza integrato su un materiale semiconduttore e relativo processo di fabricazione
US6444536B2 (en) * 1999-07-08 2002-09-03 Agere Systems Guardian Corp. Method for fabricating bipolar transistors
JP4468609B2 (ja) * 2001-05-21 2010-05-26 株式会社ルネサステクノロジ 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2168982B1 (de) * 1972-01-28 1976-06-11 Radiotechnique Compelec
US4566176A (en) * 1984-05-23 1986-01-28 U.S. Philips Corporation Method of manufacturing transistors
US4640721A (en) * 1984-06-06 1987-02-03 Hitachi, Ltd. Method of forming bipolar transistors with graft base regions
JPS6146063A (ja) * 1984-08-10 1986-03-06 Hitachi Ltd 半導体装置の製造方法
JPS6267868A (ja) * 1985-09-20 1987-03-27 Fujitsu Ltd 半導体装置の製造方法
JPS63193562A (ja) * 1987-02-06 1988-08-10 Toshiba Corp バイポ−ラトランジスタの製造方法
JPS63237471A (ja) * 1987-03-26 1988-10-03 Toshiba Corp 半導体装置及びその製造方法
JPH0626217B2 (ja) * 1987-11-11 1994-04-06 日本電気株式会社 半導体装置の製造方法
JPH06129172A (ja) * 1992-10-14 1994-05-10 Fujisash Co 組付け網戸装置の組付構造

Also Published As

Publication number Publication date
JPH07114210B2 (ja) 1995-12-06
JPH03222336A (ja) 1991-10-01
DE69022710D1 (de) 1995-11-02
EP0438693A2 (de) 1991-07-31
EP0438693A3 (en) 1992-03-04
KR930006736B1 (ko) 1993-07-23
EP0438693B1 (de) 1995-09-27
US5100812A (en) 1992-03-31

Similar Documents

Publication Publication Date Title
DE2817430C2 (de) Verfahren zum Herstellen von Feldeffekt-Transistoren mit isolierter Gate- Elektrode
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE69328758T2 (de) Verfahren zur Herstellung von SOI-Bipolar- und MOS-Transistoren
DE2745857C2 (de)
DE4445345C2 (de) Verfahren zur Herstellung eines Bipolartransistors
DE3437512C2 (de) Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
EP0272433B1 (de) Integrierte Halbleiterschaltung mit als Dünnschichtstege auf den die aktiven Transistorbereiche trennenden Feldoxidbereichen angeordneten Lastwiderstände und Verfahren zu ihrer Herstellung
DE3129558C2 (de)
DE2729973C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE4116690A1 (de) Elementisolationsaufbau einer halbleitereinrichtung und verfahren zur herstellung derselben
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE3780484T2 (de) Loeschbarer programmierbarer nurlesespeicher mit gleitgate-feldeffekttransistoren.
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE68928951T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE2645014C3 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE69032074T2 (de) Verfahren zur Herstellung eines Halbleiterbauteils
DE3688711T2 (de) Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung.
DE69226569T2 (de) Selbstjustierender Polysilizium-T-Gatekontakt
DE3133548C2 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee