DE2729973C2 - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung

Info

Publication number
DE2729973C2
DE2729973C2 DE2729973A DE2729973A DE2729973C2 DE 2729973 C2 DE2729973 C2 DE 2729973C2 DE 2729973 A DE2729973 A DE 2729973A DE 2729973 A DE2729973 A DE 2729973A DE 2729973 C2 DE2729973 C2 DE 2729973C2
Authority
DE
Germany
Prior art keywords
layer
mask
openings
zones
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2729973A
Other languages
English (en)
Other versions
DE2729973A1 (de
Inventor
Michel Xavier Marie de Caen Brebisson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2729973A1 publication Critical patent/DE2729973A1/de
Application granted granted Critical
Publication of DE2729973C2 publication Critical patent/DE2729973C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0107—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Weting (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

dadurch gekennzeichnet, daß
h) die Basismaske in der zweiten Isolierschicht (58) wenigstens eine erste Öffnung (601, 602, 604,605), die den Oberflächenbereich einer zu bildenden lsuiierzone (671, 672, 673, 674) umfaßt, enthält.
i) vor der Bildung dei Reproduktionsmaske zuerst nur diese erste Öffnung wenigstens zum Teil von einer ersten Abdeckschicht (611, 612) freigelassen wird,
j) innerhalb des freigelassenen Teiles die erste (57) und die dritte Isolierschicht (56) entfernt werden, und·
k) nach Entfernen der ersten Abdeckschkrht (611, 612) die Halbleiteroberfläche innerhalb der ersten Öffnungen thermisch oxidiert wird zur Bildung einer Isolierzone die eine Halbleiterinsel (481, 482) an der Oberfläche umgibt, wonach
1) über die weiteren Öffnungen der Basismcske die Zonen des Schaltungselementes in der Insel angebracht werden.
2. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß mindestens eine Hableiterzone durch Ionenimplantation durch die dritte Isolierschicht (56) hindurch gebildet wird.
3. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die dritte Isolierschicht (56) aus Siliciumoxid besteht.
4. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Isolierschicht (58) aus Aluminiumoxid besteht.
Beschreibung
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung entsprechend dem Oberbegriff des Patentanspruchs 1.
Ein Verfahren dieser Art ist aus der CH-PS 5 42 514 bekannt.
Halbleiteranordnungen mit integrierten Schaltungen werden durch eine Anzahl von Bearbeitungen, wie epitaktisches Anwachsen, Diffusionen, Implantationen, Ätzvorgänge usw, gebildet Der größte Teil dieser Vorgänge soll lokal unter Verwendung einer Anzahl von Maskierungsschritten durchgeführt werden.
Die Möglichkeit einer Anhäufung von fehlern bei der
&iacgr;&ogr; Positionierung der nacheinander verwendeten Masken führt aber zu großen Toleranzen und zu der Vergrößerung der Abmessungen der Elemente und ihrer gegenseitigen Abstände.
Außerdem führt die immer zunehmende Komplexität der integrierten Schaltungen zu einer immer größeren Anzahl von Maskierungsschritten, die ihrerseits eine Anhäufung aufeinanderliegender Schichten ergeben, wodurch die Genauigkeit der Ätzvorgänge herabgesetzt wird. Die auf diese Weise erhaltenen Köhenunterschiede können außerdem Unterbrechungen der Metall-Leiterbahnen herbeiführen.
Ferner führt die Neigung zur Anwendung immer höherer Frequenzen zu einer stärkeren Verringerung der Abmessungen und macht dadurch eine immer größere Genauigkeit notwendig.
Auf Grund des Obenstehenden geht das Bestreben dahin, eine möglichst große Anzahl von Bearbeitungen, ausgehend von -derselben Maske (der Basismakse), durchzuführen, was hier als "se'bstregistrierende Anbringung" bezeichnet wird.
In der obengenannten CH-PS 5 42 514 ist ein Verfahren zur selbstregistrierenden Anbringung der Emitterzonen, der Basiskontaktzonen und der Kollektoranschlußzonen der Transistoren in einer integrierten Schaltung und auch der durch Diffusion erhaltenen Zonen zwischen den Inseln beschrieben, wobei von einer einzigen durch einen einzigen Photoätzvorgang erhaltenen Basismaske ausgegangen wird.
Für jede Bearbeitung werden dabei die bei dieser Bearbeitung nicht benutzten Feu3»er der Maske abgedeckt. Dieses Verfahren ist jedoch nicht anwendbar, wenn die seitliche Inselisolierung mittels isolierender Zonen erhalten wird, die durch Aushöhlung und Oxidation des Halbleitermaterials gebildet werden. Kein Photolack ist gegen thermische Oxidation beständig, auch nicht, wenn diese Oxidation bei niedrigerer Temperatur stattfindet.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere einer integrierten Schaltung zu schaffen, bei dem in einer einzigen Basismaske alle kritisch aufeinander auszurichtenden Zonen, einschließlich der Inselisolierzonen aus versenktem thermischen Oxid, definiert werden.
Es sei bemerkt, daß der oben gebrauchte Ausdruck "Isolierzonen" keine Beschränkung in bezug auf die Form und die Abmessungen der betreffenden isolierenden Teile bedeutet. Die genannten Zonen können sogar praktisch die ganze Oberfläche einer Scheibe, ausgenommen die von den aktiven und passiven Elementen eingenommene Oberfläche, einnehmen.
Der Erfindung liegt u. a. die Erkenntnis zugrunde, daß der angestrebte Zweck durch Anwendung einer geeigneten Kombination dreier Isolierschichten zur Bildung aufeinanderfolgender Masken, ausgehend von derselben Basismaske, erreicht werden kann.
In Anwendung dieser Erkenntnis wird die genannte Aufgabe durch das im Patentanspruch gekennzeichnete
Verfahren gelöst
Weitere Ausgestaltungen des erfindungsgemäßen Verfahrens ergeben sich aus den Unteransprüchen.
Während der Bildung der Isolierzonen dient die unterste Isolierschicht als Maske und in der endgültig erhaltenen Struktur dient sie als Passivierungsschicht.
Die Öffnungen, die an den Stellen der unterschiedlichen Zonen in der Basismaske vorgesehen sind, ermöglichen über die Öffnungen in einer daraus hergestellten Reproduktionsmaske in einer darunterliegenden Schicht die genaue Definition der genannten Zonen. Auf diese Weise sind die Lagen und die Abmessungen der Halbleiterzonen genau in bezug auf die Isolierzonen definiert
Bei dem Verfahren nach der Erfindung ist es möglich, zwei nebeneinanderliegende Halbleiterzonen mittels einer zwischen ihnen liegenden Oxidzone gegeneinander zu isolieren, wobei der Abstand zwischen den Halbleiterzonen kleiner als bei der Anwendung halbleitender Inselisolierzonen ist bei denen der Mindestabstand durch die Durchschlagsspannung eines PN-Obergangs bestimmt wird.
Außerdem ist es bekannt, daß der erste PhoUrätzvorgang, der bei einem Verfahren zur Herstelluag integrierter Schaltungen durchgeführt werden soll, stets einfach ist und insbesondere auf sehr genaue Weise stattfinden kann, da er auf einer ebenen Oberfläche durchgeführt wird.
Bei dem Verfahren nach der Erfindung wird dieser Vorteil für alle Fenster benutzt, die während der Bildung der Basismaske gleichzeitig in einer gleichmäßigen Schicht vorgesehen werden. Dadurch werden die Lagen und die Abmessungen besser eingehalten als wenn mehrere Masken nacheinander auf derselben Oberfläche erzeugt werden.
Die Erfindung wird im folgenden anhand der Zeichnung näher erläutert. Es zeigen
Flg. 1 bis 16 teilweise schematische Querschnitte zur Illustrierung verschiedener Stufen der Herstellung einer Scheibe mit einer integrierten Halbleiterschaltung, die mindestens einen Bipolartransistor und einen Widerstand enthält und
Flg. 17 bis 25 teilweise schematische Querschnitte zur Illustrierung verschiedener Stufen der Herstellung einer Scheibe mit einer integrierten Halbleiterschaltung, die mindestens einen n-Kanal-Feldeffekttransistor, einen p-Kanal-Feldeffekttransistor und einen Widerstand enthält.
Die Tatsache soll berücksichtigt werden, daß in den genannten Figuren die Abmessungen nicht maßstäblich dargestellt sind; insbesondere ist die Dicke der verschiedenen Schichten, z. B. die Dicke der durch Implantation erhaltenen Zonen, übertrieben groß dargestellt, um die Figuren deutlicher zu machen.
Das Verfahren nach der Erfindung, das bei einer Anordnung aus Silizium angewandt wird, die einen Bipolartransistor und einen Widerstand niedrigen Wertes enthält, wird nachstehend an Hand der Fig. 1 bis 16 beschrieben.
Fig. 1 zeigt ein schwachdotiertes p-leitendes Siliziumsubstrat 29; auf der Oberfläche dieses Substrats wird z. B. durch thermische Oxidation eine Schicht 50 aus Siliziumoxid erzeugt, aus der durch Photoätzung die Oxidgebiete 501,502 dadurch gebildet werden, daß mindestens ein Fenster 51 geätzt wird. Dann wird durch das genannte Fenster ein Gebiet 52 mit Arsen oder Antimon, vorzugsweise mit Antimon, dotiert wonach eine Diffusion stattfindet, wocei die endgültige Konzentration in der Zone 52 z. B. 1021 Arsenatome/cm3 oder 5 · 10" Antimonatome/cm3 beträgt Die auf diese Weise erhaltene Scheibe ist in Fig. &iacgr; dargestellt.
Durch Ätzen wird anschließend die Oxidmaske 50 entfernt, wonach auf der so freigelegten Oberfläche eine Oxidschicht 53 erzeugt wird, deren Dicke etwa 20 nm beträgt; diese Schicht 53 wird durch thermische Oxidation bei 1000cC während 10 Minuten in einer trockenen Sauerstoffatmosphäre erhalten.
&iacgr;&ogr; Durch die Schicht 53 hindurch wird über die ganze Oberfläche der Scheibe eine Ionenimplantation bei einer Ionendosis von 1012 bis 1013 Borionen/cm2 und einer Ionenenergie von 120 bis 180 keV durchgeführt. Durch das Konzentrationsverhältnis werden die stark dotierten n-leit;nden Zonen 52 nicht umdotiert, sondern durch implantierte p-Ieitende Gebiete 541, 542 voneinander getrennt die nach einer Ausglühbehandlung während 15 bis 30 Minuten bei 9000C ein;: maximale Konzentration von 10lb bis 1017 Atomen/cm* aufweisen. Die so erhaltene Scheibe ist in Fig. 2 dargestellt
Die nächste Stufe ist die Entfernung der Oxidschicht 53, z. B. durch Ätzen dieser Schicht in &egr;:&idiagr;!&egr;·&eegr; Ätzbad auf Basis von Fluorwasserstoffsäure und Ammoniumfluorid. Die auf diese Weise freigelegte Oberfläche wird nun für einen epitaktischen Anwachsvorgang vorbereitet; im vorliegenden Beispiel wird so auf epitaktischem Weg aus der Gasphase eine &eegr;-leitende Schicht 48 abgelagert Diese Schicht 48 wird z. B. mit Arsen bei einer Konzentration von 5 · 10M bis 10" Arsenatomen/cm3 dotiert, wodurch die Schicht einen Widerstand von 0,5 bis 2 &OHgr; ■ cm erhält. Die so erhaltene Scheibe ist in Rg. 3 dargestellt.
Durch die Anwendung niedriger Temperaturen bei der Bildung von Isoiierzonen ist es möglich, die thermisehe Behandlung der Scheibe zu beschränken; dadurch erfolgt in der epitaktischen Schicht das Anwachsen in der Dickenrichtung des Gebietes 52. das eine vergrabene Schicht bilden wird, im wesentlichen während des epitaktischen Anwachsvorgangs: die Dicke des erhaltenen Gebietes 52 beträgt etwa 025 bis 0,40 &mgr;&idiagr;&eegr;. Dadurch ist es möglich, die Dicke der epitaktischen Schicht auf 1,3 &mgr;:&eegr; und sogar auf 0.8 &mgr;&igr;&eegr; zu beschränken, während später in dem Vorgang während der Bildung der Isolierzonen durch Oxidation des Siliziums die Nivellierung am Rande dieser Zonen nur mäßig, und zwar 0.4 &mgr;&pgr;&igr; statt 0,8 &mgr;&pgr;&eegr; ist, wie bei normalen längeren Oxidationszeiten der Fall ist.
Die Schicht 52 ist in Gebiete unterteilt, die in der Zeichnungsebene voneinander durch p-leitende Gebiete 541, 542 getrennt werden. Diese Gebiete 541, 542 dienen zur Vermeidung der Bildung einer inversionsschicht unter den zu bildenden Isolierzonen.
Die Schicht 52 muß einen Kollektorstromweg bilden, der Kcilsktorstrom zu dem Kollektoranschlußgebiet und zu dem Kollektorzonenkontakt eines Bipolartransistors führt. Die vo^ dem Gebiet 541 eingenommene Lage entspricht der Lage eines Widerstandes niedrigen ohmschen Wertes, der zugleich mit dem Kollektoranschlußgebiet gebildet werden wird.
bo Auf der Oberfläche 55 der epitaktischen Schicht 48 wird durch Oxidation eine Schicht 56 aus Siliziumoxid (oben als "dritte Isolierschicht" bezeichnet) erzeugt, deren Dicke 0,01 &mgr;&pgr;&igr; bis 0,04 &mgr;&eegr;&igr; beträgt.
Über die ganze Oberfläche der Scheibe wird nun eine
bi Borionenimplantation bei einer Ionenenergie von 30 keV bis 60 keV durchgeführt, wodurch die implantierte Zone 59 erhalten wird, die eine Oberflächenkonzentration von IO1 J bis 1014 Borionen/cm: aufweist. Die-
se Zone 59 dient insbesondere zur Bildung des fremdleitenden Teiles der Basiszone von Bipolartransistoren und gegebenenfalls zur Bildung von Widerständen mit einem mittleren Wert des Flächenwiderstandes von etwa 600 Ohm.
Mittels eines bekannten Verfahrens, das eine verhältnismäßig niedrige Temperatur gestattet, z. B. in einem Plasma, wird dann auf der genannten Oxidschicht 56 die erste Isolierschicht 57 erzeugt, wobei die Schicht 57, z. B. aus Siliziumnitrid besteht und eine Dicke aufweist, die sowohl mit den Photoätzbedingungen kompatibel ist als auch für die Maskierung gegen die verschiedenen Ionenimplantationen, sofern dies notwendig ist, ausreicht. Mit Vorteil weist das Nitrid, aus dem die genannte Schicht 57 besteht, eine Dicke von 0,07 &mgr;&igr;&eegr; bis 0.15 &mgr;&igr;&eegr; auf. In dieser Herstellungsstufe ist die Scheibe in Fig. 4 dargestellt.
Mittels bekannter Verfahren, z. B. Kathodenzerstäubung, wird auf der genannten ersten Schicht 57 die zweite Isolierschicht 58 aus Aluminiumoxid (AIjOj) erzeugt, deren Dicke 0,1 &mgr;&pgr;&igr; bis 0.4 um beträgt und in der die Basismaske gebildet werden soll.
Durch Photoätzen wird dann die zweite Isolierschicht 58 zum Erhalten von Öffnungen 601 bis 6O5.geäizi.-um so die Basismaske zu bilden. Dieser Ätzvorgang erfolgt vorzugsweise mittels eines Ätzbades, das 10 bis 30 g Ammoniumfluorid pro Liter Eisessig enthält. Der Ätzvorgang wird automatisch an der Schicht 57 aus Siliziumnitrid beendet, ohne daß diese Schicht angegriffen wird. Die so erhaltene Struktur ist in Rg. 5 dargestellt.
Die Ränder der Basismaske können mit einer Genauigkeit von ± 0,25 &mgr;&pgr;&igr; definiert werden, wodurch es möglich ist. endgültig in der dritten Isolierschicht auf zweckmäßige Weise Öffnungen von etwa 1 &mgr;&pgr;&igr; anzubringen, die voneinander durch Gebiete getrennt »&ngr;«&tgr;-den, deren Breite mindstens 2 &mgr;&pgr;&igr; beträgt.
Die Öffnung 603 entspricht der Stelle, an der später und nacheinander die Emitterzone und der eigenleiiende Teil der Basiszone des Transistors gebildet werden. Die Öffnungen 604 und 605 entsprechen den von den Isolierzonen eingenommenen Lagen.
Die Öffnungen 601 und 602 umfassen je mindestens zwei angrenzende Gebiete, wobei mindestens eines dieser Gebiete duch eine Isolierzone gebildet werden wird, während das andere durch ein halbleitendes Kontaktgebiet gebildet wird.
Die zu bildenden Isolierzonen sichern die Isolierung zwischen dem verbleibenden Teil der integrierten Schaltung und einem inselförmigen Gebiet, in dem ein Halbleiterschaltungselement (Transistor. Widerstand usw.) gebildet wird. Die innerhalb der Öffnung 604 zu bildende Isoiierzone sichert die Isolierung zwischen dem Kollektoranschlußgebiet des Transistors und dem verbleibenden Teil des Transistors, wobei das Gebiet 52 als Leiter zwischen dem genannten Kollektoranschlußgebiet und der Kollektorzone selbst dient Um das Kollektoranschlußgebiet und die Basiszone des Transistors einander näher zu bringen und auf diese Weise eine bessere Ausnutzung der Oberfläche zu erzielen, kann die letztgenannte Isolierzone schmäler als die andere Isolierzonen sein: Die genannte Zone weist z. B. eine Mindestdicke von 4 &mgr;&igr;&eegr; statt 5 &mgr;&igr;&eegr; auf, was mit einer Öffnung von 2 &mgr;&igr;&eegr; bis 23 &mgr;&pgr;&igr; übereinstimmt, statt einer Öffnung von 3 &mgr;&pgr;&igr; bis 33 &mgr;&pgr;&igr;; dies unter Berücksichtigung der Unterätzung und der Oxidationsstufe.
Die in dieser Stufe erhaltene Scheibe äst in Fig. 5 dargestellt Auf dieser Scheibe wird dann eine Schicht aus photoempfindlichem Lack erzeugt von der durch Photopolymerisation in der Ebene der Figur die Photolackgebiete 611 und 612, die durch eine Öffnung 621 voneinander getrennt werden, nach einem Entwicklungsvorgang erhalten bleiben. Die so erhaltene Scheibe ist in Fig. 6 dargestellt.
Die Genauigkeit, mit der die Lage dieser Photolackmaske in bezug auf die Basismaske fixiert ist, beträgt ± 1 &mgr;&idiagr;&eegr;. Es sei bemerkt, daß mit Hilfe des Verfahrens, das zum
&iacgr;&ogr; selektiven Ätzen der Siliziumnitrids verwendet wird, ohne daß das Siliziumoxid angegriffen wird, die Lagen der Photolackgebiete 611, 612 noch nicht mit großer Genauigkeit festgelegt sind. Dies ist in Fig. 6 insbesondere durch das Schwinden eines Endes 610 des Photolackge bietes 612 in bezug auf den Rand des unterliegenden Gebietes 522 der Schicht J8 dargestellt.
Dagegen bildet das andere Ende des Photolackgebietes 612 die Grenze der von einer Isolierzone eingenommen Lage, wobei die abgedeckte benachbarte Oberflä ehe von dem Basiszonenkontakt eingenommen wird. Wie dies auch für die beiden Enden des Photolackgebietes 611 der Fall ist, sind die Stellen, die neben dem Gebiet 581 der Schicht 58 liegen, die Kontaktgebiete des zu bildenden Widerstandes.
2> Wenn in der Ebene der Figur &Lgr;&Iacgr; die Breite der Öffnung 622 zwischen dem Rand 583 der Schicht 58 und dem benachbarten Rand des Photolackgebietes 611 ist, definiert der Rand des Gebietes 611 zu gleicher Zeit die Breiie X\ und die Breite X2 des Widerstandskontakts.
Durch die Lagen der Ränder der Photolackgebie'.e 611,612 werden sowohl die Lage und die Abmessungen des Basiskontsktgebietes des Transistors als auch die des anderen Kontaktgebietes des Widerstandes zu beiden Seiten der Isolierzone 621 definiert.
Alle Abmessungen der Gebiete, die eine große Genauigkeit erfordern, d. h. die Breite der Basiszone, die Breite der Emitterzone, die Widerstandslänge und der
/"kUSiailU £WI3\.1ICII UClII IXUIICMUI ail3tlllUUJjCUICl UIIU der Basiszone, werden durch die durch die Schicht 58 gebildete Basismaske definiert.
Durch Ätzen mit Hilfe von Orthophosphorsäure oder in einem Plasma auf Basis von Fluoriden und Sauerstoff werden danach die innerhalb der öffnungen 604, 605, 621 und 622 liegenden Teile der Siliziumnitridschicht 57 entfernt Das Ätzen wird automatisch an der Siliziumoxidschicht 56 beendet
Auf diese Weise werden in der Siliziumnitridschicht 57 Öffnungen vorgesehen, die die Gebiete 571,572,573, 574,575 in der Zeichnungsebene, voneinander trennen.
Die Siliziumoxidschicht 56 wird mittels einer Lösung , geätzt, die Fluorwasserstoffsäure und Ammoniumfluorid enthält und in der genannten Schicht 56 werden ': Öffnungen vorgesehen, die genau den in der Schicht 57 ;; gebildete Öffnungen entsprechen. Bj
Mit Hilfe einer bekannten Lösung, die Fluorwasser- f; stoffsäure, Salpetersäure, Essigsäure und Jod enthält, :&Lgr; werden Nuten 651 bis 654 geätzt (siehe Rg. 7). Da zum ') Ausfüllen dieser Nuten eine Oxidation durchgeführt wird, ist die Tiefe der genannten Nuten etwa größer als die Hälfte und kleiner als zwei Drittel der Dicke, die die Isolierzone aufweisen muß. Der genannte Ätzvorgang führt zu einer Unterätzung, die in Rg. 7 dargestellt ist :
Wenn im vorliegenden Falle die kanalunterbrechenden Gebiete nicht durch eine Implantation auf dem Sub- ■■ strat gebildet wären, könnten die genannten Gebiete in dieser Hersteliungsstufe durch eine Implantation einer w geringen Dosis von Borionen gebildet werden. ■
Diese Ionen werden von den verschiedenen auf der ·
&dgr;&igr;
Scheibe erzeugten Schichten zurückgehalten, ausgenommen an den Stellen der Nuten 651 bis 654, wo die genannten Ionen die kanalunterbrechenden Gebiete bilden.
Dann werden auf übliche Weise die virbleibenden Teile der Photolackschicht 611, 612 entfernt. Die in dieser Stufe erhaltene Scheibe ist in Fig. 7 durgestellt.
Anschließend werden durch Oxidation unter Druck und bet niedriger Temperatur die Nuten 651 bis 654 ausgefüll·. Die genannte Oxidation erfolgt vorzugsweise in einer Atmosphäre gesättigten Wasserdampfes unter einem Druck von 60 Atm. bei 800°C bis 90 Atm. bei 650° C oder in einer reinen Sauerstoffatmosphäre unter einem Druck von 100 Atm. bei 800°C bis 250 Atm. bei 65O0C. Die Oxidation erfordert einige Stunden, und zwar zwei bis zehn Stunden.
Das Ergebnis dieser Oxidation ist in Fig. 8 dargetelli. in eier die sichtbaren Teile der Isolierzone mit den Bezugsziffern 671 bis 674 bezeichnet sind, während die Bezugsziffern 5411, 5412 und 542 die kanaiunierbrechenden Gebiete der implantierten Zonen 54 bezeichnen, deren Dicke 0,6 &mgr;&igr;&eegr; oder weniger und deren Flächenwiderstand 4000 Ohm oder mehr beträgt.
Die Isolierzonen 672 und 674 sichern die Isolierung zwischen dem verbleibenden Teil der integrierten Schaltung und dem Gebiet 482, in dem der Transistor gebildet werden wird, während die Isolierzone 673 das genannte Gebiet in zwei Teile unterteilt, und zwar das Kollektoranschlußgebiet, das in dem Teil 4821 gebildet wird, und die Basis- und Emitterzone, die im anderen Teil 4822 gebildet werden.
Dit Isolierzonen 671 und 672 isolieren das Gebiet 481, in dem ein Widerstand niedrigen ohmschen Wertes durch dieselbe Implantation gebildet wird, die für die Bildung der Kollektorzone verwendet wird, während die Kontakte mit dem Gebiet 481 durch implantierte Zonen verbessert werden können, die zugleich mit der Emitterzone gebildet werden.
In der Schicht 57 wird dann eine genar.e Reproduktion der Basismaske durch Ätzen der Teile dieser Schicht 57 gebildet, die durch die Öffnungen in der Basismaske freigelassen werden. Zum Ätzen wird z. B. Orthophosphorsäure verwendet.
In dieser Herstellungsstufe ist es möglich, die verbleibenden Teile der Basismaske 58 zu entfernen. Dies erfolgt durch Ätzen mit Ammoniumfluorid in Eisessig. Die in dieser Stufe erhaltene Scheibe ist in Flg. 9 dargestellt
Dann wird auf der genannten Scheibe eine Schicht aus photoempfindlichem Lack 69 erzeugt, in der eine Öffnung vorgesehen wird, die die Teile 691 und 692 voneinander trennt
Anschließend wird durch chemisches Ätzen das Gebiet 574 aus Siliziumnitrid entfernt, wonach das Gebiet 564 aus Siliziumoxid entfernt wird, wodurch der Teil 551 der Oberfläche 55 der epitaktischen Schicht freigelegt wird. Die in dieser Stufe erhaltene Scheibe ist in Rg. 10 dargestellt.
Danach werden die Photolackgebiete 691 und 692 entfernt Als Maskierung gegen eine Ionenimplantation bei einer Ionendosis von 1015 bis 5 · 1015 Phosphorionen/cm2 und einer Energie von 40 keV bis 100 keV zum Erhalten implantierter Zonen, die das Kollektoranschlußgebiet den Widerstand niedrigen ohmschen Wertes und die Kontakte dieses Widerstandes bilden müssen, wird auf derselben aktiven Oberfläche der Scheibe eine neue Schicht aus photoempfindlichem Lack 71 erzeugt, deren Teile 711,712,713 in der Ebene der Figur voneinander durch die Öffnungen 721, 722 getrennt
werden.
Durch eine neue Ionenimplantation werden das Kollektoranschlußgebiet 73 in dem Gebiet 4821. die implantierte Zone 74, die im Gebiet 481 den Körper des Wider-
■j Standes niedrigen ohmschen Wertes bildet, und die implantierten Zonen 751 und 752 gebildet, wobei die letzteren Zonen die Kontakte des genannten Widerstandes bilden. Die in dieser Stufe erhaltene Scheibe ist in Fig. 11 dargestellt.
&iacgr;&ogr; Die Photolackschicht 71 wird völlig entfernt, während als Maskierung gegen die Implantation zur Bildung der Emitterzone, der anderen untiefen &eegr;-leitenden Gebiete und der &eegr;-leitenden Kontaktzonen auf der aktiven Oberfläche der Scheibe eine Photolackschicht 76 erzeugt wird, deren Teile 761, 762, 763 in der Ebene der Figur durch die Öffnungen 771 und 772 voneinander getrennt werden.
Mittels bekannter Ätzverfahren werden die freiliegenden Teile der Siliziumoxidschicht 56 entfernt, wo-
durch die Öffnungen 7Si, 7S2 und 783 e; na'iCii werden.
Das Ätzbad gieift in geringem Maße das Siliziumoxid der Isolierzone an, aber dies ist wegen der geringen Dicke der Schicht 56 in bezug auf die Isolierzone nicht von Bedeutung.
Durch eine Ionenimplantation bei einer Ionendosis von 8 ■ 10'·* bis 7 · 10'' Arsenionen/cm2 und einer Energie von 80 keV bis 140 keV, die über die Öffnungen 781, 782,783 und 772 durchgeführt wird, werden die Oberflächenkontaktzonen 791 und 792 des Widerstandes, eine Oberflächenkontaktzone 793 der Kollektor-Elektrode und eine Emitterzone 79 gebildet, wobei die Abmessungen und die Lage dieser Emitterzone durch die Öffnung 783 definiert werden, die einer Öffnung in der Basismaske genau entspricht. Die in dieser Stufe erhaltene Schei· be ist in Fig. 12 dargestellt.
Nach Entfernung der Photolackschicht 76 wird auf derselben aktiven Oberfläche der Scheibe eine neue photoempfindliche Lackschicht 80 erzeugt, deren Teile 801,802 eine Öffnung 81 freilassen, durch die der freiliegende Teil der Unterschicht 56. der der von der Basiskontaktzone eingenommenen Lage entspricht, entfernt wird. Dann werden über die genannte Öffnung 81 durch eine Ionenimplantation bei einer lonendosis von 5 ■ 1013 bis 5 · 1014 Borionen/cm2 und einer Energie von 30 keV bis 50 keV eine Basiskontaktzone 821 und eine eigenleitende Basiszone 822 gebildet, wobei die letztere Zone durch Implantation durch die implantierte Emitterzone 79 hindurch erhalten wird. Die in dieser Stufe erhaltene Scheibe ist in Fig. 13 dargestellt.
Anschließend wird die Photolackschicht 80 entfernt und wird eine thermische Behandlung zur Wiederverteilung der implantierten Verunreinigungen durchgeführt. Diese Ausglühbehandlung erfolgt z. B. in einer Sauerstoffatmosphäre während 30 Minuten bei einer Temperatur von 975° C bis 1050° C Die verschiedenen Zonen der Anordnung, insbesondere die Basiszone und die Emitterzone des Transistors, müssen durch die genannte Ausglühbehandlung die gewünschte endgültige optimale Dicke und Konzentration erhalten. Die Herstellung der Anordnung mittels des erfindungsgemäßen Verfahrens wird mit der Bildung der nötigen Anschlüsse beendet die meistens durch ein Aluminiumleitermuster gebildet werden. Dies kann mittels beliebiger bekannter Verfahren erfolgen.
Im vorliegenden Beispiel wird nach der Bildung der verschiedenen Gebiete und der Isolierzonen der Anordnung die ganze Oberfläche der Scheibe mit einer Isolierschicht 83 aus Siliziumoxid mit einer Dicke von etwa
0.7 &mgr;&igr;&pgr; überzogen, die durch pyrolitisches Niederschlagen aus einer Silanatmosphäre erzeugt wird.
Die Isolierschicht 83 wird mit einer Schicht aus photoempfindlichem Lack 84 überzogen, von der durch Polymerisation eine Maske gebildet wird, deren Öffnungen nahezu mit dem Muster von Metalleitern übereinstimmen, die ein Verbindungsniveau bilden müssen. Die in dieser Stufe erhaltene Scheibe ist in Fig. 14 dargestellt.
Die Photolackschicht 84 wird als Maske zum Ätzen der Isolierzone 83 verwendet. Da die Isolierung an der Oberfläche der Scheibe durch den verbleibenden Teil der Schichten 56 und 57 und durch die Isolierzonen sichergestellt wird, braucht die Genauigkeit, mit der die Isolierzone 83 einer Photoätzbehandlung unterworfen wird, nicht besonders groß sein.
Über die Öffnungen der Maske 84 wird die erzeugte Oxidschicht 83 mittels bekannter Lösungen von Fluorwasserstoffsäure und Ammoniumfluorid geätzt, wobei der genannte Ätzvorgang festgesetzt wird, bis die Siliziumoberfläche freigelegt ist, um auf diese Weise einen guten Kontakt zwischen dem Silizium und dem nachher angebrachten Meiall herzustellen. Die auf diese Weise in der Zone 83 vorgesehenen Öffnungen bilden die Kontaktöffnungen der unterschiedlichen Gebiete der Anordnung.
Ohne Entfernung des verbleibenden Teiles der Photolackschicht 84 wird dann über die ganze Oberfläche der Scheibe eine dünne Aluminiumschicht 85 durch Aufdampfen im Vakuum erzeugt, wobei die Dicke der genannten Schicht 85 vorzugsweise nahezu gleich der Dikke der Schicht 83 zuzüglich der Dicke der örtlich an der Oberfläche der Scheibe verbleibenden Schutzmaterialschichten ist. Infolge des Pegelunterschiedes zwischen der freiliegenden Siliziumoberfläche und der oberen Fläche der Lackschicht 84 ist die dünne Aluminiumschicht 85 in zwei Teile auf verschiedenen Pegeln aufgeteilt, und zwar in einen Teil 851, der sich auf dem Silizium befindet, und einen Teil 852, der sich auf der Lacksehieht 84 befindet. Die in dieser Stufe erhaltene Scheibe ist in Fig. 15 dargestellt.
Durch die Entfernung des verbleibenden Teiles der Photolackschicht 84 wird dann der Aluminiumteil 852 entfernt und auf diese Weise eine erste Metallisierungsschicht erhalten. Die in dieser Stufe erhaltene Scheibe ist in Fig. 16 dargestellt.
Es sei bemerkt, daß die Schicht 56, von der ein großer Teil bis zum Ende der Herstellung der Anordnung unangegriffen bleibt, dafür sorgt, daß der Oberflächenzustand verbessert und das Auftreten elektrischer Ladungen an der Grenzschicht zwischen dem Siliziumnitrid und dem Silizium verwendet wird. Die genannte Schicht 56 dient zugleich als Sperrschicht beim Ätzen der ersten Isolierschicht Außerdem setzt die genannte Schicht 56 die Kristallschädigungen herab, die durch die Ionenimplantation herbeigeführt werden, und absorbiert einen Teil der implantierten Ionen, wodurch die maximale Konzentration der implantierten Zone 59 mit der Oberfläche des Siliziums zusammenfällt
Es ist einleuchtend, daß das oben beschriebene Verfahren, durch das eine Anordnung mit einer ersten Metallisierungsebene erhalten werden kann, auch zum Erhalten einer Anordnung mit mehreren Metallisierungsebenen verwendet werden kann. Auf einer Anordnung der in Fig. 16 dargestellten Art kann z. B. aufs neue eine Isolierschicht erzeugt werden, worauf eine Photolackschicht erzeugt werden kann, die einer Photcpolymerisation unterworfen wird, wonach die genannte Zone geätzt, das Aluminium angebracht und die verbleibende
Photolackschicht entfernt werden kann, wobei die Reihe von Vorgängen wiederholt wird. Auf diese Weise ist es möglich, zunächst eine Schicht für die Herstellung der Verbindungen zwischen den ersten und zweiten Metallisierungsebtnen zu erzeugen und dann eine zweite Metallisierungsebene zu bilden.
Es kann festgestellt werden, daß die Basisrnaske und die Nachbildung derselben, die bei dem Verfahren nach der Erfindung verwendet werden, es gestatten, mit einer
&iacgr;&ogr; möglichst großen Genauigkeit die Lagen und die Abmessungen der Isolierzonen, der Gebiete und der Kontaktöffnungen einer Anordnung zu definieren. Kleine Toleranzen, die minimale Abmessungen gestatten, werden erhalten, wenn von einem einzigen Photoätzvorgang der Basismaske ausgegangen wird, während die Definitionen aller Lagen und Abmessungen während des weiteren Verlaufes des Verfahrens von der durch die Basismaske gegebenen Definition abgeleitet werden, ohne daß dazu ein neuer Ausrichtschritt erforderlieh ist und ohne daß das Ausrichten der aufeinanderfolgenden Bearbeitungen auf die gleiche genaue Weise wie für die Basismaske selber erfolgen soll.
Insbesondere sei bemerkt, daß die selbstregistrierende Anbringung der Isolierzonen zu einer Raumeinsparung führt: der Abstand zwischen z. B. der Basiszone und dem Kollektoranschlußgebiet 73 (Fig. 16) der Anordnung, deren Herstellung oben beschrieben wurde, ist gleich der Breite der Isolierzone 673 und kleiner als 6 &mgr;&pgr;&igr; auf der Ebene, auf der die Breite maximal ist, während in dem günstigsten Falle zum Erhalten einer Durchschlagspannung von 20 V die Anwendung üblicher bekannter Verfahren einen Abstand von etwa 8 &mgr;&eegr;&eegr; in einem epitaktisch angewachsenen Material mit einem spezifischen Widerstand von 1 &OHgr; · cm erfordert hätte.
Nach dem an Hand der Fig. 17 bis 25 zu beschreibenden Beispiel wird von einer flachen Scheibe ausgegangen, die durch ein niedrig dotiertes p-leitendes Siliziumsubstrat 30 gebilde t wird; dieses Substrat 30 ist mit einer mit Arsen dotierten n-ieitenden epitakvischen Schicht 31 überzogen, in der, vor der Erzeugung der Schicht 31, stark dotierte vergrabene &eegr;-leitende Gebiete 302, 303, sowie eine dünne kanalunterbrechende p-leitende Schicht 32 gebildet wurden, wobei die letztere Schicht durch eine Borimplantation erhalten ist. Die vergrabenen Gebiete 302, 303 müssen einen parasitären pnp-Transistor eliminieren.
Auf der freiliegenden Oberfläche der epitaktischen Schicht 31 wird eine Schicht 33 aus Siliziumoxid erzeugt, wonach über diese Schicht 33 Borionen implantiert werden, wodurch das implantierte p-leitende Gebiet 34 erhalten wird. Danach wird eine erste Isolierschicht 35 aus Siliziumnitrid und dann eine zweite Isolierschicht 35 aus Aluminiumoxid erzeugt
Durch Photoätzen werden in der Schicht 36 zur BiI-dung der Basismaske die öffnungen 371 und 375 gebildet. Die in dieser Herstellungsstufe erhaltene Scheibe ist in Fig. 17 dargestellt
Auf der Scheibe wird dann eine Photolackmaske 38 erzeugt deren Teile 381,382 und 383 die Stellen für die Anbringung der Isolierzonen freilassen. Die in dieser Stufe erhaltene Scheibe ist in Fig. 18 dargestellt
Es sei bemerkt, daß die Maske 38 nicht die gleiche Genauigkeit wie die Basismaske 36 erfordert Der Teil 382 kann ohne Bedenken gegen die Ränder der Teile 362 und 363 verschoben sein. Die Ränder der Teile 381 und 383 brauchen nicht mit derselben Genauigkeit angebracht zu werden wie für eine Basis-Eiektrode, eine Emitter-Elektrode, einen Widerstand oder eine Steuer-
)ci>-· uincs Feldeffekttransistors erforderlich ist; die für die letzteren Teile erforderliche Genauigkeit ist nämlich nach wie vor durch die Basismaske sichergestellt und definiert.
Mit Hilfe von Orthophosphorsäure werden anschließend die Teile der Schicht 35 entfernt, die nicht von der Maske 38 oder von der Maske 36 geschützt werden. Der Ätzvorgang endet automatisch an der Schicht 33 aus Siliziumoxid; danach wird die Maske 38 entfernt.
Das Ätzen wird mit einer Lösung von Fluorwasserstoffsäure fortgesetzt, wodurch in der Unterschicht 33 Öffnungen gebildet werden, die genau den Öffnungen entsprechen, die in der Schicht 35 gebildet wurden. Durch die Anwendung eines geeigneten Ätzmittels werden dann in der Siliziumschicht 31 die Nuten für die Isolierzonen gebildet, die danach durch eine Oxidation bei verhältnismäßig niedriger Temperatur z. B. unter hohem Wasserdampfdruck ausgefüllt werden. Auf diese Weise werden die Isolierzonen 390 bis 393 erhalten, die sich, was ihre Tiefe anbelangt, bis zu der Schicht 32 erstrecken und die epitaktische Schicht 31 in gegeneinander isoliert inselförmige Teile 311,312,313 unterteilen; in diesen Teilen werden die Elemente der Schaltung gebildet werden. Die in dieser Stufe erhaltene Scheibe ist in Rg. 19 dargestellt.
In der Schicht 35 wird dann eine genaue Nachbildung der Basismaske 36 durch Ätzen der durch diese Basismaske 36 freigelegten Siliziumaitridgebiete mit Hilfe von Orthophosphorsäure erzeugt. Anschließend wird auf der Scheibe eine Photolackschicht 40 erzeugt, in der Öffnungen 401, 402 an den Steifen der Source- und Drain-Elektroden des p-Kanal-Feldeffekttransistors vorgesehen werden. Dieses Source Gebiet 411 und dieses Drain-gebiet 412 werden durch eine Phosphorionenimplantation über die Öffnungen 401, 402 zugleich mit gegebenenfalls dem Kollektoranschlußgebiet von Bipolartransistoren gebildet. Die in dieser Herstellungsstufe erhaltene Scheibe ist in Rg. 20 dargestellt.
Mittels einer neuen Photolackmaske 42, die nach der Entfernung der Maske 40 auf der Oberfläche der Scheibe erzeugt wird, werden die freiliegenden Teile der Siliziumoxidschicht 33 entfernt, wonach über die auf diese Weise in der genannten Schicht 33 gebildeten öffnungen durch eine Arsenionenimplantation ein Gebiet 43 gebildet wird, das die Steuerelektrode eines p-Kanal-Feldeffekttransistors durch die Öffnung 375 der Basismaske definiert werden, während zu gleicher Zeit Arsen in die Oberflächenteile 413 und 414 der Gebiete 411 und 412 implantiert werden. Die genannte Implantation erzeugt gegebenenfalls ebenfalls die Emitter der Bipolartransistoren derselben Schaltung. Die in dieser Stufe erhaltene Scheibe ist in Rg. 21 dargestellt.
Nach der Entfernung der Photolackmaske 42 wird auf der Oberfläche der Scheibe eine neue Photolackmaske 45 erzeugt und über die Öffnungen dieser Maske werden die freiliegenden Teile 362,363 der Basismaske und danach die freiliegenden Teile der identischen Maske 35 entfernt, wobei die genannten Teile den Lagen der Source- und Drain-Gebiete des p-Kanal-Feldeffekttransistors entsprechen. Die in dieser Stufe enthaltene Scheibe ist in Rg. 22 dargestellt
Nach der Entfernung der Photolackmaske 45 wird auf der Oberfläche der Scheibe eine neue Photolackmaske 44 erzeugt, über deren Öffnungen die Teile der Siliziumoxidunterschicht 33 geätzt werden, die den Lagen der Source- und Drain-Gebiete des p-Kanal-Feldeffekttransistors und den Kontaktzonen des Widerstandes entsprechen. Dann wird über die auf diese Weise gebildeten Öffnungen und ebenfalls über das Gebiet 43. das völlig freigelegt ist, eine Borionenimplantalion durchgeführt und es werden das Source-Gebiet 431, das Drain-Gebiet 432 und der Kanal 430 des p-Kanal-Feldeffekttransistors sowie die Kontaktzonen 461 und 462 des> Widerstandes gebildet. Die in dieser Herstellungsstufe erhaltene Scheibe ist in Fig. 23 dargestellt.
Anschließend kann die Maske 44 und dann auch dsr verbleibende Teil der Basismaske 36 entfernt werden: danach wird eine thermische Behandlung zur Wiederverteilung der implantierten Dotierungsstoffe durchgeführt.
Die Herstellung der Anordnung unter Verwendung des Verfahrens nach der Erfindung wird mit der Bildung der nötigen Anschlüsse beendet. Durch ein Verfahren, da? dem Verfahren analog ist, das an Hand der Rg. 14, 15 und 16 beschrieben wurde, wird die Scheibe mit einer isolierenden Siliziümoxidschicht 47 und dann mit einer Schicht aus photoempfindlichem Lack, in der eine Maske gebildet wird, deren Öffnungen etwa mit dem Muster der Metalleiter einer ersten Metallisierungsebene übereinstimmen, überzogen. Die genannte Schicht 47 wird geätzt und es wird eine dünne Aluminiumschicht 87 erzeugt, von der die nicht notwendigen Teile durch die Entfernung der Lackmaske entfernt werden (Rg. 24).
Dann wird eine Siliziumnitridschicht 88 und anschließend eine Siliziumoxidschicht 89 erzeugt, auf der wiederum eine Lackmaske gebildet wird, während nach Ätzung der Schichten 88 und 89, Erzeugung der dünnen Aluminiumschicht und Entfernung der Lackmaske eine Aluminiumschicht 90 erhalten wird, die die Zonen bildet, die für die Verbindung zwischen zwei Metallisierungsebenen bestimmt sind, die manchmal als "Vias" bezeichnet werden.
Durch Anwendung einer neuen Siliziumnitridschicht 91 und einer neuen Siliziumoxidschicht 92 kann eine zweite Metallisierungsebene von Aluminiumleitern 93 gebildet werden (Rg. 25).
Bei geeigneten Dicken der verschiedenen Siliziumnitridschichten, Siliziumoxidschichten und Aluminiumschichten werden Metallisierungsebenen erhalten, bei denen die Höhenunterschiede minimal sind.
Es sei bemerkt, daß das an Hand der Rg. 1 bis 16 beschriebene Verfahren auch bei der Herstellung einer Anordnung mit Feldeffekttransistoren und Wid\.-iStänden angewandt werden kann, die zu dem Typ gehört, der durch Anwendung des an Hand der Rg. 17 bis 25 beschriebenen Verfahrens erhalten ist. und daß umgekehrt das letztere Verfahren ebenfalls für die Hersiellung einer Anordnung mit Bipolartransistoren und Widerständen nach den Rg. 1 bis 16 angewandt werden kann. Durch Anwendung des Verfahrens nach der Erfindung können auch Schaltungen mit anderen Elementen, wie z. B. Dioden und Kapazitäten, erhalten werden.
30
35
40
45 Hierzu 5 Blatt Zeichnungen

Claims (1)

Patentansprüche
1. Verfahren zur Hersteilung einer Halbleiteranordnung, bei dem
a) auf einer Oberfläche (55) eines Halbleiierkörpers eine dritte Isolierschicht (56),
b) darauf eine erste Isolierschicht (57) aus Siliciumnitrid, und
c) darauf eine zweite Isolierschicht (58) aus anderem Material als die erste Isolierschicht erzeugt werden, wonach
d) in der zweiten Isolierschicht (58) eine Basismaske erzeugt wird, in der an mehreren Stellen Öffnungen vorgesehen sind, und dann
e) zur Bildung einer Reproduktionsmaske in der ersten Isolierschicht (57) innerhalb dieser Öffnungen die erste Isolierschicht entfernt wird, wonach
f) abwechselnd ein Teil der Öffnungen durch Aixjäckschichten (69, 71, 76, 80) abgedeckt wird, und der verbleibende Teil der öffnungen wenigstens teilweise freigelassen wird, und
g) in den freigelassenen Öffnungsstellen zur Bildung von Zonen eines Halbleiterschaltungselementes Dotierstoffe eingebracht werden.
DE2729973A 1976-07-15 1977-07-02 Verfahren zur Herstellung einer Halbleiteranordnung Expired DE2729973C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7621646A FR2358748A1 (fr) 1976-07-15 1976-07-15 Procede d'autoalignement des elements d'un dispositif semi-conducteur et dispositif realise suivant ce procede

Publications (2)

Publication Number Publication Date
DE2729973A1 DE2729973A1 (de) 1978-01-19
DE2729973C2 true DE2729973C2 (de) 1987-03-26

Family

ID=9175756

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2729973A Expired DE2729973C2 (de) 1976-07-15 1977-07-02 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (7)

Country Link
US (1) US4443933A (de)
JP (1) JPS6026301B2 (de)
CA (1) CA1094429A (de)
DE (1) DE2729973C2 (de)
FR (1) FR2358748A1 (de)
GB (1) GB1580657A (de)
NL (1) NL188668C (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4135954A (en) * 1977-07-12 1979-01-23 International Business Machines Corporation Method for fabricating self-aligned semiconductor devices utilizing selectively etchable masking layers
JPS55163400A (en) * 1979-06-07 1980-12-19 Tokyo Sogo Keibi Hoshiyou Kk Liquid leak detection method in pipe line
US4443932A (en) * 1982-01-18 1984-04-24 Motorla, Inc. Self-aligned oxide isolated process and device
JPS58127374A (ja) * 1982-01-25 1983-07-29 Hitachi Ltd 半導体装置の製造方法
EP0093786B1 (de) * 1982-05-06 1986-08-06 Deutsche ITT Industries GmbH Verfahren zum Herstellen einer planaren monolithisch integrierten Festkörperschaltung mit mindestens einem Isolierschicht-Feldeffekttransistor und mit mindestens einem Bipolartransistor
JPS5955052A (ja) * 1982-09-24 1984-03-29 Hitachi Ltd 半導体集積回路装置の製造方法
EP0122313B1 (de) * 1983-04-18 1987-01-07 Deutsche ITT Industries GmbH Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem integrierten Isolierschicht-Feldeffekttransistor
NL188923C (nl) * 1983-07-05 1992-11-02 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
US4486266A (en) * 1983-08-12 1984-12-04 Tektronix, Inc. Integrated circuit method
US4569117A (en) * 1984-05-09 1986-02-11 Texas Instruments Incorporated Method of making integrated circuit with reduced narrow-width effect
US4663832A (en) * 1984-06-29 1987-05-12 International Business Machines Corporation Method for improving the planarity and passivation in a semiconductor isolation trench arrangement
US4797372A (en) * 1985-11-01 1989-01-10 Texas Instruments Incorporated Method of making a merge bipolar and complementary metal oxide semiconductor transistor device
US4669179A (en) * 1985-11-01 1987-06-02 Advanced Micro Devices, Inc. Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions
US4692344A (en) * 1986-02-28 1987-09-08 Rca Corporation Method of forming a dielectric film and semiconductor device including said film
US5023690A (en) * 1986-10-24 1991-06-11 Texas Instruments Incorporated Merged bipolar and complementary metal oxide semiconductor transistor device
EP0295097B1 (de) * 1987-06-11 1993-11-18 Fairchild Semiconductor Corporation Herstellung einer Halbleiterstruktur
US5055417A (en) * 1987-06-11 1991-10-08 National Semiconductor Corporation Process for fabricating self-aligned high performance lateral action silicon-controlled rectifier and static random access memory cells
US6232232B1 (en) * 1998-04-07 2001-05-15 Micron Technology, Inc. High selectivity BPSG to TEOS etchant
US6660655B2 (en) * 1999-10-12 2003-12-09 Taiwan Semiconductor Manufacturing Company Method and solution for preparing SEM samples for low-K materials

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3576630A (en) * 1966-10-29 1971-04-27 Nippon Electric Co Photo-etching process
US3488564A (en) * 1968-04-01 1970-01-06 Fairchild Camera Instr Co Planar epitaxial resistors
BE758009A (fr) * 1969-10-27 1971-04-26 Western Electric Co Dispositif a impedance reglable pour circuit integre
JPS5012995B1 (de) * 1970-02-09 1975-05-16
US3708360A (en) * 1970-06-09 1973-01-02 Texas Instruments Inc Self-aligned gate field effect transistor with schottky barrier drain and source
NL173110C (nl) * 1971-03-17 1983-12-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een uit ten minste twee deellagen van verschillend materiaal samengestelde maskeringslaag wordt aangebracht.
US3748187A (en) * 1971-08-03 1973-07-24 Hughes Aircraft Co Self-registered doped layer for preventing field inversion in mis circuits
US3860466A (en) * 1971-10-22 1975-01-14 Texas Instruments Inc Nitride composed masking for integrated circuits
US3899363A (en) * 1974-06-28 1975-08-12 Ibm Method and device for reducing sidewall conduction in recessed oxide pet arrays
US3948694A (en) * 1975-04-30 1976-04-06 Motorola, Inc. Self-aligned method for integrated circuit manufacture
US4135954A (en) * 1977-07-12 1979-01-23 International Business Machines Corporation Method for fabricating self-aligned semiconductor devices utilizing selectively etchable masking layers

Also Published As

Publication number Publication date
DE2729973A1 (de) 1978-01-19
JPS5310289A (en) 1978-01-30
NL188668B (nl) 1992-03-16
CA1094429A (en) 1981-01-27
FR2358748B1 (de) 1978-12-15
NL7707780A (nl) 1978-01-17
NL188668C (nl) 1992-08-17
JPS6026301B2 (ja) 1985-06-22
GB1580657A (en) 1980-12-03
US4443933A (en) 1984-04-24
FR2358748A1 (fr) 1978-02-10

Similar Documents

Publication Publication Date Title
DE3245064C2 (de)
DE2729973C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2745857C2 (de)
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE4116690C2 (de) Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE3014363C2 (de)
EP0020998B1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE4444776C2 (de) Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE3825701A1 (de) Verfahren zur herstellung eines bipolaren transistors
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE4444686A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2640981C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen durch Ionenimplantation
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE68928951T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren
DE2534132C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE2645014B2 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstruktur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
EP1415340B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE69222393T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer Widerstandsschicht aus polykristallinem Silizium
DE2802048C2 (de)
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8339 Ceased/non-payment of the annual fee