DE2840975A1 - Verfahren zur herstellung einer integrierten halbleiterschaltung - Google Patents

Verfahren zur herstellung einer integrierten halbleiterschaltung

Info

Publication number
DE2840975A1
DE2840975A1 DE19782840975 DE2840975A DE2840975A1 DE 2840975 A1 DE2840975 A1 DE 2840975A1 DE 19782840975 DE19782840975 DE 19782840975 DE 2840975 A DE2840975 A DE 2840975A DE 2840975 A1 DE2840975 A1 DE 2840975A1
Authority
DE
Germany
Prior art keywords
layer
diffusion
substrate
film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19782840975
Other languages
English (en)
Inventor
Masato Iwabuchi
Kazumichi Mitsusada
Takahisa Nitta
Masanori Odaka
Katsumi Ogiue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP11684777A external-priority patent/JPS5451486A/ja
Priority claimed from JP11684877A external-priority patent/JPS5451483A/ja
Priority claimed from JP11684977A external-priority patent/JPS5451484A/ja
Priority claimed from JP12235977A external-priority patent/JPS5456381A/ja
Priority claimed from JP12235877A external-priority patent/JPS5456357A/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2840975A1 publication Critical patent/DE2840975A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/388—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/143—Shadow masking

Description

2840971
BESCHREIBUNG
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung und insbesondere auf ein Verfahren zur Herstellung eines bipolaren LSI (Large scale integrated circuit = Schaltung mit hohem Integrationsgrad) .
Als Maßnahme zur elektrischen Isolation der Halbleiterelemente (Transistoren) einer integrierten Halbleiterschaltung (im folgenden als IC bezeichnet) ist ein Isolationsverfahren weit verbreitet/ das von Halbleiteroxiden Gebrauch macht. Dieses Verfahren ist dem herkömmlichen PN-Übergangs— und Isolationsverfahren insoweit überlegen, als bei ihm die eingenommene Fläche klein wird, so daß es zu einer weiteren Verbesserung des Integrationsgrads des IC beiträgt.
Der laufende Bedarf an einer Zunahme der Anzahl von Schaltkreiseinrichtungen in einem einzigen IC macht einen weiter erhöhten Integrationsgrad der Transistoren erforderlich.
Die Isolation mit Hilfe eines Oxidfilms wirkt, wie oben ausgeführt, im Sinne einer Verminderung der eingenommenen Fläche, verglichen mit dem PN-Übergang, macht aber leider einen unökonomisch großen Isolationsbereich erforderlich, welcher wegen der seitlichen Ausbreitung der isolierenden Halbleiteroxidschicht sehr leicht ungefähr 70% der Chip-Fläche erreichen kann. Dies ist dem Bedarf nach einer Erhöhung des Integrationsgrades vollkommen gegenläufig.
Im einzelnen wird die Isolation mittels eines Oxidfilms durch Erwärmen und Oxidieren eines Teils der Halbleitersubstrats bewirkt. Während dieser Erwärmung bildet, wie in Fig. 1 gezeigt, das Oxid wegen seiner thermischen
909814/0817
Ausdehnung unerwünschterweise Vogelköpfe 27 und Vogelschnäbel 26 , was die Erhöhung der Integrationsdichte behindert. Bei der Herstellung von LSI, insbesondere eines bipolaren LSI, wird in jedem Transistor üblicherweise eine begrabene N -Schicht gebildet, um den Reihenwiderstand der Kollektoren zu minimalisieren. Diese begrabene N -Schicht, die auf dem P-Siliziumsubstrat ausgebildet ist, breitet sich in unerwünschter Weise seitlich aus, so daß es sich als erforderlich erweist, aneinander angrenzende begrabene N Schichten in ausreichendem Abstand voneinander anzuordnen, um die für die Isolation notwendige Charakteristik zu erhalten. Ferner ist es notwendig, einen Maskierrand zwischen der begrabenen N -Schicht und der Isolationsoxidschicht zu bewahren. Aus diesen Gründen war eine Verbesserung der Integrationsdichte auch durch die begrabene N+-Schicht behindert.
Ferner ist bei der Ausbildung von Transistoren in einem Halbleitersubstrat/, die von Halbleiteroxidschichten umgeben sind, das Photoätzverfahren für die Ausbildung von Emitterbereichen,' Basisbereichen und Diffusionsbereichen hoher Konzentration zum Ausleiten der Kollektorelektroden und ferner für die Perforation des Oxids zur Ausbildung der Verdrahtungskontakte für diese Bereiche unverzichtbar.
Beim Durchführen dieses Photoätzverfahrens ist es eine übliche Maßnahme,, einen ausreichend großen Maskierrand zu bewahren, wobei von der Tatsache Gebrauch gemacht wird, daß die Oxidschicht des Isolationsbereichs eine größere Dicke als die Oxidschicht auf dem Teil des Halbleitersubstrats hat, wo .der Transistor ausgebildet wird. Folglich wird das Oxid auf der Isolationsschicht teilweise geätzt, um eine drastischere Differenz zwischen den Höhen der Oxide zu bewirken. . Im einzelnen wurde im Rahmen des Standes der Technik der Transistor durch Perforieren des auf dem Substrat im
0098U/0817
Kontakt mit dem isolierenden Halbleiteroxid 25 befindlichen Oxidfilms 28 ausgebildet, wie dies aus Fig. 2 ersichtlich ist. Da jedoch die Ätzgeschwindigkeiten für den auf dem Substrat befindlichen Oxidfilm 28 und das isolierende Halbleiteroxid 25 gleich sind, werden beide während des Photoätzens für die Perforation geätzt. Folglich werden die Übergangsbereiche, wo der Halbleiteroxidfilm durch den Emitter 21, die Basis 7 und den Kollektor 16 berührt wird, wie bei 29, in unerwünschter Weise rillig, was die verschiedensten Unzuträglichkeiten, wie ein Kurzschließen über den übergang, ein Brechen der Verdrahtung, und Nadellöcher oder Risse in der Zwischenisolationsschicht bei einem Mehrschichtenverdrahtungsaufbau, mitsich bringt.
Es wurden bereits verschiedene Vorschläge und Versuche gemacht, diese Probleme zu überwinden. Einer dieser Versuche besteht darin, eine Diffusionsschicht 30 hoher Konzentration an der Seitenwand des Halbleiteroxidfilms auszubilden, um die Tiefe der Basisschicht im oben genannten Übergangsbereich größer zu machen. Ein weiteres Verfahren besteht darin, eine Hochkonzentrationsdiffusion zur Ausbildung der Basis durchzuführen, so daß der Oxidfilm zur Zeit der Diffusion nicht mit großer Dicke ausgebildet sein muß,, und einen Auswaschschritt vor der Al-Aufdampfung vorzusehen.
Diese Gegenmaßnahmen sind jedoch insoweit nachteilig, als sie eine Erhöhung der parasitären Kapazität des Übergangs und eine größere Tiefe der Basis bewirken, was zu einem engeren Stromverstärkungsbereich des Transistors führt, wodurch es extrem schwierig wird, eine integrierte Halbleiterschaltung hoher Geschwindigkeit zu erzielen.
In den US-Patentschriften 3 659 160,.3 755 001, 3 997 378 und 4 042 726 ist ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung beschrieben, welches die Schritte der Ausbildung eines aktiven Bereichs gewünsch-
Ö098U/0S17
ter Tiefe in dem Halbleitersubstrat durch Diffusion, des Ausbildens einer Anzahl von Rillen in dem Halbleitersubstrat durch selektives Ätzen zur Teilung des aktiven Diffusionsbereichs in eine Anzahl von Abschnitten, und danach des Ausbildensvon Oxidfilmen in den Rillen umfaßt. Bei diesem Verfahren ist eine unpraktisch lange Ätzzeit erforderlich, da das Halbleitersubstrat tief genug geätzt werden muß, daß der aktive Diffusionsbereich geteilt wird. Hinzu kommt, daß dieses Ätzverfahren in unerwünschter Weise ein Ätzen des Substrats in seitlicher Richtung, d.h. ein Seitätzen bewirkt, was eine größere Breite der einzelnen Rillen zur Folge hat. Infolgedessen wird die durch den Isolationsbereich eingenommene Fläche unerwünscht groß.
Die Erfindung schafft daher ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung, welches die Gewinnung einer Schaltung hoher Integrationsdichte dank einer verminderten durch die Isolationsbereiche eingenommenen Fläche leistet.
Ferner schafft die Erfindung ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung,; bei welchem die Diffusionsschichten und die Kontaktlöcher der einzelnen den IC-bildenden Elemente durch Selbstausrichtung gebildet werden.
Hierzu schlägt die Erfindung ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit folgenden Verfahrensschritten vor: Ausbilden einer diffundierten Fremdstoffabscheidungsschicht eines vom Leitungstyp des Substrats verschiedenen Leitungstyps auf dem gesamten Oberflächenbereich eines HalbleiterSubstrats; Ausbilden von Abscheidungsschichtinseln durch Teilung der Abscheidungsschicht durch Rillen, welche durch Bewirkung einer Ätzung auf Teilen der Abscheidungsschicht und auf Teilen des Substrats unter den Abscheidungsschichtteilen unter Verwendung einer auf der
809314/0817
Abscheidungs schicht angeordneten/ Öffnungen aufweisenden Ätzmaske ausgebildet werden; und Ausbilden von Diffusionsschichten einer gewünschten Tiefe, welche einen Teil des Halbleiterelements bilden, durch Zulassung einer Aasdehnungsdiffusion der Fremdstoffe in die Abscheidungsschicht.
Ausführungsformen der Erfindung werden im folgenden in Verbindung mit der beigefügten Zeichnung beschrieben. Auf dieser ist bzw. sind
Fig. 1 Schnittansichten einer herkömmlichen integrierten
und 22 Halbleiterschaltung, welche die dieser innewohnenden Probleme darstellen,
Fig. 3 Darstellungen der Verfahrensschritte zur Herstellung eines -"is 8 bipolaren IC gemäß einer Ausführungsform der Erfindung, anhand von Schnitten,
Fig. 9 Darstellungen der Verfahrensschritte zur Herstellung bis 1 9
eines bipolaren IC gemäß einer weiteren Ausführungsform der Erfindung, anhand von Schnitten r
Fig. 20 eine Schnittansicht eines IC zur Erläuterung eines Nachteils eines herkömmlichen Verfahrens zur Herstellung eines IC,
25
Fig. 21 eine Schnittansicht eines IC zur Erläuterung der Vorteile des Verfahrens gemäß der Erfindung- ZUr Herstellung eines IC,
Fig. 22 eine Schnittansicht eines IC zur Erläuterung eines Nachteils eines weiteren herkömmlichen Verfahrens zur Herstellung eines IC,
fi098H/081?
ORiGiNAL INSPECTED
- 13 - 2840973
Fig. 23r Schnittansichten weiterer nach dem erfindungsge-28 und 29 mäßen verfahren hergestellter bipolarer ICs,
Fig. 24 eine Schnittansicht für eine Ausführungsform der Erfindung, bei welcher die Erfindung auf einen
PN-Übergang-Isolationsaufbau angewandt ist,
Fig. 25 eine Draufsicht des Anlagemusters der Ausführungsform der Fig. 24,
10
Fig. 26 eine Schnittansicht eines IC zur Erläuterung eines Nachteils des herkömmlichen PN-übergang-Iso- lationsaufbaus, und
Fig. 27 eine Draufsicht des Anlagemusters des in Fiq. 26 gezeigten IC.
Ausführungsform 1
Im folgenden wird ein Verfahren zur Herstellung eines IC gemäß einer Ausführungsform der Erfindung anhand der Fign. bis 8 beschrieben.
(1) Zunächst wird eine P-Siliziumscheibe 1 mit einem spezifischen Widerstand von.10 bis 20 Ohm-cm hergestellt. Danach wird eine N -Abscheidungsschicht 2 mit einem spezifischen Oberflächenwiderstand von ungefähr 30 Ohm/D für die begrabene Schicht über die gesamte Oberfläche der Scheibe 1 hinweg ausgebildet. Die Tiefe dieser Abscheidungsschicht beträgt O7 3 bis 0,8 μια, vorzugsweise 0,4 um. Dann werden Stzmaskenschichten 3, 4 ausgebildet. Die Ätzmaskenschicht 3 ist ein Siliziumoxidfilm .einer Dicke von ungefähr 1000 %, der durch Wärmeoxidation der Oberfläche ausgebildet ist, während der Ätzmaskenfilm 4 ein Siliziumnitrid-(Si~N.-)
O "3^
film einer Dicke von ungefähr 1500 A ist, welcher durch
• ÜÖ8U/0I1?
chemische Gasphasenabscheidung hergestellt ist. Im einzelnen wird dieser Siliziumnitridfilm 4 durch eine Wärmebehandlung, welche für 6 Minuten bei ungefähr 1123 K (850° C) durchgeführt wird, in einer Monosilan (SiH.) und Ammonium (NH.) enthaltenden Atmosphäre hergestellt. (Siehe Fig. 3)
(2) Dann wird auf dem Siliziumnitridfilm 4 und dem Siliziumoxidfilm 3 ein Photoätzen bewirkt. Im einzelnen wird der Siliziumnitridfilm 4 durch eine Plasmaätzung unter Verwendung von Preongas selektiv perforiert, während der Siliziumoxidfilm unter Verwendung des Siliziumnitridfilms 4 als Maske mittels eines Gemische aus Ammoniumfluorid und Flußsäure so geätzt wird, daß die Abschnitte der Scheibe 1 freigelegt werden, welche die Oxidfilm-Isolationsbereiche bilden sollen. Danach wird ein Ätzen auf der Scheibe 1 unter Verwendung des restlichen Siliziumnitridfilms 4 als Maske mit einem Gemisch aus Salpeter- und Flußsäure so bewirkt,.daß Rillen 5 mit einer Tiefe von 0,6 bis 1,0 Jim erzeugt werden. Diese Rillen werden also ausreichend tiefer ausgebildet als die N -Abscheidungsschicht 2.
Ein P-Fremdstoff 6, etwa Bor, wird nur zu den Böden dieser Rillen 5 mit einer Implantationsenergie von ungefähr 50 keV zur Ausbildung einer Ionenimplantationsschicht als Kanalstopfen ionenimplantiert. Die Implantation des P-Fremdstoffs 6 läßt sich dank des überhängenden Aufbaus der Ä'tzmasken 3, 4 über die Rillen gut auf die Böden der' Rillen konzentrieren. (Siehe Fig. 4)
(3) Dann wird durch eine Wärmebehandlung bei einer Temperatur von 1373 K (1100° C) eine Ausdehnungsdiffusion der N -Abscheidungsschicht 2 ausgeführt, wobei eine begrabene
N+-Schicht 2' von ungefähr 2 μπι gebildet wird. Mit 31 ist ein Siliziumoxidfilm bezeichnet, der im Zuge der Dehnungsdiffusion gebildet wird.
ÖÜS8H/0&17
Es ist hier zu bemerken, daß , da die Dehnungsdiffusion der N -Abseheidungsschicht 2 nach Ausbildung der Rillen bewirkt wird, der PN-Übergang zwischen der begrabenen N Schicht.2' und dem Halbleitersubstrat 1 in der Umgebung der einzelnen Rillen 5 in Richtung der Erstreckung der Hauptfläche 1' des Halbleitersubstrats gerichtet ist. Diese Situation wird durch eine weiter unten mit Bezug auf Fig. 21 gegebene Beschreibung noch besser verständlich. Bezugszeichen 6' bezeichnet einen P -Kanalstopfen, der als Ergebnis der thermischen Diffusion der P-Fremdstoffionen ausgebildet wird. (Siehe Fig. 5)
(4) Die Siliziumoxidfilme 3, 3' und der Siliziumnitridfilm 4\, die nun nutzlos sind, werden entfernt. Dann wird eine N-Schicht (oder P-Schicht) 7 einer Dicke von 1,0 bis 1,5 μΐη und mit einem spezifischen Widerstand von 1 Ohm. • cm durch ein epitaxiales Aufwachsen über die gesamte Oberfläche hinweg ausgebildet. Die N-Schicht 7 springt daher an ihren Abschnitten, die über den in der Siliziumscheibe 1 ausgebildeten Rillen*liegen, zurück.
Nachfolgend werden Maskenfilme 8, 9 für die selektive Oxidation über die gesamte Oberfläche hinweg ausgebildet. Der Maskenfilm 8 ist ein Siliziumoxidfilm, während der Film 9 ein Siliziumnitridfilm ist. Diese Maskenfilme 8, 9 werden unter den gleichen Bedingungen wie der- Siliziumoxidfilm 3 und der Siliziumoxidfilm 4 gemäß dem Verfahrensschritt 1 ausgebildet. Danach werden nur die Bodenflächen der in der N-Schicht 7 befindlichen Rillen 10 zur Bildung von Fenstern selektiv entfernt. (Siehe Fig. 6)
Die Ausbildung dieser Fenster ist so gewählt, daß aus einem später erwähnten Grund die Maskenfilme für die selektive Oxidation an den Schulterabschnitten der Rillen in der N-Schicht so stehen bleiben Λ daß sie diese Schulterabschn.it-. te abdecken. (Siehe Fig. 6)
9088H/081?
(5) Dann wird ein Siliziumoxidfilm 11 durch eine Oxidationswärmebehandlung bei ungefähr 1273 K (1000° C) in oxidierender Atmosphäre unter Verwendung der Maskenfilme 8, 9 für die selektive Oxidation als Hemmfilme ausgebildet.
Bei dieser Wärmebehandlung wird nur eine geringe seitliche Ausbreitung des isolierenden Siliziumoxidfilms 11 zugelassen, wobei keine Vogelkopfausbildung vor sich geht, und zwar zum Teil, weil die Bereiche der N-Schicht 7, wo die Filme 11 ausgebildet werden sollen, ausgespart ausgebildet sind und zum Teil, weil die Schulterabschnitte dieser Aussparungen, von den Selektivoxidations-Maskenf ilmen 8,9 abgedeckt sind, so daß eine glatte Oberfläche für die einzelnen Isolations-Siliziumoxidfilme 11 sichergestellt ist. Da die seitliche Wärmeoxidation minimalisiert ist, ist die von den isolierenden SiIiziumoxidfilmen eingenommene Fläche in beträchtlichem Maße vermindert. (Siehe Fig. 7)
(7) Dann werden nach Entfernen des Siliziumnitridfilms 9, welcher nun unnötig ist, ein N -Siliziumkontakt 12 und danach eine P-Basis 13 in der N-Schicht 7 unter Verwendung des Siliziumoxidfilm als Diffusionsmaske ausgebildet. Hierauf wird eine N -Emitterschicht 14 in der P-Basisschicht 13 ausgebildet. Nachfolgend werden nach Ausbildung entsprechender Kontaktfenster durch den Siliziumoxidfilm 8 hindurch entsprechende Elektroden, d.h., eine Basiselektrode B, eine Kollektorelektrode C und eine Emitterelektrode E usw. durch Vakuumaufdampfen von Aluminium in einer Dicke von 1 μπι und durch Photoätzen ausgebildet. (Siehe Fig. 8)
Ausfuhrungsform 2
Im folgenden wird eine zweite Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung eines bipolaren IC unter Bezugnahme auf die Fig. 9 bis 19 beschrieben.
(1) Zunächst wird ein P-Siliziumsubstrat 1 mit einem spezifischen Widerstand von 10 bis 20 Ohm.cm als Ausgangsmaterial hergestellt. Dann werden Antimon über die gesamte Oberfläche des Substrats 1 hinweg zur Ausbildung eines N Bereichs 2 einer Tiefe von 0,3 μπι und mit einem spezifischen Oberflächenwiderstand von ungefähr 30 Ohm/n sowie ein Oxidfilm 3 einer Dicke von ungefähr 1000 A abgeschieden bzw. ausgebildet.
(2) Dann wird mittels einer Wärmebehandlung über 6 Minuten bei 1123 K (850° C) in einer Monosilan (SiH.) und
Ammonium (NH4) enthaltenden Atmosphäre ein Siliziumnitrid (SX3N4-) film 4 von ungefähr 1500 A auf dem Oxidfilm 3 ausgebildet. (Siehe Fig. 10)
(3) Hierauf wird auf diesem Siliziumnitridfilm 4 und Oxidfilm 3 eine Photoätzung bewirkt. Im einzelnen wird der Siliziumnitridfilm durch eine Plasmaätzung mit Hilfe von Freon-Gas selektiv perforiert, wonach der Oxidfilm 3 unter Verwendung des Siliziumnitridfilms 4 als Maske durch ein Flüssigkeitsgemisch aus Flußsäure und Ammoniumfluorid so geätzt wird, daß die Oberfläche des Siliziums freigelegt wird.
Danach wird das Siliziumsubstrat 1 durch ein Flüssigkeitsgemisch aus Salpetersäure und Flußsäure unter Verwendung des restlichen Siliziumnitridfilms als Maske so geätzt, daß Rillen 5 mit einer Tiefe von 0,6 bis 1,0 μΐη, vorzugsweise 0,6 μπι,, ausgebildet werden, wodurch den N -Bereich in eine Anzahl von inselartigen Abschnitten unterteilt wird. (Siehe Fig. 11)
(4) Dann werden mit dem Siliziumnitridfilm 4 als Maske Borionen bei einer Energie von ungefähr 50 keV zur Ausbildung von P -Bereichen 6 implantiert. Die P -Bereiche konzentrieren sich dank der überhängenden Abschnitte 4' des Siliziumnitridfilms, welche im Zuge aus der Ausbildung der Rillen 5 gebildet worden sind, auf die Böden der Rillen 5. Danach wird eine Wärmebehandlung bei 1373 K (1100° C) durch-
101814/0119
geführt, um bei dem N+-Bereich 2 und den P+-Bereichen 6 ein gewünschtes Konzentrationsprofil zu erzielen. (Siehe Fig. 12)
(5) Dann werden der Siliziumnitridfilm 4 und der Oxidfilm· 3 durch die oben erwähnte Plasmaätzung und Gemischflüssigkeit aus .Flußsäure und Ammoniumfluorid entfernt, so daß die Oberfläche des Siliziumssubstrats freigelegt wird. Dann wird eine N-Fremdstoffe enthaltende Silizium-(Si-)Schicht auf der Oberfläche des Siliziumsubstrats wachsen gelassen, und zwar durch Ziehen aus der Gasphase, das an sich bekannt ist ^ um so eine epitaxiale N-Schicht 7 mit einem spezifischen Widerstand von 1 Ohm·cm und einer Dicke von 1,0 bis 1,5 μΐη auszubilden. Während dieses Ziehens werden wegen der Gegenwart der Rillen 5 in der Siliziumsubstratoberfläche Rillen 10 auch in der epitaxialen Schicht 7 ausgebildet. Als Ergebnis dieses Gasphasenziehens werden der N -Bereich 2 und die P -Bereiche 6 durch die epitaxiale Schicht 7 diffundiert. Im einzelnen wird der N -Bereich 2 ungefähr 0,2 μπι von der Oberfläche des Siliziumsubstrats in die epitaxiale Schicht 7 diffundiert, während die P -Bereiche so diffundiert werden, daß sie die Oberfläche der epitaxialen Schicht in jeder Rille 10 der epitaxialen Schicht berühren. (Siehe Fig. 13)
(6) Dann wird für 180 Minuten in einer oxidierenden Atmosphäre eine Wärmebehandlung bei 1273 K (1000° C) auf der Oberfläche der epitaxialen Schicht 7 bewirkt, um einen Oxid-(SiO2-)film 11 von ungefähr 1000 A zu bilden, wonach dieser Oxidfilm durch Photoätzung selektiv geätzt wird. Dann wird unter den gleichen Bedingungen wie im früheren Verfahrensschritt 2 ein Siliziumnitrid- (Si3N^) film 9 zum Entstehen gebracht und durch Photoätzen so selektiv perforiert, daß er den vorgenannten Oxidfilm 11 abdeckt.
Es ist zu beachten, daß der Doppelschichtaufbau 13 aus dem Oxidfilm 11 und den Siliziumnitridfilm 9 so ausgebildet wird, daß er auf den Rillenbereichen 10 der epitaxialen
6098U/081?
Schicht 7 und an der Grenze zwischen der weiter unten erwähnten Hochkonzentrations-N -Kollektorausleitelektrode und dem Basisbereich erhalten bleibt.
Der Oxidfilm 11 ist vorgesehen, um zu verhindern, daß das Silizium in seinen Eigenschaften durch eine hohe mechanische Spannung verschlechtert wird, die in der Siliziumoberfläche durch das Siliziuinnitrid an der Grenze zwischen diesen beiden verursacht würde. Dieser Oxidfilm 11 kann daher auch weggelassen sein, wenn ein Material, das für die Siliziumoberflache keine große Spannung verursacht, beispielsweise ein Oxinitrid-Siliziumfilm, verwendet wird. (Siehe Fig. 14)
(7) Dann wird die vom Doppelschichtbereich 13 nicht bedeckte Oberfläche der Epitaxialschicht einer Wärmebehandlung bei 1273 K (1000° C) für ungefähr 180 Minuten in einer oxidierenden Atmosphäre unterworfen, so daß sich ein Oxid-(SiO2-)film 14 von ungefähr 1500 A Dicke bildet. Gleichzeitig wird zur Erzeugung eines Hochkonzentrations-N+-Bereichs zum Ausleiten der Kollektorelektrode der Oxidfilm 14 zur Bildung einer öffnung 15 selektiv entfernt. Diese Öffnung 15 sitzt innerhalb der Fläche des vorgenannten Doppelschichtbereichs 13. Dieses Photoätzen geschieht mit einem Flüssigkeitsgemisch aus Flußsäure und Ammoniumfluorid. Dank der großen Differenz der Ätzgeschwindigkeiten zwischen dem Oxidfilm 14 und dem Siliziumnitridfilm 9 wird die Größe der Öffnung durch den Siliziumnitridfilm 9 bestimmt, so daß die öffnung mit einer ausreichend großen Maskentoleranz ausgebildet werden kann. (Siehe Fig. 15)
(8) Es wird eine Wärmebehandlung in einer Phosphor enthaltenden Atmosphäre von 1273 K (1000° C) durchgeführt, so daß der Phosphor durch den epitaxialen Bereich 7 über die öffnung 15 bis zum N+-Bereich 2 zur Bildung eines N+- Bereich 16 hoher Konzentration für das Ausleiten der Kollektor-
109814/081?
elektrode diffundiert werden kann. Diese Diffusion wird bewirkt, indem zunächst das Material in der phosphorhaltigen Atmosphäre von 1273 K (10000C) 30 Minuten lang erwärmt wird, um die Phosphorfremdstoffe in Form von Oxiden auf der Oberfläche des Substrats abzuscheiden, und indem dann das Material bei 1273 K (1000° C) 20 Minuten lang in einer oxidierenden Atmosphäre erwärmt wird, um eine Ausdehnungsdiffusion unter Verwendung des Phosphors als Diffusionsquelle zu bewirken j wodurch der N+-Bereich 16 ausgebildet wird. (Siehe Fig. 16)
(9) Dann werden Bor-Ionen in die epitaxiale Schicht durch den Oxidfilm 14 durch Ionenimplantation mit einer Energie von ungefähr 50 keV eingebracht, um so einen P-Basisbereich 17 auszubilden. Während dieser lonenimplantation werden keine Bor-Ionen in der epitaxialen Schicht unter dem Doppelschichtbereich 13 implantiert, weil bei letzterem eine Abdeckung durch den Siliziumnitridfilm 9 gegeben ist. Ebenso wird kein P-Bereich im Hochkonzentrations-N+-Bereich zur Ausleitung der Kollektorelektrode ausgebildet, weil das Bor durch den Phosphor ziemlich kompensiert wird.
Die Basisschicht kann durch Selbstausrichtung ohne die Notwendigkeit einer Maske ausgebildet werden.
Die Dichte der in der epitaxialen Schicht durch den Oxidfilm 14 implantierten Bor-Ionen beträgt ungefähr 2 · 10 ^4 Atome/cm2, so daß sich als Ergebnis einer weiter unten erwähnten Wärmebehandlung für die Diffusion des Emitters eine Schicht von 0,5 μπι Tiefe und mit einem spezifischen Oberflächenwiderstand von 500 Ohm/D ergibt. Ferner wird zur Beseitigung von durch die Ionenimplantation bewirkten Defekten eine Wärmebehandlung in einer N2-Atmosphäre bei 1273 K (1000° C) für ungefähr 10 Minuten durchgeführt.
109814/011?
Nachfolgend wird das Material bei ungefähr 683 K (410° C) 7 Minuten lang in einer Monosilan (SiH4) und Phosphorhydrid (PH3) enthaltenden Atmosphäre einer Wärmebehandlung unterworfen/ um einen PSG-(Phosphorsilicatglas-) film einer Dicke von ungefähr 2500 A darauf auszubilden. Danach wird ein viskoser SOG-FiIm 19 (Spin-On-Glass-Film, aufgeschleuderter Glasfilm) durch ein Rotationsaufbringungsverfahren bei 7000 Umdrehungen pro Minute aufgebracht. Dieser SOG-FiIm 19 hat eine Fluidität, die ausreicht,die gerillten Abschnitte 10 des Substrats durch das Rotationsauf bringen abzuflachen.
Dann wird in einer Wasserstoffchloridatmosphäre bei 1273 K (1000° C) 10 Minuten lang eine Wärmebehandlung durchgeführt t um die Strukturen des SOG-Films und des PSG-Films feiner zu machen.
Der SOG-FiIm kann durch ein organisches Isolationsmaterial mit einer bestimmten Viskosität ersetzt sein. In diesem Fall wird das organische Material auf die Oberfläche des Substrats aufgebracht und dann durch Wärmebehandlung zur Erstarrung gebracht. Eine geringe Menge an Verunreinigungen, wie etwa Na-Ionen, die in dem Material enthalten sind, spielen keine Rolle, weil die Siliziumoberfläche durch den Siliziumnitridfilm 9 ziemlich geschützt ist. (Siehe Fig. 17)
(10) Dann wird ein Photoätzen mit einem litzflüssigkeitsgemisch aus Flußsäure und Ammoniumfluorid zur selektiven Ätzung und Perforation des SOG-Films 19, des PSG-Films und des Oxidfilms 14 durchgeführt t um die Emitterschicht auszubilden. In diesem Zusammenhang ist herauszustellen, daß selbst wenn der Emitter so ausgebildet ist, daß er mit einem Teil mit dem Siliziumnitridfilm in Verbindung steht, die Berührfläche durch den Siliziumnitridfilm bestimmt wird, so daß der Abstand zwischen Emitter und Basis, der. im Zuge der Halbleiterisolation erzeugt wird, in diesem
ÖÜ98H/0817
Bereich extrem klein gehalten wird, wodurch die Gefahr eines Kurzschlusses zwischen dem Emitter und dem Kollektor beseitigt wird. Nach dem Photoätzen wird Arsen durch diese Öffnung 20 diffundiert, um einenN+-Bereich 21 einer Dicke von ungefähr 0,3 μπι und mit einem spezifischen Oberflächenwiderstand von 17 Ohm/G auszubilden. Diese Diffusion geschieht t indem das Substrat zusammen mit metallischem Arsen in einer auf ungefähr 0A ' 10^ Pa (0,3 Torr) abgepumpten Ampulle angeordnet wird und diese 2 Stunden lang bei 1273 K (1000° C) erwärmt wird. Auf dem N-Emitter bildet sich nahezu kein Oxidfilm aus. (Siehe Fig. 18)
Dann wird, um diese Verdrahtungsverbindung im IC über die Erreichung von Kontakten der Basis- und Kollektorbereiche mit der IC-Verdrahtung herzustellen, eine Photoätzung bewirktymit welcher der SOG-FiIm 19, der PSG-FiIm 18 und der Oxidfilm 14 auf der Oberfläche der P-Basis und der Oberfläche des Hochkonzentrations-N+-Bereichs zur Ausleitung der Kollektorelektroden so selektiv geätzt werden, daß Öffnungen 22, 23 gebildet werden.
Dieses Ätzen wird mit Hilfe einer Ätzflüssigkeit aus einem Gemisch aus Flußsäure und Ammoniumfluorid bewerkstelligt.
Dann wird vor dem Aufdampfen von Aluminium 24 _, welches das Elektrodenmaterial für die Verdrahtung darstellt, auf die Oberfläche des Substrats 1 dieses 10 Sekunden lang mit einem Gemisch aus Flußsäure und Ammoniumfluorid geätzt, um die Oxidfilme auf den öffnungen 20, 22 _, 23 der Kontaktbereiche des Emitters, der Basis und des Kollektors vollständig zu entfernen.
Dann wird das Substrat auf einer Platte angeordnet, welche bei 573 K (300° C) gehalten wird, und das Aluminium 24 wird durch Elektronenstrahlverdampfung mit einer Dicke
§09814/061?
von ungefähr 1 μΐη aufgedampft. Schließlich werden die erforderlichen Verdrahtungsverbindungen durch eine geeignete Photaätzbehandlung vollendet.
Die Erfindung bietet folgende Vorteile:
(A) üblicherweise wird die begrabene N+-Schicht 2, wie in Fig. 20 gezeigt, durch eine selektive Diffusion ausgebildet. Diese selektive Diffusion erlaubt eine Diffusion der Fremdstoffe auch in seitlicher Richtung. Bei Ausbildung einer begrabenen N+-Schicht mit einer Tiefe von 2μπι breitet sich die Schicht seitlich vom Rand der aus Siliziumoxid bestehenden Ätzmaske 3 um 2 μπι aus.
In scharfem Gegensatz dazu werden gemäß der Erfindung vor der Ausdehnungsdiffusion der ausgebildeten N+-Abseheidungsschicht 2 Rillen 5 ausgebildet, um die seitliche Ausbreitung der Schicht zu verhindern.
Es wird nämlich, wie bei der Beschreibung der Ausführungsform dargelegt wurde, zuerst die N+-Abscheidungsschicht 2 mit einer Tiefe von 0,3 μπι ausgebildet. Dann werden Rillen 5 einer Tiefe von 0,6 μπι im Halbleitersubstrat ausgebildet, um die Schicht 2 in eine Anzahl von inselförmigen Abschnitten zu unterteilen. .
Dann geschieht, als Ausdehnungsdiffusion der Fremdstoffe in eine Tiefe von 2 μια, gerechnet von der Oberfläche des Halbleitersubstrats 1, die seitliche Diffusion der Fremdstoffe, wie aus Fig. 21 ersichtlich, längs der Nuten 5.
Das heißt, der Abstand zwischen dem Ende des PN-übergangs J-, der zwischen der N+-Abscheidungsschicht 2 und dem Halbleitersubstrat 1 ausgebildet ist, und dem Ende des PN-tibergangs J?, der zwischen der begrabenen N+-Schicht 2' .30 und dem Halbleitersubstrat 1 ausgebildet ist, beträgt 1,7 μπι.
Folglich beträgt die Länge der seitlichen Ausdehnungsdiffusion in Erstreckung der Oberfläche 40 des Halbleitersubstrats im wesentlichen 1 ,67 μπι. Diese Länge ist um unge-
109814/0817
fähr 0,3 μΐη kürzer als diejenige, die man durch die herkömmliche selektive Diffusion für jedes Ende der N+- Diffusionsschicht 2' erhält, und um 0,6 μπι für beide Enden derselben. Diese Größenabnahme ist von einer großen Bedeutung bei schnellen bipolaren IC-Speichervorrichtungen, bei welchen ungefähr 5000 bis 6000 begrabene N -Schichten auf einem einzigen Chip ausgebildet sind. Der laufende Bedarf an einer Zunahme der Integrationsdichte macht eine entsprechend erhöhte Anzahl von begrabenen N+-Schichten erforderlich. Unter diesem Gesichtspunkt ist die Unterdrückung der seitlichen Ausbreitung der begrabenen N+- Schicht äußerst vorteilhaft und bemerkenswert.
Gemäß der Erfindung wird die Umfangslänge der Rille vergrößert, indem ihre Tiefe erhöht wird, so daß sich angrenzende N+-Schichten gut voneinander isolieren lassen, ohne daß der Durchmesser der Ätzperforation in der Maske vergrößert werden muß.
Ferner bringt das erfindungsgemäße Verfahren die folgenden Vorteile gegenüber dem bekannten Verfahren, bei welchem die Diffusionsschicht über die gesamte Oberfläche des Halbleitersubstrats hinweg ausgebildet und dann in Abschnitte unterteilt wird, mit sich.
Die bekannte Technik erfordert eine sehr lange Ätzzeit zur Zerteilung der Diffusionsschicht 41 mit ihrer Dicke von 2 μπι. Dabei wird, gerechnet von der Randkante der Ätzmaske 42, ein seitliches Ätzen über 2 μπι hinweg bewirkt, wie dies in Fig. 22 gezeigt ist, so daß die Breite der Rille extrem groß wird. Folglich werden die Bereiche der Oberfläche des Halbleitersubstrats, auf welchen die Halbleiterelemente ausgebildet werden sollen, in unzweckmäßiger Weise vermindert. Es mag scheinen, daß sich die Breite der Rille klein machen läßt, indem der Durchmesser w der Öffnung der Ätzmaske kleiner gemacht wird.
6088H/0S17
Da jedoch eine Seitätzung von 4 μπι (2 μπι an jeder Seitenkante) unvermeidbar ist, läßt sich die Breite der gebildeten Rille nicht kleiner als w + 4 μκι machen. Daher kann die bekannte Technik keine Rillenbreite liefern, die kleiner als die nach dem erfindungsgemäßen Verfahren erhaltene und in Fig. 21 dargestellte ist, wie klein auch immer der Durchmesser der Maskenöffnung gehalten wird. Hinzu kommt, daß es, wenn der Durchmesser der öffnung in der Ätzmaske so klein wie möglich gemacht wird, unmöglich ist, eine Diffusionsschicht einer Dicke von 2 μΐη zu schaffen, weil die Durchdringung und der Umlauf der Ätzflüssigkeit durch eine so kleine öffnung unzureichend sind. Dabei ist auch die Wahrscheinlichkeit hoch, daß, wenn die epitaxiale Schicht auf der gesamten Oberfläche des Halbleitersubstrats mit solch tiefen Rillen ausgebildet wird, Stufen bzw. Diskontinuitäten der epitaxialen Schicht gebildet werden. Ferner ist das nachfolgende Setzen der Maske durch die zu große Höhendifferenz an diesen Stufen behindert.
Im Gegensatz dazu lassen sich die oben angeführten Probleme des bekannten Verfahrens mit dem erfindungsgemäßen Verfahren leicht überwinden, weil die Tiefe der Rillen ausreichend klein gehalten werden kann. (B) Gemäß dem erfindungsgemäßen Verfahren, .insbesondere in seiner Ausführungsform 1, wird der Siliziumoxidfilm 9 für die Isolation durch Wärmeoxidation der ausgesparten N+-Schicht 7 gebildet. Bei dieser Oxidation werden die Maskenfilme 8, 9 für die selektive Oxidation zur Abdeckung der Schulterabschnitte dieser Aussparungen verwendet. Es ist daher möglich, die begrabene N -Schicht 2' und den isolierenden Siliziumoxidfilm 11 durch Selbstausrichtung auszubilden. Gleichzeitig läßt sich die seitliche Streckung des isolierenden Siliziumoxidfilms 11 stark vermindern.
I09SU/0S1?
(C) Aus den unter (A) und (B) angegebenen Gründen läßt sich ableiten, daß gemäß der Erfindung die begrabene N+-Schicht 2' und der isolierende Siliziumoxidfilm 11 so ausgebildet werden können, daß sie kleinere Flächen einnehmen. Ferner ist die unerwünschte Volgelkopfbildung vermieden, wodurch eine glattere Oberfläche des Isolationsbereichs sichergestellt ist, so daß es möglich wird, die meisten der Bereiche für die Ausbildung der Elemente herzunehmen und die Elemente und die Verdrahtungen durch eine exakte und präzise Verarbeitung herzustellen, woraus sich ein höherer Integrationsgrad und ein verbessertes Funktionieren der Vorrichtung ergeben. Insbesondere ist der Integrationsgrad zweimal so hoch wie derjenige einer nach den herkömmlichen Verfahren hergestellten Vorrichtung.
(D) Der Kanalstopfen kann durch Selbstausrichtung unter direkter Verwendung des Ätzmaskenfilms mit überhängendem Aufbau , welcher für das Rillenbilden verwendet wurde, ausgebildet werden.
(E) Wegen der Ausschaltung der unerwünschten Vogelkopfbildung ist es möglich, die verschiedensten Typen von Elementen, wie etwa Transistoren mit getauchtem Emitteraufbau, in den LSI einzubauen. Dies gibt ein großes Maß an Freiheit bei der Auslegung eines LSI und ein weiteres Anwendungsgebiet desselben.
(F) Gemäß dem erfindungsgemäßen Verfahren, wie es in der zweiten Ausführungsform erläutert ist, ist ein Antioxidationsfilm, wie etwa Siliziumnitrid, welcher zur Ausbildung der Oxidfilmisolation verwendet wird, auf dem Isolationsbereich (P+-Bereich 6) in scharfem Gegensatz zum herkömmlichen Verfahren vorgesehen, bei welchem die Oxidfilmisolation durch selektives Wärmeoxidieren des Halbleitersubstrats hergestellt wird. Folglich kommt es gemäß der zweiten Ausführungsform nicht zu der unerwünschten Bildung von Vogelköpfen und
098U/0817
Volgelschnäbeln, so daß der Integrationsgrad stark erhöht ist.
Gleichzeitig lassen sich, da die Basis- und Emitterbereiche unter Ausnutzung der Siliziumnitridfilms als Maske hergestellt werden, die Probleme zu steiler Stufen im Isolationsbereich, die beim Ätzen des Oxidfilms nach der herkömmlichen Technik hervorgerufen worden sind, leicht vermeiden.
(G) Gemäß dem erfindungsgemäßen Verfahren, insbesondere in seiner Ausführungsform 2, wird eine Anzahl von Bereichen auf der Halbleitersubstratoberfläche, in welchen die Diffusion stattfinden soll, durch den Siliziumnitridfilm vorweg definiert. Mit anderen Worten, auf der Substratoberfläche wird ein Siliziumnitridfilm mit seiner Anzahl von Diffusionslöchern ausgebildet. Nachfolgend wird die gesamte Fläche des Halbleitersubstrats, auf welcher der Siliziumnitridfilm ausgebildet ist, mit einem Film aus einem Material abgedeckt, welches· eine gegenüber dem Siliziumnitridfilm unterschiedliche physikalische Konstante aufweist, d.h., eine andere Ätzgeschwindigkeit hat oder durch eine andere Flüssigkeit geätzt wird, beispielsweise mit einem Film, welcher eine kleinere Ätzgeschwindigkeit als der Siliziumnitridfilm hat, wie etwa ' Siliziumoxid. Folglich ist es' möglich, den Siliziumoxidfilm mit einer großen Maskentoleranz selektiv zu perforieren, und die gewünschten Fremdstoffe werden unbedingt durch die inT Siliziumnitridfilm befindlichen freiliegenden Diffusionslöcher diffundiert. Insbesondere wird der Emitterbereich unter Verwendung des genannten Siliziumnitridfilms als Maske selektiv im Basisbereich, welcher unter Verwendung des Siliziumnitrids als Maske ausgebildet worden ist, und im Bereich in der Umgebung von einigen der Isolationsbereiche ausgebildet. Der Siliziumnitridfilm wird jedoch kaum geätzt, wenn der Siliziumoxidfilm durch Ätzung-zur Ausbildung
der Öffnungen für die Diffusion des Emitters perforiert wird. Folglich lassen sich Kurzschlüsse über den übergang und ein Lecken, welche bei einer nach der herkömmlichen Technik hergestellten Vorrichtung unausweichlich waren, vermeiden. FoIglieh ist eine seichte Diffusion zulässig, was eine höhere Geschwindigkeit der Halbleitervorrichtung sicherstellt. (H) Gemäß dem erfindungsgemäßen Verfahren, insbesondere in der Ausführungsform 2, ist die Oberfläche des Siliziums in der in der Substratoberfläche ausgebildeten Rille durch den Siliziumnitridfilm geschützt. Bekanntlich hat der Siliziumnitridfilm die Aufgabe, eine Kontamination der Zwischenschicht zwischen dem Silizium und dem Halbleiteroxidfilm durch Natriumionen oder ähnliche Schmutzstoffe zu verhindern. Es ist daher möglich, die Rillen im Silziumnitridfilrti mit einem viskosen organischen Material wieder aufzufüllen, ohne spezifische Maßnahmen zur Verhinderung der Kontamination zu ergreifen, so daß die Oberfläche der Halbleitervorrichtung problemlos eben gemacht werden kann und gleichzeitig Schwierigkeiten, wie ein Brechen der Verdrahtung und Nadellöcher und Risse im mehrschichtigen Verdrahtungsaufbau vermieden werden.
Die Vorteile der Erfindung sind insbesondere bei der Produktion einer Halbleitervorrichtung bemerkenswert, welche eine seichte Diffusionsschicht mit einer Dicke der epitaxialen Schicht von etwa 1 μπι aufweist. In einem solchen Fall wird Polysilizium 31, wie in Fig. 23 gezeigt, auf dem Emitter ausgebildet, um die Wärmebeständigkeit der Elektrode zu verbessern und eine Halbleitervorrichtung zu schaffen, welche Emitter einer Dicke von 0,1 bis 0,2 μΐη und Basisschichten einer Dicke von 0,3 bis 0,4 μπι aufweist. In diesem Fall ist eine Tiefe der Rillen von ungefähr 0,4 bis 0,5 μΐη akzeptabel und es besteht keine Notwendigkeit, die Rillen wieder aufzufüllen.
• 088U/081?
Die beschriebenen Wärmebehandlungsbedingungen bei dieser Ausführungsform sind nicht als ausschließlich mögliche Bedingungen zu verstehen, sondern es sind auch andere Wärmebehandlungsbedingungen im Rahmen dieser Ausführungsform möglieh. Beispielsweise können die durch den Siliziumnitridfilm und den Halbleiteroxidfilm gebildeten Zwischenschichten durch eine Einfachschicht aus einem Oxi-Nitrid-Siliziumfilm ersetzt sein. Gleichzeitig kann ein organisches Isolationsmaterial der Polyamidgruppe anstelle des SOG-Films verwen- det werden. Ferner können die Art des Fremdstoffes, das Verfahren zur Ausbildung des Oxidfilms und andere Bedingungen gegebenenfalls geändert werden.
Die technische Idee erhöhter Maskierungstoleranz, die die Ausfuhrungsform 2 bietet, läßt sich auf die Herstellung einer Halbleitervorrichtung mit isolierten PN-übergängen anwenden, welche in breitem Maße bei bipolaren ICs, wie in Fig. 24 dargestellt, verwendet wird. Fig. 25 zeigt ein Draufsichtsmuster des PN-übergangsisolationsaufbaus, während Fig. eine Schnittansicht mit Schnitt längs Linie I-I aus Fig, 25 ist.
Gemäß Fig. 24 werden Diffusionsschichten, wie Emitter 21, Basis 17/ Kollektorelektrodenausleitschicht 16, Isolationsdiffusionsschicht 25 und entsprechende Kontakte 20, 22, 23 und 26 durch eine Diffusion von der Oberfläche des Hauptteils des Halbleiters so gebildet, daß die ersten Isolationsfilme 14, 18, 19 mit wenigstens einem Ende der Schichten 21, 17, 16, 25, 20, 22, 23, 26 durch die zweite Isolationsschicht 13 in Berührung gebracht werden, die einen Siliziumnitridfilm 12 enthält, welcher eine von der ersten Isolationsschicht verschiedene physikalische Konstante hat und durch das Flüssigkeitsgemisch aus Flußsäure und Ammoniumfluorid kaum geätzt wird. Wie man nämlich aus Fig. 25 sieht, müssen beim Anlegen des Musters 27 zur Bildung der isolierenden P-
109814/0817
Diffusionsschicht 25, des Musters 28 zur Bildung der Hochkonzentrationsdif fusionsschicht 16 zum Ausleiten der Kollektorelektrode, des Musters zur Bildung des Emitters und des Musters 30 zur Bildung der Kontakte in Beziehung mit dem Muster 26 zur Bildung der zweiten Isolationsschicht die Ränder der Maskengröße im wesentlichen nur an Bereichen 29' und 30" berücksichtigt werden.
In scharfem Gegensatz dazu werden bei der in Fig. 26 gezeigten bipolaren PN-Übergangsxsolationshalbleitervorrichtung, welche nach der herkömmlichen Technik hergestellt ist, das Muster 28 zur Bildung der Hochkonzentrationsdiffusionsschicht für das Ausleiten der Kollektorelektrode, das Muster 31 zur Bildung der Basis, das Muster zur Bildung des Emitters und die Kontaktmuster 30 der einzelnen Diffusionsbereiche aufeinanderfolgend unter Setzen von Masken ausgebildet. Es ist daher bei der Anlage dieser Muster notwendig, die Ränder von Maskengrößen nahezu aller Muster im Verhältnis zu den anderen Mustern in Betracht zu ziehen. Fig. 26 ist eine Schnittansicht mit Schnitt längs Linie II-II der Fig. 27, welche die Muster in der Draufsicht zeigt.
Bei dem Verfahren der Ausführungsform 2, welche eine größere Maskierungstoleranz gewährt, können die Ränder der Maskengrößen, verglichen mit der herkömmlichen Technik, stark vermindert werden.
Die Fign. 28 und 29 zeigen Beispiele von Abwandlungen der Ausführungsformen. Beim in Fig. 28 gezeigten Aufbau werden Rillen 5 in der Oberfläche des Substrats nach der Ausbildung des N+-Bereichs 2 ausgebildet. Dann wird eine epitaxiale Schicht 8 zum Wachsen gebracht, um Rillen 9 längs der Rillen 5 auszubilden. Nachfolgend werden die zweiten Isolationsschichten 13 auf den Rillen 9 ausgebildet, um so die Isolationsschicht 25 zu bilden. Den Aufbau der Fig. 29 erhält man, indem man zuerst einen begrabenen
• 098U/0817
P-Bereich 36 vorsieht und dann die Isolation gleichzeitig mit der Ausbildung des Basisbereichs 17 bewirkt.
Die Erfindung wurde zwar unter besondere Bezugnahme auf bipolare LSIs beschrieben, sie kann jedoch gleichermaßen auf andere Typen von Halbleitervorrichtungen,so
zum Beispiel MIS-Halbleitervorrichtungen, angewandt werden. Ebenso ist es nicht notwendig, die zweite Isolationsschicht vollständig mit dem Siliziumnitridfilm abzudecken, wenn die Dicke des Oxidfilms 11 ausreichend klein ist.
Ferner kann die zweite Isolationsschicht durch eine Einzelschicht gebildet sein, wenn ein Oxi-Nitridfilm, welcher niemals irgendwelche Defekte in der berührenden Siliziumoberfläche verursacht, als das Material dieser Einzelschicht verwendet wird.
Ebenso können Bedingungen, wie die Art des Fremdstoff es, das Verfahren zur Ausbildung des Oxidfilms usw., den Erfordernissen entsprechend variiert werden.
Ki/fg
9098U/0817
* 3S-
Leerseite

Claims (20)

  1. SCHIFF ν. FÜNER STREHL SCHÜBEL-HOPF EBLiINGHAUS FINCK
    MARlAHiLKPLATZ 2 & 3, MDNCHuN 9O POSTADRESSK: POSTFACH 05 O1 6O, D-fiOOO MÜNCHEN 95
    HITACHI, LTD. 20. September 197 8
    DEA-5689
    Verfahren zur Herstellung einer integrierten Halbleiterschaltung
    PATENTANSPRÜCHE
    Verfahren zur Herstellung einer integrierten Halbleiterschaltung, wobei auf einem Halbleitersubstrat eine Diffusionsschicht mit gegenüber dem Substrat verschiedenem Leitungstyp ausgebildet wird, die Diffusionsschicht geteilt und eine Anzahl von Diffusionsbereichen ausgebildet wird, gekennzeichnet durch das Ausbilden einer Abscheidungsschicht auf der Hauptfläche des Substrats, wobei die Abscheidungsschicht einen gegenüber dem Substrat verschiedenen Leitungstyp hat; das Ausbilden von Rillen in dem Substrat zur Teilung der Abscheidungsschicht; und das
    609814/081?
    Ausbilden einer Anzahl von Diffusionsbereichen durch Ausdehnen und Eindiffundieren von Fremdstoffen in die Abscheidungs schicht.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß jede Rille so ausgebildet wird, daß ihr Randbereich eine gekrümmte Form aufweist, wobei der Abstand zwischen einem ersten PN-Übergang, welcher sich in dem Substrat und zwischen dem Substrat und der Abscheidungsschicht ausbildet, und einem zweiten PN-Übergang, welcher sich zwischen dem Substrat und dem Diffusionsbereich ausbildet, im wesentlichen gleich der gekrümmten Länge zwischen dem ersten und dem zweiten PN-Übergang, welche im Randbereich jeder Rille enden, ist.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß der zwischen dem Substrat und dem Diffusionsbereich ausgebildete PN-Übergang in der Umgebung der Rille in Richtung der Erstreckung der Hauptfläche des Substrats gebogen ausgebildet wird.
  4. 4. Verfahren nach Anspruch 2, dadurch gekennzeichnet , daß die Rillen mittels einer Ätzflüssigkeit ausgebildet werden, welche das Halbleitersubstrat ätzt.
    609814/0817
  5. 5. Verfahren nach Anspruch 3, dadurch gekennzeichnet , daß der PN-Übergang im Boden der jeweiligen Rille, welche sich im wesentlichen parallel zur Hauptflache des Halbleitersubstrats erstreckt, endend ausgebildet wird.
  6. 6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Halbleiterschicht über die gesamte Oberfläche des mit Rillen versehenen Halbleitersubstrats hinweg durch ein Aufwachsen aus der Gasphase nach Ausbildung der Diffusionsbereiche ausgebildet wird.
  7. 7. Verfahren nach Anspruch 1 , gekennzeichnet durch das Ausbilden eines Öffnungen aufweisenden Maskierungsfilms auf der Abscheidungsschicht; das Bewirken eines Ätzvorgangs unter Verwendung einer Ätzmaske derart, daß die Abschnitte der Abscheidungsschicht und des Substrats unter den Öffnungen geätzt werden, wodurch Rillen ausgebildet werden, welche die Abscheidungsschicht in inseiförmige Ab-Scheidungsschichten unterteilt; und das Ausdehnen und Diffundieren der Fremdstoffe in die inselförmigen Schichten zur Ausbildung entsprechender Diffusionsschichten, welche einen Teil eines entsprechenden Halbleiterelements bilden.
    814/081?
  8. 8. Verfahren nach Anspruch 1, dadurch gekennzeichnet/ daß ein Halbleitersubstrat des P-(N-)Typs und im Gegensatz dazu eine Abscheidungsschicht des N -(P+-) Typs verwendet werden.
  9. 9. Verfahren nach Anspruch 6, gekennzeichnet durch das Ausbilden eines Maskierungsfilms für eine selektive Oxidation auf der in der Rille ausgebildeten Halbleiterschicht, wobei der Maskierungsfilm so gewählt wird,
    daß er Öffnungen über den ausgesparten Bereichen der Halbleiterschicht auf den Rillen aufweist, und das Bewirken einer Wärmeoxidation zur Ausbildung von Isolationsbereichen,
    von denen jeder aus einem Halbleiteroxidfilm besteht; und
    das Entfernen des Maskierungsfilms für die selektive Oxi-
    dation, welcher nun unnötig ist, unter Ausbildung eines PN-Übergangs in jeder der Halbleiterschichten und eines diesen PN-Übergang enthaltenden Elements.
  10. 10. Verfahren nach Anspruch 7, gekennzeich net durch das Dotieren allein der freiliegenden Boden—
    flächen der einzelnen Rillen mit Diffusionsfremdstoffen durch Ionenimplantation unter Verwendung des Maskierungsfilms als Abschirmungsfilm zur Ausbildung einer ionenimplantierten
    Schicht am Boden der einzelnen Nuten; und das Ausdehnen und Diffundieren der Fremdstoffe in die Abscheidungsschicht und
    80S8U/Ö81?
    die ionenimplantierte Schicht rjleichzeitig oder getrennt zur Ausbildung einer Diffu äonsschicht, welche einen Teil eines Halbleiterelements bildet.
  11. 11. Verfahren nach Anspruch 6, gekennzeichnet durch das Ausbilden eines Diffusionsöffnungen aufweisenden ersten Isolationsfilms und das Ausbilden eines zweiten vom ersten Isolationsfilm verschiedenen Isolationsfilms über die gesamte Oberfläche der Halbleiterschicht einschließlich des ersten Isolationsfilms hinweg; das Entfernen eines ersten Abschnitts des zweiten Isolationsfilms zur Freilegung der Diffusionsöffnungen und das Diffundieren von Fremdstoffen in die Oberfläche der N-(P-)Schicht durch die freiliegenden Diffusionsöffnungen; und nach Ausbildung einer dritten Isolationsschicht aus dem gleichen Material wie der zweite Isolationsfilm das Entfernen der Abschnitte des zweiten und dritten Isolationsfilms, die vom ersten Abschnitt verschieden sind, zur Freilegung anderer Diffusionsöffnungen und das Ausbilden von Diffusionsschichten, welche Teile eines Halbleiterelements bilden, durch eine durch die freigelegten anderen Diffusionsöffnungen bewirkten Diffusion.
  12. 12. Verfahren nach Anspruch 11, gekennzeich net durch das Anordnen eines Isolationsmaterials auf der
    8098U/0S17
    Oberfläche des Isolationsfilms der ausgesparten Bereiche der Halbleiterschicht und das Einebnen der Oberfläche des Isolationsmaterials .
  13. 13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß als Isolationsmaterial ein Material verwendet wird, welches aus einem Glasfilm besteht, der durch ein Rotationsverfahren aufgebracht wird.
  14. 14. Verfahren nach Anspruch 12, dadurch gekennzeichnet , daß als Isolationsmaterial ein organisches Isolationsmaterial verwendet wird.
  15. 15. Verfahren nach Anspruch 11, dadurch g e k e η η zeichnet, daß die Ätzung so durchgeführt wird, daß die Ätzgeschwindigkeit für den ersten Isolationsfilm kleiner als die für den zweiten Isolationsfilm ist.
  16. 16. Verfahren zur Herstellung einer integrierten HaIbleiterschaltung, wobei unter Verwendung eines Isolationsfilms als Maske Fremdstoffe zur Bildung einer Anzahl von Bereichen selektiv durch ein Halbleitersubstrat diffundiert werden, gekennzeichnet durch das Ausbilden einer ersten Isolationsschicht auf der Hauptfläche eines Halbleitersubstrats, wobei der erste Isolationsfilm eine Anzahl von fremd-
    eOÖÖU/0117
    stoffeinführenden öffnungen aufweist; das Ausbilden eines zweiten Isolationsfilms aus einem gegenüber der ersten Isolationsschicht verschiedenen Material auf der gesamten Oberfläche des Substrats einschließlich des ersten Isola-7 tionsfilms; das Entfernen eines Teils des zweiten Isolationsfilms zur Freilegung wenigstens einer der fremdstoffeinführenden öffnungen; das Einführen von Fremdstoffen in das Substrat durch wenigstens eine fremdstoffeinführende Öffnung zur Ausbildung eines ersten Bereichs; das Entfernen des übrigen Teils des zweiten Isolationsfilms zur Freilegung anderer fremdstoffeinführender Öffnungen; unddas Einführen von Fremdstoffen durch die anderen fremdstoffeinführenden Öffnungen zur Ausbildung von zweiten Bereichen.
  17. 17. Verfahren nach Anspruch 16, dadurch gekennzeichnet/ daß dritte Bereiche mit gegenüber dem zweiten Bereich unterschielichem Leitungstyp in den zweiten Bereichen über eine durch einen Teil der anderen fremdstoffeinführenden Öffnungen bewirkte Diffusion ausgebildet werden.
  18. 18. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß die Ätzgeschwindigkeit für den ersten Isolationsfilm kleiner als diejenige für den zweiten Isolationsfilm gewählt wird.
  19. .
  20. «09814/081?
DE19782840975 1977-09-30 1978-09-20 Verfahren zur herstellung einer integrierten halbleiterschaltung Ceased DE2840975A1 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP11684777A JPS5451486A (en) 1977-09-30 1977-09-30 Manufacture for semiconductor device
JP11684877A JPS5451483A (en) 1977-09-30 1977-09-30 Manufacture for semiconductor device
JP11684977A JPS5451484A (en) 1977-09-30 1977-09-30 Semiconductor device and its manufacture
JP12235977A JPS5456381A (en) 1977-10-14 1977-10-14 Production of semiconductor device
JP12235877A JPS5456357A (en) 1977-10-14 1977-10-14 Production of semiconductor device

Publications (1)

Publication Number Publication Date
DE2840975A1 true DE2840975A1 (de) 1979-04-05

Family

ID=27526741

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782840975 Ceased DE2840975A1 (de) 1977-09-30 1978-09-20 Verfahren zur herstellung einer integrierten halbleiterschaltung

Country Status (2)

Country Link
US (1) US4219369A (de)
DE (1) DE2840975A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4412242A (en) * 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5824018B2 (ja) * 1979-12-21 1983-05-18 富士通株式会社 バイポ−ラｉｃの製造方法
US4271583A (en) * 1980-03-10 1981-06-09 Bell Telephone Laboratories, Incorporated Fabrication of semiconductor devices having planar recessed oxide isolation region
US4272882A (en) * 1980-05-08 1981-06-16 Rca Corporation Method of laying out an integrated circuit with specific alignment of the collector contact with the emitter region
US4538343A (en) * 1984-06-15 1985-09-03 Texas Instruments Incorporated Channel stop isolation technology utilizing two-step etching and selective oxidation with sidewall masking
US4561172A (en) * 1984-06-15 1985-12-31 Texas Instruments Incorporated Integrated circuit fabrication method utilizing selective etching and oxidation to form isolation regions
JPH0687464B2 (ja) * 1986-12-17 1994-11-02 日本電装株式会社 アルミニウム合金配線装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL301253A (de) * 1962-12-08
US3560278A (en) * 1968-11-29 1971-02-02 Motorola Inc Alignment process for fabricating semiconductor devices
US3659160A (en) * 1970-02-13 1972-04-25 Texas Instruments Inc Integrated circuit process utilizing orientation dependent silicon etch
NL170348C (nl) * 1970-07-10 1982-10-18 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een tegen dotering en tegen thermische oxydatie maskerend masker wordt aangebracht, de door de vensters in het masker vrijgelaten delen van het oppervlak worden onderworpen aan een etsbehandeling voor het vormen van verdiepingen en het halfgeleiderlichaam met het masker wordt onderworpen aan een thermische oxydatiebehandeling voor het vormen van een oxydepatroon dat de verdiepingen althans ten dele opvult.
GB1457139A (en) * 1973-09-27 1976-12-01 Hitachi Ltd Method of manufacturing semiconductor device
JPS5214594B2 (de) * 1973-10-17 1977-04-22
US3928081A (en) * 1973-10-26 1975-12-23 Signetics Corp Method for fabricating semiconductor devices using composite mask and ion implantation
US4047195A (en) * 1973-11-12 1977-09-06 Scientific Micro Systems, Inc. Semiconductor structure
US3901737A (en) * 1974-02-15 1975-08-26 Signetics Corp Method for forming a semiconductor structure having islands isolated by moats
DE2438256A1 (de) * 1974-08-08 1976-02-19 Siemens Ag Verfahren zum herstellen einer monolithischen halbleiterverbundanordnung
JPS5131186A (de) * 1974-09-11 1976-03-17 Hitachi Ltd
JPS5146083A (en) * 1974-10-18 1976-04-20 Hitachi Ltd Handotaisochino seizohoho
JPS5253679A (en) * 1975-10-29 1977-04-30 Hitachi Ltd Productin of semiconductor device
JPS5275989A (en) * 1975-12-22 1977-06-25 Hitachi Ltd Production of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4412242A (en) * 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions

Also Published As

Publication number Publication date
US4219369A (en) 1980-08-26

Similar Documents

Publication Publication Date Title
DE2745857C2 (de)
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE3245064C2 (de)
DE4116690C2 (de) Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE2916364C2 (de)
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2824419C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE3437512A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE3223230A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE2361319C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3015782C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode
DE3018594C2 (de) Verfahren zum Herstellen eines Sperrschicht-Feldeffekttransistors
DE2758283C2 (de) Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen
DE3625742C2 (de) Integrierte CMOS-Schaltung
DE3133548C2 (de)
DE4003681C2 (de) Verfahren zur Herstellung von inselförmigen Halbleiteranordnungen
DE2752335C3 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8131 Rejection