DE2749607C3 - Halbleiteranordnung und Verfahren zu deren Herstellung - Google Patents

Halbleiteranordnung und Verfahren zu deren Herstellung

Info

Publication number
DE2749607C3
DE2749607C3 DE2749607A DE2749607A DE2749607C3 DE 2749607 C3 DE2749607 C3 DE 2749607C3 DE 2749607 A DE2749607 A DE 2749607A DE 2749607 A DE2749607 A DE 2749607A DE 2749607 C3 DE2749607 C3 DE 2749607C3
Authority
DE
Germany
Prior art keywords
window
silicon
layer
silicon layer
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2749607A
Other languages
English (en)
Other versions
DE2749607A1 (de
DE2749607B2 (de
Inventor
Arie Eindhoven Slob
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2749607A1 publication Critical patent/DE2749607A1/de
Publication of DE2749607B2 publication Critical patent/DE2749607B2/de
Application granted granted Critical
Publication of DE2749607C3 publication Critical patent/DE2749607C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

Die Erfindung bezieht sich auf eine Halbleiteranordnung entsprechend dem Oberbegriff des Patentanspruches 1. 2r>
Die Erfindung bezieht sich weiter auf ein Verfahren zur Herstellung einer solchen Anordnung.
Eine Halbleiteranordnung der oben beschriebenen Art ist z. B. aus der US-PS 36 00 651 bekannt. Dabei wird in einem innerhalb des Fensters liegenden TeU der Siliziumschicht mindestens eine Zone eines Halbleiterschaltungselements gebildet, wobei ein Teil der Siliziumschicht vom gleichen Leitungstyp wie die Zone als Anschlußleiter an der Zone verwendet wird. Die Anschlüsse mit anderen zu dem Halbleiterbauelement i~> gehörigen Zonen vom anderen Leitungstyp werden entweder über eine Metallisierung oder über das Substrat hergestellt.
Ein wesentlicher Nachteil der bekannten Halbleiteranordnung ist, daß die vorhandenen Kapazitäten infolge der Anwendung der genannten Metallisierung verhältnismäßig groß sind. Zur Bildung der Metallisierung auf einer bestimmten Zone muß diese Zone eine gewisse Mindestgröße aufweisen. Die Oberfläche der Zonen und der zugehörigen PN-Übergänge des HaJbleiterschaltungselements und dadurch auch die entsprechenden Kapazitäten sind für Anwendung bei sehr hoher Frequenz oft unzulässig hoch, auch wegen der zu berücksichtigenden Ausrichttoleranzen.
Der Erfindung liegt die Aufgabe zugrunde, eine so Halbleiteranordnung der eingangs genannten Art so auszugestalten, daß sie mit einer minimalen Oberfläche und damit mit minimalen Streukapazitäten hergestellt werden kann, wobei keine engen Ausrichtvoleranzen und nur ein Mindestmaß an Verfahrensschritten erforderlich sind und wobei die Halbleiteranordnung vorzugsweise als Bipolartransistor zur Anwendung bei sehr hohen Frequenzen ausgestaltet ist, bei dem mindestens zwei der drei aktiven Zonen nicht mit Hilfe von Metallschichten kontaktiert sind.
Der Erfindung liegt u. a. die Erkenntnis zugrunde, daß der beabsichtigte Zweck durch zweckmäßigen Gebrauch der genannten SiliziumSichicht in dem Anschlußleiter- und Elektrodenn^uster des Halbleiterschaltungselements erreicht werden kann-
Die genannte Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.
Durch die Anwendung aneinandergrenzender Teile der Siliziumschicht als Elektrode und Anschlußleiter sowohl P- als auch N-leitender Zonen werden die Oberfläche des Halbleiterschaltungselementes und also auch die Streukapazitäten auf ein Mindestmaß beschränkt Dadurch können Halbleiterschaltungselemente für Anwendung bei sehr hoher Frequenz erhalten werden, die als diskrete Elemente sowie in integrierten Schaltungen auf sehr vorteilhafte Weise verwendet werden können.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Einige Ausfühningsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigt
F i g. 1 schematisch eine Draufsicht auf eine Halbleiteranordnung nach der Erfindung,
Fig.2 schematisch einen Querschnitt durch die Anordnung nach F i g. 1 längs der Linie H-H1
Fig. 3 bis 6 schematisch im Querschnitt die Anordnung nach den F i g. 1 und 2 in aufeinanderfolgenden Herstellungsstufen,
F i g. 7 bis 11 schematisch im Querschnitt eine andere Anordnung nach der Erfindung in aufeinanderfolgenden Herstellungsstufen,
Fig. 12 schematisch eine Draufsicht auf eine weitere Anordnung nach der Erfindung,
F i g. 13 schematisch einen Querschnitt längs der Linie XIlI-XIII durch die Anordnung nach F i g. 12,
Fig. 14 schematisch im Querschnitt die Anordnung nach den Fig. 12 und 13 in einer Stufe der Herstellung und
Fig. 15, 16 und 17 schematisch im Querschnitt noch andere Anordnungen nach der Erfindung.
Die Figuren sind schematisch und nicht maßstäblich gezeichnet In den Querschnitten sind Gebiete vom gleichen Leitungstyp in derselben Richtung schraffiert Entsprechende Teile sind im allgemeinen mit denselben Bezugsziffern bezeichnet
In F i g. 1 ist in Draufsicht und in F i g. 2 ist schematisch im Querschnitt längs der Linie II-II der F i g. 1 eine Halbleiteranordnung nach der Erfindung gezeigt Die Anordnung enthält einen Halbleiterkörper 1 aus einkristallinem Silizium mit einem Gebiet von einem ersten Leitungstyp, das in diesem Falle durch eine η-leitende Siliziumschicht 2 mit einer Dicke von z. B. 1,25 μΐη und einem spezifischen Widerstand von etwa 1 Ω · cm gebildet wird, die auf einem Trägerkörper 3 aus z. B. hochdotiertem N-Ieitendem Silizium mit einem spezifischen Widerstand von 0,01 Ω · cm erzeugt wird. Die Anordnung enthält ein Halbleiterschaltungselement in Form eines Bipolartransistors mit einer Emitterzone 9, einer Basiszone 10 und einer Kollektorzone 2. Eine Oberfläche 4 des Halbleiterkörpers ist mit einer elektrisch isolierenden Schicht 5, die im vorliegenden Beispiel aus einer Schicht 5 A aus Siliziumoxid und einer darauf liegenden Schicht 5ß aus Siliziumnitrid besteht, versehen. In der Isolierschicht 5 befindet sich ein Fenster 7, während sich auf der Isolierschicht 5 und auf der Siliziumoberfläche 4 eine Siliziumschicht 8 erstreckt, die einen ersten Teil SA vom ersten Leitungstyp, in diesem Beispiel also vom N-Typ, und einen innerhalb des Fensters 7 daran grenzenden zweiten Teil SB vom zweiten Leitungstyp, in diesem Beispiel also vom P-Typ, enthält.
Nach der Erfindung bildet der erste Teil SA der Siliziumschicht innerhalb des Fensters 7 die Elektrode und außerhalb des Fensters auf der Isolierschicht S Hpn
Anschlußleiter einer ersten aktiven Zone (die hier die Emitterzone 9 bildet) vom ersten (N)-Leitungstyp und bildet zweite Teil 8ßder Siliziumschicht innerhalb des Fensters 7 die Elektrode und außerhalb des Fensters 7 auf der Isolierschicht 5 den Anschlußleiter einer zweiten aktiven Zone (die hier die Basiszone fO bildet) vom zweiten (P)-Leitungstyp des Halbleiterschaltungselements, in diesem Falle also des Transistors (9,10,2). Die Zone 10 grenzt innerhalb des Fensters 7 an die genannte Oberfläche 2 und bildet mit dem angrenzenden Teil des Gebietes 2 einen PN-Übergang 11. Die Zone 10 grenzt praktisch an den Rand des Fensters 7 und wird in diesem Beispiel völlig durch das Fenster definiert. In diesem Beispiel besteht die Siliziumschicht 8 innerhalb des Fensters 7 aus epitaktisch angewachsenem einkristallinem Material, dessen Grenzen innerhalb der Schicht 8 mit gestrichelten Linien angedeutet sind. Außerhalb des Fensters 7 ist die Schicht 8 polykristallin. Unter Umständen könnte jedoch die Schicht 8 auch innerhalb des Fensters polykristallin sein, was die Herstellung vereinfacht, weil die Bedingungen beim Erzeugen der Schicht 8 in diesem Falle weniger kritisch sind. Eine der aktiven Zone, und zwar die Emitterzone 9, wird in diesem Beispiel durch den innerhalb des Fensters 7 liegenden einkristallinen Teil des Teiles 8/4 der Siliziumschicht 8 gebildet, der den gleichen Leitungstyp wie die Zone 9 aufweist. Der Basis-Emitter-Übergang fällt hier also praktisch mit der Oberfläche 4 zusammen. Dies ist aber keineswegs notwendig und die Emitterzone kann sich auch unterhalb der Oberfläche 4 in der Basiszone 10 erstrecken, wie in nachstehenden Beispielen dargestellt ist. Die Kollektorzone 2 ist mittels einer auf dem Gebiet 3 erzeugten Elektrodenschicht 12 kontaktiert.
Im hier beschriebenen Beispiel bilden die erste aktive Zone 9, die zweite aktive Zone 10 und das angrenzende N-Ieitende Gebiet 2 des Halbleiterkörpers zusammen die drei aktiven Zonen, und zwar die Emitter-, die Basis- und die Kollektorzone eines Bipolartransistors. Statt bipolarer Transistoren kann die Anordnung nach der Erfindung auch ganz andere Schaltungselemente enthalten, wie nachstehend beschrieben werden wird. Die zweite aktive Zone 10, die sich im obenstehenden Beispiel zwischen der ersten aktiven Zone 9 und dem Gebiet 2 befindet, kann sich z. B. auch neben der ersten aktiven Zone befinden.
Obgleich oben die Zone 9 als Emitterzone und das Gebiet 2 als Kollektorzone angegeben sind, kann der Transistor selbstverständlich in umgekehrtem Sinne mit der Zone 9 als Kollektorzone und dem Gebiet 2 als Emitterzone verwendet werden, was z. B. in sogenannten I2L-(= Integrated Injection Logic) Schaltungen vorkommt.
Es wird klar sein, daß mit der hier beschriebenen Transistorstruktur eine wesentliche Raumeinsparung in bezug auf die üblicheren Strukturen erzielt wird, u. a. dadurch, daß nur ein einziges Fenster benötigt wird. Wenn z. B. das Fenster 7 die mit Hilfe einer bestimmten Technik, wie z. B. der üblichen Photoresistätztechnik, erreichbaren minimalen Abmessungen aufweist wären für einen planaren Transistor üblicher Bauart mindestens zwei dieser Fenster (Emitter- und Basiskontaktfenster) mit einem dazwischen liegenden durch die erforderliche Toleranz bestimmten Raum erforderlich. Zusammen mit dem sich rings um diese Fenster erstreckenden Teil der Basiszone würde die Basiszone des üblichen Transistors somit eine drei- bis viermal größere Oberfläche beanspruchen.
Im beschriebenen Beispiel erstreckt sich die Siliziumschicht 8 über die ganze Oberfläche des Körpers, wobei die Schicht, ausgenommen die dotierten N-Ieitenden Teile SA und P-Ieitenden Teile 8ß (die sich auch auf den nicht dargestellten Teilen erstrecken können und dabei als Zwischenverbindung dienen können), aus nichtdotierten Teilen SC besteht. Dieses nichtdotierte polykristalline Silizium weist einen derart hohen spezifischen Widerstand (z.B. etwa lOOOmai höher) auf, daß es in bezug auf die dotierten Teile praktisch elektrisch isolierend ist. Dadurch ist kein gesonderter Ätzschritt zur Bildung eines Leitermusters aus der Siliziumschicht 8 erforderlich. Erwünschtenfalls können aber die nicht als aktive Zone, Anschlußleiter, Elektrode oder Zwischenverbindung dienenden Teile 8Cder Schicht 8 völlig oder teilweise weggeätzt werden, z. B. wenn das erhaltene undotierte Silizium nicht den erforderlichen hohen spezifischen Widerstand aufweist.
Die beschriebene Halbleiteranordnung kann nach der Erfindung auf folgende Weise hergestellt werden. Es sei bemerkt, daß selbstverständlich viele Hunderte von Transistoren gleichzeitig auf derselben Siliziumscheibe hergestellt werden können, wobei der Transistor auch einen Teil einer integrierten Schaltung bilden kann. Die ι Transistoren oder die integrierten Schaltungen, die auf demselben Siliziumsubstrat hergestellt sind, werden dann nach der Herstellung z. B. durch Ritzen und Brechen voneinander getrennt. Der Einfachheit halber wird aber an Hand der F i g. 3 bis 6 die Herstellung eines einzigen Transistors beschrieben.
Eis wird (siehe Fig.3) von einem einkristallinen Siliziumkörper 1 ausgegangen, der aus einem N-leitenden Trägerkörper 3 mit einem spezifischen Widerstand von 0,01 Ω ■ cm und einer darauf epitaktisch angewachsenen N-Ieitenden Siliziumschicht 2 mit einem spezifischen Widerstand von 1 Ω · cm und einer Dicke von 1,25 μιτι besteht. Dieser Körper 1 wird an der Oberfläche 4 mit einer elektrisch isolierenden Schicht versehen. Dazu kann z. B. eine thermische Oxidation während etwa 30 Minuten bei 11000C in feuchtem Sauerstoff durchgeführt werden, wobei eine Siliziumoxidschicht 5/4 mit einer Dicke von etwa 0,3μΓη gebildet wird. Auf dieser Schicht wird in diesem Beispiel auf an sich bekannte Weise durch Niederschlagen aus einer NH3 und SiH4 enthaltenden Atmosphäre bei 10000C eine Schicht 5ß aus Siliziumnitrid mit einer Dicke von etwa 0,1 μπι erzeugt.
Mittels bekannter photolithographischer und Ätztechniken wird in der zusammengesetzten Isolierschicht (5/4, B) ein Fenster 7 mit Abmessungen von z. B. 5 μπι χ 10μιτι gebildet (siehe Fig.4). Vor der Ätzung des Nitrids kann auf der Nitridschicht 5 R eine dünne durch Photoresist definierte Oxidmaske angeordnet werden; die Ätzung des Siliziumnitrids kann in heißer Phosphorsäure erfolgen. Durch Diffusion von z. B. Bor wird über das Fenster eine P-Ieitende Zone 10 eindiffundiert, deren Ränder durch das Fenster definiert werden; die Schicht 5 maskiert gegen diese Dotierung.
Auf der Isolierschicht 5 und auf der Siliziumoberfläehe 4 innerhalb des Fensters 7 wird nun aus der Gasphase eine Siliziumschicht 8 niedergeschlagen (siehe F i g. 5). Dies erfolgt z. B. aus einer SiH4-Atmosphäre bei etwa 1020°Cwie in der vorgenannten US-PS 36 00 651. Spalte 2, Zeilen 37 bis 48. beschrieben ist Dadurch wird innerhalb des Fensters 7 eine undotierte epitaktische emkristalline Schicht und auf der Isolierschicht außerhalb des Fensters eine undotierte polykristalline Schicht mit einer Dicke von etwa 1 μπι erhalten. Wenn die
Schicht 8 auch innerhalb des Fensters poylkristallin sein darf, können auch niedrigere Anwachstemperaturen angewendet werden, die z. B. etwa 900° C betragen.
Nun wird ein erster Teil 8ß der Siliziumschicht 8, der sich bis innerhalb des Fensters 7 erstreckt, durch einen ersten Dotierungsvorgang, z. B. durch Implantation von Borionen in Richtung der Pfeile 20, stark P-dotiert (Flächenwiderstand etwa 200 Ω pro Quadratfläche). Eine Photoresistmaske M 1 (siehe auch die Draufsicht der Fig. 5a; M\ schraffiert) maskiert gegen diese Implantation; unter der Maske M i bleibt die Siliziumschicht 8 hochohmig. Unter Umständen, z. B. wenn aus der Siliziumschicht 8 später ein Leitermuster ausgeätzt wird, kann die Maske M1 fortgelassen werden.
Nach Entfernung der Maske M1 wird ein sich innerhalb eines Teiles des Fensters 7 und auf der Isolierschicht 5 erstreckender weiterer Teil der Siliziumschicht 8 z. B. mit einer Photoresistmaske M 2 maskiert (siehe F i g. 6 und die zugehörige Draufsicht in Fig.6a). Der nichtmaskierte teilweise innerhalb des Fensters 7 und teilweise auf der Isolierschicht 5 außerhalb des Fensters 7 liegende weitere Teil SA der Siliziumschicht 8 wird dann durch einen zweiten Dotierungsvorgang, z. B. durch eine Implantation von Phosphorionen in Richtung der Pfeile 21, in hochdotiertes N-Ieitendes Silizium mit einem Flächenwiderstand von etwa 10 Ω pro Quadratfläche umgewandelt. Dabei kontaktiert der früher dotierte P-leitende Teil 8ß der Siliziumschicht innerhalb des Fensters die an die Oberfläche 4 grenzende P-leitende Zone 10. Nach der Erzeugung einer Elektrodenschicht, z. B. einer Goldschicht 12, auf dem Gebiet 3 ist die Struktur nach den Fig. 1 und 2 erhalten. Auf den polykristallinen Schichtteilen SA und 8ß können Anschlußkontakte gebildet werden, oder diese Schichtteile können mit anderswo auf der Siliziumscheibe vorhandenen Schaltungselementen verbunden werden. Erwünschtenfalls kann die Schicht 8 noch mit einer Oxid- oder Glasschicht 6 überzogen werden, auf der eine zweite Metallisierung 22 gebildet wird, die gegebenenfalls örtlich über Fenster 23 in der genannten Glasschicht mit den Schichtteilen SA und SB verbunden ist (in F i g. 2 gestrichelt angegeben).
Die F i g. 7 bis 11 zeigen schematisch im Querschnitt eine andere Ausführungsform des Transistors nach den F i g. 1 und 2 in aufeinanderfolgenden Herstellungsstufen. Der Einfachheit halber wurde dabei von einem einfachen N-leitenden Siliziumkörper 2 ausgegangen; es versteht sich, daß auch in diesem Beispiel das Gebiet 2 eine auf einem Trägerkörper angewachsene epitaktische Schicht sein kann. Als Isolierschicht wird in diesem Bcispiei eine in das Gebiet 2 versenkte Siliziunioxidschicht 30 verwendet, die durch selektive Oxidation erhalten ist (siehe Fig. 11). Weiter bilden die erste, N-Ieitende aktive Zone 9 (die Emitterzone) und die zweite P-Ieitende aktive Zone 10 in diesem Beispiel miteinander einen PN-Übergang (31, 32), von dem ein Teil 31 sich in dem Halbleiterkörper und ein Teil 32 sich in der Siliziumschicht 8 erstreckt, wobei die Teile 31 und 32 des PN-Obergangs an der Stelle der Oberfläche 4 ineinander fibergehen und so einen sich ununterbrochen fortsetzenden PN-Übergang bilden. Die Siliziumschicht ist wenigstens innerhalb des Fensters vorzugsweise einkristallin. Die Siliziumschicht kann auch völlig polykristallin sein, wobei aber über den Teil 32 des PN-Übergangs störende Leckströme auftreten könnten. Die Draufsicht auf diese Ausführungsform kann z. B. gleich der nach F i g. 1 sein. Entsprechende Teile sind in den F i g. 1 bis 6 und in den F i g. 7 bis 11 mit denselben Bezugsziffern bezeichnet.
Für die Herstellung dieser Anordnung wird auf der Oberfläche des Gebietes 2 eine gegen Ätzung und gegen Oxidation maskierende Schicht 33, z. B. eine Siliziumnitridschicht oder eine kombinierte Oxid-Nilridschicht, auf übliche Weise erzeugt. Ein Teil der Schicht 8 mit einer Größe gleich dem Fenster 7 (Fi g. 8) wird mit einer Ätzmaske bedeckt und der nichtmaskierte Teil des
ίο Siliziumkörpers wird über eine Tiefe von etwa Ιμιπ weggeätzt, wobei die Struktur nach F i g. 7 erhalten wird. Dann wird durch Erhitzung in einer oxidierenden Atmosphäre die versenkte Oxidschicht 30 mit einer Gesamtdicke von etwa 2 μιη erhalten,deren Oberfläche praktisch mit der Siliziumoberfläche 4 zusammenfällt, die von der Maskierungsschicht 33 vor Oxidation geschützt wird. Nach Entfernung der Schicht 33 ist die Struktur nach F i g. 8 erhalten. Für alle Details in bezug auf die Erzeugung einer versenkten Oxidschicht durch
selektive Oxidation und die Ätzung von Oxid- und Nitridschichten sei verwiesen auf »Philips Research Reports« 25 (1970), S. 118—132; darin kann alle vom Fachmann verlangte Information gefunden werden.
Anschließend wird auf gleiche Weise wie im
2s vorhergehenden Beispiel eine Siliziumschicht 8 auf der Oberfläche niedergeschlagen, z. B. derart, daß der nicht auf der Isoliersicht 30 innerhalb des Fensters 7 liegende Teil der Schicht 8 einkristallin anwächst, während der auf dem Oxid 30 liegende Teil polykristallin ist Die Siliziumschicht 8 wird dann wenigstens innerhalb des Fensters in der Oxidschicht 30 und auf einem Teil der Oxidschicht mit z. B. Bor dotiert, bis eine hohe P+-Leitfähigkeit erzielt ist. In dem Querschnitt nach F i g. 9 ist die ganze Schicht 8 P+-leitend gemacht. Mit der Schicht 8 als Quelle wird bei hoher Temperatur (z. B. etwa 1050° C) Bor in das Gebiet 2 zur Bildung der P-Ieitenden Basiszone 10 eindiffundiert, wonach eine Photoresistmaske M 2 angeordnet wird, die sich über einen Teil des Fensters 7 erstreckt (siehe F i g. 9). Durch Implantation von Phosphorionen, wobei die Maske Af 2 gegen diese Implantation maskiert, wird der nichtmaskierte Teil 8/4 der Siliziumschicht 8 in hochdotiertes N-Ieitendes Silizium umgewandelt, wobei dieser Teil SA an den maskierten P+-leitenden Teil 8ß der Siliziumschicht 8 grenzt Bei erhöhter Temperatur wird dann (nach Entfernung der Maske M2) ein Teil der Phosphoratome aus dem Teil 8Λ der Siliziumschicht 8 in die P-leitende Zone 10 zur Bildung der Emitterzone 9 eindiffundiert (siehe F i g. 10). Nach der Erzeugung einer
so Elektrodenschicht 12 und dem Wegätzen der undotierten Teile 8Cder Schicht 8 (siehe Fig. 1) ist dann die Transisiorstruktur nach Fig. 11 erhalten. Die Diffusionstemperaturen und -zeiten sowie die anderen Veränderlichen des Herstellungsverfahrens können vom Fachmann innerhalb weiter Grenzen geändert und den gewünschten Werten der Basisdicke, Emitterdicke usw. durch in der Halbleitertechnik allgemein übliche Verfahren angepaßt werden. Zum Erhalten eines niederohmigen Kontaktes kann erwünschtenfalls zwisehen der Elektrodenschicht 12 und dem N-leitenden Gebiet 2 eine hochdotierte N-Ieitende Schicht 34, z. B. eine diffundierte Schicht, erzeugt werden (siehe Fig. 11).
Eine Weiterbildung der Halbleiteranordnung nach
es der Erfindung und des Verfahrens zu deren Herstellung wird nun an Hand der F i g. 12 bis 14 beschrieben. Dabei ist F i g. 12 eine Draufsicht auf die Anordnung und zeigt Fig. 13 schematisch einen Querschnitt längs der Linie
XlIl-XlIl der Fig. 12. Diese Anordnung unterscheidet sich von der Anordnung nach F i g. 11 im wesentlichen darin, daß die aktive Zone 9 durch die Dotierung eines schmalen streifenförmigen Teiles SA der Siliziumschicht 8 gebildet wird. Dies hat den Vorteil, daß die Abmessungen der aktiven Zone 9 praktisch konstant sind, auch wenn der Streifen SA in bezug auf das Fenster 7 eine gewisse Verschiebung aufweist, wenigstens solange sich diese Zone mit ihrer ganzen Breite innerhalb des Fensters befindet. Infolgedessen weist die aktive Zone 9 die Form eines schmalen Streifens auf, die an der Oberfläche 4 innerhalb des Fensters 7 auf beiden Seiten von der aktiven Zone 10 begrenzt wird. Die Reproduzierbarkeit der Anordnung ist dadurch besonders gut. Fig. 14 veranschaulicht die Bildung der streifenförmigen Zone durch implantation von z. B. Phosphor- oder Arsenionen (Pfeile 35) über eine Photoresistmaske (M2) mit einem Spalt; die Dotierung kann erwünschtenfalls durch Diffusion stattfinden, wenn statt einer Photoresistmaske eine Maske aus z. B. Siliziumoxid oder Siliziumnitrid verwendet wird. Die übrigen Bearbeitungen können auf gleiche Weise wie bei den vorhergehenden Beispielen durchgeführt werden. Die Basis- und Emitterzonen können z. B. an den Kontaktstellen Q und Ci kontaktiert werden. Auch hier ist erwünschtenfalls eine doppelte Metallisierung, wie sie an Hand der F i g. 2 beschrieben ist, möglich.
Schließlich zeigen die Fig. 15,16 und 17 beispielsweise schematisch Querschnitte durch einige andere Ausführungsmöglichkeiten der Anordnung nach der Erfindung; daraus geht außerdem hervor, daß sich die Erfindung nicht auf Bipolartransistoren beschränkt. Fig. 15 zeigt eine Anordnung, bei der die N-leitende Zone 9 sich in dem einkristallinen Gebiet der Siliziumschicht 8 innerhalb des Fensters befindet, sich aber dort nicht durch die ganze Dicke der Schicht 8 hindurch erstreckt Innerhalb des Fensters befindet sich dann die P-Ieitende Basiszone 10, zwischen der η-leitenden Zone 9 und dem N-Ieitenden Gebiet 2, zum Teil in der Siliziumschicht 8 und zum anderen Teil unter der Oberfläche 4. Eine derartige Anordnung kann verhältnismäßig einfach hergestellt werden, dank der Tatsache, daß Dotierungsatome erheblich schneller in polykristallines als in einkristallines Material eindiffundieren. Dadurch kann, indem z. B., zunächst nur die obere Oberflächenschicht der Siliziumschicht 8 durch Implantation mit z. B. Phosphorionen dotiert und dann eine geeignete Erhitzung durchgeführt wird, der Phosphor zu gleicher Zeit durch die ganze Dicke des polykristallinen Siliziums auf der Oxidschicht 30 und nur über einen Teil der Dicke der einkristallinen Siliziumschicht 8 innerhalb des Fensters diffundiert werden.
F i g. 16 zeigt ein Beispiel des Falles, in dem in F i g. 15 die Zone 10 sich lediglich in der Schicht 8 befindet, und Fig. 17 zeigt eine Diode, deren P-Ieitendes Gebiet 10 sich in dem Körper unter der Oberfläche 4 erstreckt, wobei der N-leitende Teil 8Λ der Siliziumschicht als Anschlußleiter und Kontaktelektrode auf dem N-Ieiten-
iü den Gebiet 2 und der P-Ieitende Teil 8ß als Anschlußleiter und Kontaktelektrode auf der Zone 10 dienen. Die Zone 10 erstreckt sich dabei nur über einen Teil des Fensters 7 und wird nur teilweise durch den Rand des Fensters definiert. Die Zone 10 wird unter Umständen sogar gar nicht durch den Rand des Fensters 7 definiert, wie mit der gestrichelten Linie 10/4 in Fig. 17 angegeben ist. Die Siliziumschicht 8 kann in der Anordnung nach Fig. 17 auch innerhalb des Fensters 7 polykristallin sein.
Es ist einleuchtend, daß die Erfindung nicht auf die beschriebenen Beispiele beschränkt ist. So können z. B. die Leitungstypen in den Beispielen umgekehrt und können für die unterschiedlichen Dotierungen außer den genannten Verfahren alle anderen Dotierungsverfahren verwendet werden. So kann statt Ionenimplantation Diffusion, z. B. aus der Gasphase oder aus dotiertem Oxid oder Glas, angewendet werden, oder umgekehrt. Die genannten Dotierungsatome oder -ionen können durch andere ersetzt werden. Das Gebiet 2 kann als epitaktische Schicht auf einem beliebigen Substrat erzeugt werden. So kann z. B. in F i g. 2 das Substrat 3 statt N-leitend auch P-Ieitend, somit in bezug auf die Schicht 2 entgegengesetzt dotiert sein. In diesem Falle soll das Gebiet 2 natürlich an der Oberfläche 4 anderswo auf der Scheibe über eine öffnung irgendwo in dem Teil SC der Schicht 8 kontaktiert werden. Auch kann das Substrat aus z. B. Saphir bestehen, auf dem die Schicht 2 epitaktisch angewachsen ist. Weiter kann die Halbleiteranordnung statt eines einzigen Fensters mehrere Fenster in der Isolierschicht (5, 30) enthalten. Die beschriebenen Anordnungen können alle in Verbindung mit anderen Halbleiterbauelementen in einer (gegebenenfalls monolitischen) integrierten Schaltung verwendet werden.
Schließlich sei noch bemerkt, daß der Ausdruck »polykristallines Silizium« hier in weitem Sinne zur Bezeichnung nicht-einkristallinen Siliziums aufzufassen ist und also auch z. B. amorphes Silizium einschließt.
Hierzu 5 Blatt Zeichnungen

Claims (21)

Patentansprüche:
1. Halbleiteranordnung, die mindestens ein Halbleiterschaltungselement enthält und einen Halbleiterkörper aus einkristallinem Silizium aufweist, ■ dessen eine Oberfläche mit einer elektrisch isolierenden Schicht mit mindestens einem Fenster und einer sich auf der Isolierschicht und auf der Siliziumoberfläche innerhalb des Fensters erstrekkenden Siliziumschicht versehen ist, die einen ersten ι ο Teil von einem ersten Leitungstyp und einen wenigstens innerhalb des Fensters daran grenzenden zweiten Teil vom zweiten Leitungstyp enthält, dadurch gekennzeichnet, daß der erste Teil (SA) der Siliziumschicht (8) innerhalb des ι ·3 Fensters (7) die Elektrode und außerhalb des Fensters (7) auf der Isolierschicht (5, 30) den «mschlußleiter einer ersten aktiven Zone (9) vom ersten Leitungstyp bildet, und daß der zweite Teil (SB)der Siliziumschicht (8) innerhalb des Fensters (7) :m die Elektrode und außerhalb des Fensters (7) auf der Isolierschicht (5; 30) den Anschlußleiter einer zweiten aktiven Zone (10) vom zweiten Leitungstyp des Halbleiterschaltungselements bildet
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Siliziumschicht (8) völlig aus polykristallinem Material besteht.
3. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Siiiziumschicht (8) innerhalb des Fensters (7) aus epitaktisch auf der Oberfläche «ι (4) des Halbleiterkörpers angewachsenem einkristallinem Material und außerhalb des Fensters aus polykristallinem Material besteht.
4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die zweite v> aktive Zone (10) eine innerhalb des Fensters (7) an die genannte Oberfläche (4) grenzende Zone des Siliziumkörpers ist, die mit dem angrenzenden Teil (2) des Halbleiterkörpers einen PN-Übergang (11) bildet. JO
5. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß die zweite aktive Zone (10) praktisch an den Rand des Fensters (7) grenzt.
6. Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet, daß die zweite aktive Zone (10) völlig durch das Fenster (7) definiert wird.
7. Halbleiteranordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die erste (9) und die zweite Zone (10) miteinander einen PN-Übergang bilden, von dem ein Teil (31) sich in dem Halbleiterkörper und ein Teil (32) sich in der Siliziumschicht (8) erstreckt, wobei diese Teile an der genannten Oberfläche (4) ineinander übergehen (Fig. 11).
8. Halbleiteranordnung nach einem der Ansprüehe I bis 7, dadurch gekennzeichnet, daß die zweite aktive Zone (10) sich zwischen der ersten aktiven Zone (9) und dem angrenzenden Teil des Halbleiterkörpers befindet.
9. Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet, daß die erste (9) und die zweite aktive Zone (10) mit dem unterliegenden Teil (2) des Halbleiterkörpers die drei aktiven Zonen eines Bipolartransistors bilden.
10. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, daß eine aktive Zone (9) durch den innerhalb des Fensters liegenden einkristallinen Teil des Teiles der Siliziumschicht (8) gebildet wird, der den Leitungstyp dieser aktiven Zone aufweist.
11. Halbleiteranordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die erste aktive Zone (9) die Form eines schmalen Streifens aufweist, der an der genannten Oberfläche (4) innerhalb des Fensters (7) auf beiden Seiten von der ersten aktiven Zone begrenzt wird.
12. Halbleiteranordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die Isolierschicht eine durch selektive Oxidation erhaltene wenigstens teilweise in den Siliziumkörper (2) versenkte Siliziumoxidschicht (30) ist.
13. Halbleiteranordnung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß sich die Siliziumschicht (8) über praktisch die ganze Oberfläche des Halbleiterkörpers erstreckt und dotierte Teile (SA, SB) vom ersten und vom zweiten Leitungstyp enthält, während der übrige Teil (SC) der Siliziumschicht einen derart hohen spezifischen Widerstand aufweist daß er in bezug auf die dotierten Teile (8Λ SB) praktisch elektrisch isolierend ist (F i g. 1).
14. Halbleiteranordnung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet daß die Isolierschicht (5; 30) nur ein einziges Fenster (7) enthält
15. Verfahren zur Herstellung einer Halbleiteranoi dnung nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet daß ein Siliziumkörper (2) an der Oberfläche (4) mit einer elektrisch isolierenden Schicht (5; 30) versehen wird, daß in dieser Isolierschicht mindestens ein Fenster (7) gebildet wird, daß auf der Isolierschicht (5; 30) und auf der Siliziumoberfläche (4) innerhalb des Fensters (7) aus der Gasphase eine Siliziumschicht (8) niedergeschlagen wird, daß durch einen ersten Dotierungsvorgang wenigstens ein sich bis innerhalb des Fensters erstreckender erster Teil (SB) der Siliziumschicht einen ersten Leitungstyp erhält, daß dann ein sich innerhalb eines Teiles des Fensters und auf der Isolierschicht außerhalb des Fensters erstreckender Teil der Siiiziumschicht maskiert wird, und daß danach der nichtmaskierte, teilweise innerhalb des Fensters und teilweise auf der Isolierschicht außerhalb des Fensters liegende weitere Teil der Siiiziumschicht (SA) durch einen zweiten Dotierungsvorgang in den zweiten entgegengesetzten Leitungstyp umgewandelt wird, wobei der dotierte Teil (SB) der Siiiziumschicht vom ersten Leitungstyp innerhalb des Fensters eine an die genannte Oberfläche grenzende Zone (10) vom ersten Leitungstyp kontaktiert (F i g. 3—6).
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die Siiiziumschicht (8) unter derartigen Wachstumsbedingungen erzeugt wird, daß sie innerhalb des Fensters epitaktisch als eine einkristalline Schicht anwächst.
17. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß der erste Dotierungsvorgang während des Anwachsens der Siiiziumschicht (8) durchgeführt wird.
18. Verfahren nach einem der Ansprüche 15, 16 oder 17, dadurch gekennzeichnet, daß wenigstens der zweite Dotierungsvorgang durch Ionenimplantation erfolgt.
19. Verfahren nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, daß die genannte Zone (10)
vom ersten Leitungstyp vor dem zweiten Dotierungsvorgang durch Diffusion aus der Siliziumschicht (8) gebildet wird (F i g. 9).
20. Verfahren nach einem der Ansprüche 15 bis i8, dadurch gekennzeichnet, daß, bevor die Silizium- ~> schicht erzeugt wird, die genannte Zone (10) vom ersten Leitungstyp in dem Siliziumkörper durch einen Dotierungsvorgang unter Verwendung der Isolierschicht (5) als Maske gebildet wird (F i g. 4).
21. Verfahren nach einem der Ansprüche 15 bis 20, dadurch gekennzeichnet, daß, bevor der erste Dotierungsvorgang durchgeführt wird, die Siliziumschicht mit Ausnahme des genannten ersten Teiles (SB) gegen diese Dotierung maskiert wird, und daß die undotiert gebliebenen Teile (SC) der Siliziumschicht mit hohem spezifischem Widerstand in der erhaltenen Anordnung vorhanden bleiben (F i g. 5a, 6a).
DE2749607A 1976-11-19 1977-11-05 Halbleiteranordnung und Verfahren zu deren Herstellung Expired DE2749607C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7612883A NL7612883A (nl) 1976-11-19 1976-11-19 Halfgeleiderinrichting, en werkwijze ter ver- vaardiging daarvan.

Publications (3)

Publication Number Publication Date
DE2749607A1 DE2749607A1 (de) 1978-05-24
DE2749607B2 DE2749607B2 (de) 1981-06-11
DE2749607C3 true DE2749607C3 (de) 1982-02-11

Family

ID=19827254

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2749607A Expired DE2749607C3 (de) 1976-11-19 1977-11-05 Halbleiteranordnung und Verfahren zu deren Herstellung

Country Status (7)

Country Link
US (2) US4161745A (de)
JP (1) JPS5937867B2 (de)
CA (1) CA1093702A (de)
DE (1) DE2749607C3 (de)
FR (1) FR2371779A1 (de)
GB (1) GB1589938A (de)
NL (1) NL7612883A (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL190710C (nl) * 1978-02-10 1994-07-01 Nec Corp Geintegreerde halfgeleiderketen.
NL7806989A (nl) * 1978-06-29 1980-01-03 Philips Nv Geintegreerde schakeling.
NL7900280A (nl) * 1979-01-15 1980-07-17 Philips Nv Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
JPS55134962A (en) * 1979-04-09 1980-10-21 Toshiba Corp Semiconductor device
GB2050694B (en) * 1979-05-07 1983-09-28 Nippon Telegraph & Telephone Electrode structure for a semiconductor device
US4785341A (en) * 1979-06-29 1988-11-15 International Business Machines Corporation Interconnection of opposite conductivity type semiconductor regions
DE2945854A1 (de) * 1979-11-13 1981-05-21 Deutsche Itt Industries Gmbh, 7800 Freiburg Ionenimplantationsverfahren
DE3064143D1 (en) * 1979-12-03 1983-08-18 Ibm Process for producing a vertical pnp transistor and transistor so produced
DE3174500D1 (en) * 1980-05-20 1986-06-05 Toshiba Kk Semiconductor device
JPS5721838A (en) * 1980-07-15 1982-02-04 Toshiba Corp Semiconductor device
JPS5737870A (en) * 1980-08-20 1982-03-02 Toshiba Corp Semiconductor device
GB2086135B (en) * 1980-09-30 1985-08-21 Nippon Telegraph & Telephone Electrode and semiconductor device provided with the electrode
US4518981A (en) * 1981-11-12 1985-05-21 Advanced Micro Devices, Inc. Merged platinum silicide fuse and Schottky diode and method of manufacture thereof
NL8105920A (nl) * 1981-12-31 1983-07-18 Philips Nv Halfgeleiderinrichting en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
DE3245457A1 (de) * 1982-12-08 1984-06-14 Siemens AG, 1000 Berlin und 8000 München Halbleiterelement mit kontaktloch
NL8303179A (nl) * 1983-09-15 1985-04-01 Philips Nv Halfgeleiderinrichting.
US5298786A (en) * 1990-12-06 1994-03-29 International Business Machines Corp. SOI lateral bipolar transistor with edge-strapped base contact and method of fabricating same
US6326281B1 (en) * 1998-09-23 2001-12-04 Texas Instruments Incorporated Integrated circuit isolation
US6743697B2 (en) * 2000-06-30 2004-06-01 Intel Corporation Thin silicon circuits and method for making the same
US6406981B1 (en) * 2000-06-30 2002-06-18 Intel Corporation Method for the manufacture of semiconductor devices and circuits
EP3066683B1 (de) * 2013-11-07 2019-04-24 NXP USA, Inc. Bonddrahtanordnung mit einstellbaren verlusten

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3212162A (en) * 1962-01-05 1965-10-19 Fairchild Camera Instr Co Fabricating semiconductor devices
US3825997A (en) * 1969-10-02 1974-07-30 Sony Corp Method for making semiconductor device
US3600651A (en) * 1969-12-08 1971-08-17 Fairchild Camera Instr Co Bipolar and field-effect transistor using polycrystalline epitaxial deposited silicon
US3764413A (en) * 1970-11-25 1973-10-09 Nippon Electric Co Method of producing insulated gate field effect transistors
GB1342627A (en) * 1971-03-18 1974-01-03 Ferranti Ltd Semiconductor devices
CA969290A (en) * 1971-10-20 1975-06-10 Alfred C. Ipri Fabrication of semiconductor devices incorporating polycrystalline silicon
US3758830A (en) * 1972-04-10 1973-09-11 Hewlett Packard Co Transducer formed in peripherally supported thin semiconductor web
GB1399163A (en) * 1972-11-08 1975-06-25 Ferranti Ltd Methods of manufacturing semiconductor devices
US3837071A (en) * 1973-01-16 1974-09-24 Rca Corp Method of simultaneously making a sigfet and a mosfet
DE2335333B1 (de) * 1973-07-11 1975-01-16 Siemens Ag Verfahren zur Herstellung von einer Anordnung mit Feldeffekttransistoren in Komplementaer-MOS-Technik
US3902188A (en) * 1973-08-15 1975-08-26 Rca Corp High frequency transistor
JPS50137478A (de) * 1974-04-18 1975-10-31
GB1501114A (en) * 1974-04-25 1978-02-15 Rca Corp Method of making a semiconductor device
US3959025A (en) * 1974-05-01 1976-05-25 Rca Corporation Method of making an insulated gate field effect transistor
US4074304A (en) * 1974-10-04 1978-02-14 Nippon Electric Company, Ltd. Semiconductor device having a miniature junction area and process for fabricating same
JPS6041458B2 (ja) * 1975-04-21 1985-09-17 ソニー株式会社 半導体装置の製造方法
JPS51128268A (en) * 1975-04-30 1976-11-09 Sony Corp Semiconductor unit
JPS52119874A (en) * 1976-04-02 1977-10-07 Hitachi Ltd Semi-conductor device

Also Published As

Publication number Publication date
GB1589938A (en) 1981-05-20
DE2749607A1 (de) 1978-05-24
FR2371779A1 (fr) 1978-06-16
US4283837A (en) 1981-08-18
JPS5364486A (en) 1978-06-08
DE2749607B2 (de) 1981-06-11
NL7612883A (nl) 1978-05-23
CA1093702A (en) 1981-01-13
FR2371779B1 (de) 1984-01-13
JPS5937867B2 (ja) 1984-09-12
US4161745A (en) 1979-07-17

Similar Documents

Publication Publication Date Title
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2841467C2 (de) Programmierbarer Festwertspeicher
DE2745857C2 (de)
DE1294557C2 (de) Integrierte komplementaere transistoranordnung und verfahren zu ihrer herstellung
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE3245064C2 (de)
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE3202608C2 (de)
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2335799A1 (de) Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2926334C2 (de)
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE2556668A1 (de) Halbleiter-speichervorrichtung
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE3123610A1 (de) "selbstausrichtendes mos-herstellungsverfahren"
DE2800363C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3119137A1 (de) Halbleiter und verfahren zu deren herstellung
DE2525529A1 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu deren herstellung
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE3015101C2 (de)
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE2627922A1 (de) Halbleiterbauteil

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee