DE3202608C2 - - Google Patents

Info

Publication number
DE3202608C2
DE3202608C2 DE3202608A DE3202608A DE3202608C2 DE 3202608 C2 DE3202608 C2 DE 3202608C2 DE 3202608 A DE3202608 A DE 3202608A DE 3202608 A DE3202608 A DE 3202608A DE 3202608 C2 DE3202608 C2 DE 3202608C2
Authority
DE
Germany
Prior art keywords
layer
opening
insulating layer
doped
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3202608A
Other languages
English (en)
Other versions
DE3202608A1 (de
Inventor
Atsuhiko Menjo
Shinji Yokohama Jp Saitoh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1276881A external-priority patent/JPS57128077A/ja
Priority claimed from JP1274281A external-priority patent/JPS57128076A/ja
Priority claimed from JP1276981A external-priority patent/JPS57128078A/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3202608A1 publication Critical patent/DE3202608A1/de
Application granted granted Critical
Publication of DE3202608C2 publication Critical patent/DE3202608C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren nach dem Oberbe­ griff des Anspruchs 1.
Ein solches Verfahren ist z. B. aus der US-PS 36 76 230 bereits bekannt. Bei Schottky-Sperrschichtdioden sind die Durchlaßspannung sowie die parasitäre Kapazität im Vergleich zur gewöhnlichen p-n-Übergangsdiode niedrig, weshalb erstere verbreitet Anwendung bei integrierten Schaltkreisen (ICs) und großintegrierten Schaltkreisen (LSIs) findet. Da jedoch die Randkante der Grenzfläche zwischen dem Metall und dem Halbleiter welche die Schottky-Sperrschicht bilden, normalerweise an eine Isolierschicht (meist eine Oxidschicht) an­ grenzt, kann bei Anlegung einer Gegen- oder Rückwärts­ spannung möglicherweise eine elektrische Feldkonzentra­ tion an dem der Oxidschicht benachbarten Ende auftreten, oder es können Ladungen in die Oxidschicht injiziert werden. Infolgedessen entsteht in einer Oberflächenzone des Halbleiters eine Inversionsschicht, wobei die Durchbruchspannung außerordentlich stark herabgesetzt wird.
Zur Vermeidung dieses Nachteils ist es üblich, einen an die Oxidschicht angrenzenden Oberflächenbereich des Halb­ leitersubstrats bzw. -trägers mit einem Fremdatom des dem Leitungstyp des Substrats entgegengesetzten Leitungs­ typs zu dotieren und dabei eine Schutzringzone auszubilden. Mit der Anordnung dieser Schutzringzone können die Probleme bezüglich der Konzentration eines elektrischen Felds und der Ladungsinjektion in die genannte Oxidschicht gelöst werden. Eine mit einer derartigen Schutzringzone versehene Schottky- Sperrschichtdiode wird üblicherweise auf die in Fig. 1 dar­ gestellte Weise hergestellt. Dabei wird auf der Oberfläche eines Halbleitersubstrats bzw. -trägers 1 beispielsweise des n-Leitungstyps durch thermische Oxidation eine Oxidschicht 2 geformt, die dann zur Ausbildung einer die Oberfläche des Substrats 1 zum Teil freilegenden Öffnung 3 photogeätzt wird. Danach wird der freigelegte Oberflächenbereich des Substrats längs der die Öffnung 3 festlegenden Flanke der Oxidschicht 2 zur Ausbildung einer Schutzringzone 4 mit einem p-Typ- Fremdatom dotiert. Hierauf wird auf den innerhalb der Öffnung 3 befindlichen Halbleitersubstrat-Oberflächenteil selektiv eine Metallschicht aufgedampft, die anschließend durch Wärmebehandlung in eine Silicidschicht 5 umgewandelt wird. Schließlich wird zur Fertigstellung der Schottky-Sperr­ schichtdiode eine Aluminium-Leiterschicht 6 vorgesehen.
Bei diesem bekannten Verfahren ist jedoch eine Masken­ ausrichtung für das Dotieren mit dem p-Fremdatom bei der Ausbildung der Schutzringzone 4 erforderlich. Dies bedeutet, daß bezüglich der Anordnung der Öffnung 3 in der Oxidschicht ein zusätzlicher Toleranzbereich bzw. Spiel­ raum vorgesehen werden muß, so daß sich die Oberfläche der Schottky-Sperrschichtzone vergrößert und damit die Integrationsdichte verringert wird.
Aus der eingangs bereits erwähnten US-PS 36 76 230 ist ein Verfahren zur Herstellung von PN-Übergängen ent­ nehmbar, bei dem eine sogen. "überhängende Struktur" gebildet und in dieser eine Diffusionsquelle unterge­ bracht wird, die auf die folgende Weise erzeugt wird: Zunächst wird eine dotierte Oxidschicht auf der Ober­ fläche eines Halbleitersubstrats innerhalb einer Öff­ nung in einer Siliziumdioxidschicht und einer Silizium­ nitridschicht gebildet, d. h. es wird keine konti­ nuierlich dotierte Halbleiterschicht über einer Iso­ lierschicht vorgesehen. Sodann wird ein flüssiges Ätz­ mittel eingesetzt: da es für ein solches schwieriger ist, das innerhalb unterschnittener Bereiche vorge­ sehene dotierte Oxid zu erreichen, bleiben nach dem isotropen Ätzen Teile des dotierten Oxids in diesen unterschnittenen Bereichen zurück.
Weiterhin ist in der US-PS 39 07 617 ein Verfahren zur Herstellung einer Hochspannungs-Schottky-Sperr­ schichtvorrichtung erläutert, bei dem aus einer Siliziumdioxidschicht, die mit Fremdatomen eines zu einem Halbleitersubstrat entgegengesetzten Leit­ fähigkeitstyps dotiert ist, eine Diffusion vorge­ nommen wird, um einen Schutzring zu bilden.
Durch die DE-OS 27 34 072 ist weiterhin ein Verfahren zur Herstellung einer Schottky-Sperrschichtdiode be­ kannt, bei dem auf der Oberfläche eines Halbleitersub­ strats eines ersten Leitungstyps eine Isolierschicht ausgebildet wird, in der Isolierschicht in der teil­ weisen Freilegung der Oberfläche des Substrats eine Öffnung geformt wird, eine Schutzringzone im Halbleiter­ substrat durch Dotierung mit Fremdatomen eines zweiten, dem ersten Leitungstyp entgegengesetzten Leitungstyps erzeugt wird und eine Metallschicht auf dem Halbleiter­ substrat ausgebildet wird, zwischen denen eine Schottky- Sperrschicht gebildet wird. Dabei wird in einer ersten Isolierschicht zunächst eine ringförmige Öffnung er­ zeugt, durch die ein Dotierungsmittel zur Bildung der Schutzringzone in das Halbleitersubstrat eingebracht wird. Es wird dann auf dem gesamten Substrat eine weitere Isolierschicht hergestellt, in die eine Öffnung geätzt wird, die durch den mittleren Kreisumfang der Schutzring­ zone begrenzt wird. Anschließend wird eine Metallschicht aufgedampft, die mit der freigelegten Substratoberfläche den Sperrschichtkontakt bildet. Auch dieses Verfahren weist die Nachteile des anhand der Fig. 1 geschilderten Verfahrens auf. Hier ist die Maskenausrichtung ledig­ lich umgekehrt. Diese erfolgt nicht für die Schutzring­ zone, sondern in bezug auf die Schutzringzone für die innerhalb dieser freizulegende Substratoberfläche.
Der Erfindung liegt damit die Aufgabe zugrunde, ein Ver­ fahren zur Herstellung einer Schottky-Sperrschichtdiode mit einer Schutzringzone hoher Integrationsdichte zu schaffen, bei dem hierbei für die Ausbildung der Schutzringzone bzw. für den innerhalb dieser liegenden Bereich keinerlei Maskenausrichtung nötig sein soll.
Diese Aufgabe wird bei einem Verfahren zur Herstellung einer Schottky-Sperrschichtdiode nach dem Oberbegriff des Anspruchs 1 durch die in dessen kennzeichnenden Teil genannten Merkmale gelöst.
Die Schutzringzone wird in der Weise ausge­ bildet, daß als Diffusionsquelle ein ringförmiger Be­ reich benutzt wird, der durch einen gegenüber dem der Isolierschicht unterschiedlichen Ätzgrad der fremdatom­ dotierten, über der Isolierschicht einschließlich der ersten Öffnung befindlichen Halbleiterschicht erhalten wird. Dabei kann diese Diffusionsquelle ohne Notwendig­ keit für eine Maskenausrichtung gebildet werden, so daß auch die Schutzringzone ohne die Notwendigkeit einer Masken­ ausrichtung, sondern vielmehr als selbstausrichtende Zone entsteht. Die Schottky-Sperrschichtdiode läßt sich mithin mit hoher Integrationsdichte herstellen.
Der Ausdruck "unterschiedlicher Ätzgrad" bedeutet hier eine Schicht mit einem Ätzgrad (Ätzbarkeit), der vom Ätzgrad einer diese Schicht tragenden Schicht (d. h. der Isolierschicht oder der dotierten Halbleiter­ schicht) unter denselben Ätzbedingungen um das Drei- bis Zehnfache verschieden ist.
Im folgenden sind bevorzugte Ausführungsbeispiele der Erfindung anhand der Zeichnung näher er­ läutert. Es zeigt
Fig. 1 eine Schnittansicht einer bekannten Schottky- Sperrschichtdiode,
Fig. 2A bis 2E Schnittansichten aufeinanderfolgender Schritte bei der Her­ stellung einer Schottky-Sperrschichtdiode nach einem Verfahren gemäß einem ersten Aus­ führungsbeispiel der Erfindung,
Fig. 3A bis 3C Schnittansichten auf­ einanderfolgender Schritte bei einem Verfahren zur Herstellung einer Schottky-Sperrschicht­ diode gemäß einem anderen Ausführungsbeispiel der Erfindung und
Fig. 4A bis 4D Schnittansichten zur Darstellung auf­ einanderfolgender Schritte bei einem Verfahren zur Herstellung einer Schottky-Sperrschichtdiode gemäß einem weiteren Ausführungsbeispiel der Erfindung.
Fig. 1 ist eingangs bereits erläutert worden. In den Fig. 2 bis 4 sind einander entsprechende Teile oder Abschnitte mit jeweils gleichen Bezugsziffern bezeichnet.
Gemäß Fig. 2A wird auf der Hauptfläche eines Halbleiter­ substrats eines ersten Leitungstyps, z. B. eines n-Typ- Siliziumsubstrats 11 eine Isolierschicht 12 einer Dicke von 0,1-0,3 µm ausgebildet. Die Isolierschicht 12 kann aus durch thermische Oxidation des Substrats 11 gebildetem thermisch hergestelltem Siliziumoxid oder aus einer nach dem chemischen Aufdampf- bzw. CVD-Verfahren hergestellten Siliziumdioxidschicht bestehen. Sodann wird eine Schicht 13, die eine selektive Ätztendenz gegenüber der Isolier­ schicht 12 besitzt, auf letzterer mit einer kleineren Dicke als diese, z. B. mit einer Dicke von 0,05-0,1 µm, geformt.
Hierauf wird gemäß Fig. 2B nach einem üblichen Photoätzver­ fahren eine Öffnung 14 in einem vorgegebenen Bereich der Schicht 13, z. B. einer Siliziumnitridschicht, ausgebildet. Unter Heranziehung der zurückbleibenden Siliziumnitrid­ schicht 13 als Maske wird danach die Isolierschicht 12 durch die Öffnung 14 hindurch so geätzt, daß sie auch in Querrichtung geätzt wird und damit eine Öffnung 16 in der Isolierschicht 12 entsteht. Das Ätzen kann mittels eines flüssigen Ätzmittels, z. B. mit verdünntem HF, er­ folgen. Auf diese Weise entsteht ein Überhang 15 der Siliziumnitridschicht 13 über der Öffnung 16.
Anschließend wird nach einem üblichen Verfahren gemäß Fig. 2C eine durchgehende Schicht 17 aus mit p-Typ- Fremdatomen, z. B. Bor (in einer Konzentration von 1-1018 bis 1 × 1020 cm-3), dotiertem polykristallinen Silizium so ausgebildet, daß sie die Siliziumnitridschicht 13, einschließlich der Öffnung 16, bedeckt. Dabei lagert sich das dotierte polykristalline Silizium auch unter dem Überhang 15 ab. Die polykristalline Siliziumschicht 17 wird hierbei in der Weise gebildet, daß ihre Dicke auf der Siliziumnitridschicht 13 mindestens die Hälfte der Dicke der Isolierschicht 12 beträgt.
Sodann wird gemäß Fig. 2D die auf diese Weise ausge­ bildete polykristalline Siliziumschicht 17 in Richtung ihrer Dicke gleichmäßig bis zu einer ihrer Dicke auf der Isolierschicht 12 entsprechenden Tiefe geätzt, d. h. die Schicht 17 wird soweit geätzt, bis ihre auf der Siliziumnitrid­ schicht 13 auf der innerhalb der Öffnung 16 freigelegten Oberfläche des Substrats 11 befindlichen Bereiche abge­ tragen sind. Dieses Ätzen kann durch anisotropes Ätzen, wie reaktives Ionenätzen, Plasmaätzen, Ionenstrahl­ ätzen und Sprühätzen, oder durch Naßätzung unter Ver­ wendung eines flüssigen Ätzmittels erfolgen. Nach diesem Ätzvorgang bleibt die polykristalline Siliziumschicht 17 nur unter dem Überhang 15, d. h. nur auf der die Öffnung 16 festlegenden Flanke der Isolierschicht 12 zurück, so daß eine ringförmige Diffusionsquelle 17 a entsteht und gleichzeitig eine Öffnung 18 gebildet wird, in welcher das Siliziumsubstrat teilweise freigelegt ist.
Das Gebilde gemäß Fig. 2D wird hierauf einer Wärmebe­ handlung unterworfen, um eine Diffusion des p-Fremdatoms aus der Diffusionsquelle 17 a in das Siliziumsubstrat 11 unter Bildung einer p⁺-Typ-Schutzringzone 19 im Sub­ strat 11 herbeizuführen. Nach Abtragung der Siliziumnitrid­ schicht 13 wird auf die gesamte freigelegte Oberfläche der zurückbleibenden polykristallinen Siliziumschicht 17 a sowie die in der Öffnung 18 freigelegte Oberfläche des Siliziumsubstrats 11 ein Metall, z. B. Platin, aufgedampft und dann wärmebehandelt, um die Metallschicht gemäß Fig. 2E in eine Silicidschicht 20 umzuwandeln. Schließlich wird Aluminium in einem solchen Muster aufgedampft, daß eine mit der Silicidschicht 20 in Berührung (Kontakt) stehende Leiterschicht 21 ent­ steht. Hierbei erhält man die gewünschte Schottky- Sperrschichtdiode. Nach Ausbildung der Schutzringzone 19 kann vor Bildung der Silicidschicht die Diffusions­ quelle 17 a entfernt werden. Ebenso erhält man eine Schottky-Sperrschicht, indem man lediglich die Aluminium- Leiterschicht 21, nicht dagegen die Silicidschicht 20 erzeugt.
Die Fig. 3A bis 3C veranschaulichen ein anderes Aus­ führungsbeispiel der Erfindung, bei dem auf die in Ver­ bindung mit Fig. 2A beschriebene Weise eine Isolier­ schicht 12 auf einem n-Typ-Siliziumsubstrat 11 ausge­ bildet wird. Die Isolierschicht 12 wird dann zur Ausbildung einer Öffnung 16 gemäß Fig. 3A geätzt. An­ schließend wird eine dotierte polykristalline Silizium­ schicht 17′, ähnlich der in Verbindung mit Fig. 2C beschriebenen, unmittelbar auf der Isolierschicht 12 und in der Öffnung 16 vorgesehen.
Die dotierte Siliziumschicht 17′ wird danach in Richtung ihrer Dicke bis zu einer ihrer Dicke auf der Isolier­ schicht 12 entsprechenden Tiefe anisotrop geätzt, nämlich so weit, bis ihre auf der Isolierschicht 12 auf der in der Öffnung 16 freigelegten Oberfläche des Substrats 11 befindlichen Abschnitte abgetragen sind. Da die dotierte Siliziumschicht 17′ auf der die Öffnung 16 festlegenden Seitenwand bzw. Flanke der Isolierschicht 12 mit einer größeren Dicke als in den anderen Bereichen abgelagert worden ist, bleibt sie dem anisotropen Ätzen unter Bildung einer Diffusionsquelle 17 a′ nur auf der Flanke der Öffnung 16 zurück, während gleichzeitig in der Silizium­ schicht 17′ eine Öffnung 18 entsteht, in welcher das Substrat 11 innerhalb der Öffnung 16 freigelegt ist (Fig. 3B).
Anschließend werden auf die in Verbindung mit Fig. 2E beschriebene Weise eine Schutzringzone 19, eine Silicid­ schicht und eine Aluminium-Leiterschicht 21 ausgebildet, wobei die Schottky-Sperrschichtdiode gemäß Fig. 3C erhalten wird.
Die Fig. 4A bis 4D veranschaulichen ein weiteres Aus­ führungsbeispiel der Erfindung, bei dem nach der Aus­ bildung einer Oxidschicht 12 auf einem Substrat 11, einer Öffnung 16 in der Oxidschicht sowie einer dotierten Siliziumschicht 17′ in der in Verbindung mit Fig. 3A beschriebenen Weise eine Schicht 41 mit selektiver Ätztendenz gegenüber der dotierten Siliziumschicht 17′ auf letzterer ausgebildet wird (Fig. 4A). Die dotierte Siliziumschicht 17′ bildet eine der Öffnung 16 ent­ sprechende Vertiefung 42. Die Schicht 41 kann aus chemisch aufgedampftem Siliziumoxid, einem dotierten Glas, wie Phosphor-dotiertem Silikatglas (PSG), Arsen- dotiertem Silikatglas (AsSG) und Bor-dotiertem Silikat­ glas (BSG), oder Siliziumnitrid bestehen.
Die Schicht 41 wird sodann in Richtung ihrer Dicke bis zu einer Tiefe entsprechend ihrer Dicke auf der Isolier­ schicht 12 anisotrop geätzt. Die Schicht 41 bleibt dabei als Abschnitt 41 a nur auf der Seitenwand bzw. Flanke der Vertiefung 42 zurück (Fig. 4B).
Die dotierte Siliziumschicht 17′ wird schließlich unter Heranziehung der verbliebenen Schicht 41 a als Maske nach einem Naßätzverfahren geätzt. Dabei wird die dotierte Siliziumschicht 17′ bis auf einen unter der Maske 41 a bzw. auf der die Öffnung 16 festlegenden Flanke der Isolierschicht 12 befindlichen Abschnitt, der als Diffusionsquelle 17 a′′ dient, abgetragen, während gleichzeitig eine Öffnung 18 entsteht, in der das Substrat 11 innerhalb der Öffnung 16 teilweise freigelegt ist (Fig. 4C).
Anschließend werden die Maske entfernt und eine Schutz­ ringzone 19, eine Silicidschicht 20 sowie eine Leiter­ schicht 21 in der in Verbindung mit Fig. 2E beschriebenen Weise ausgebildet, wodurch eine in Fig. 4D dargestellte Schottky-Sperrschichtdiode erhalten wird.
Obgleich die Erfindung vorstehend in bevorzugten Ausführungsbeispielen beschrieben ist, ist sie keines­ wegs darauf beschränkt. Beispielsweise kann das Sub­ strat aus einer Halbleiterverbindung der Gruppe III-V des Periodensystems, für die Galliumarsenid repräsentativ ist, bestehen. In diesem Fall kann ein Element der Gruppe II, wie Zink, Kadmium oder Beryllium, als p-Typ-Fremdatom dienen. Weiterhin kann die dotierte Schicht auch aus amorphem Silizium oder monokristallinem Silizium geformt werden.

Claims (7)

1. Verfahren zur Herstellung einer Halbleitersperrschicht, bei dem
  • a) auf der Oberfläche eines Halbleitersubstrats (11) eines ersten Leitungstyps eine Isolierschicht (12) ausgebildet wird,
  • b) in der Isolierschicht (12) zur teilweisen Freile­ gung der Oberfläche des Halbleitersubstrats (11) eine erste Öffnung (16) geformt wird,
  • c) eine durchgehende Schicht (17, 17′), die mit Fremd­ atomen des zweiten Leitungstyps dotiert ist, auf der Isolierschicht (12, 13) und auf der in der ersten Öffnung (16) freigelegten Halbleitersu­ strat-Oberfläche ausgebildet wird,
  • d) die dotierte Schicht (17, 17′) in Richtung ihrer Dicke geätzt wird, bis ihre auf der Isolierschicht (12, 13) und auf der freigelegten Halbleitersub­ strat-Oberfläche befindlichen Bereiche abgetragen sind, wobei auf der Seitenwand bzw. Flanke der Isolierschicht (12, 13), welche die erste Öffnung (16) festlegt, ein Abschnitt (17 a, 17′ a, 17′′ a) der dotierten Schicht (17, 17′) als Diffusionsquelle zurückbleibt und außerdem eine zweite Öffnung (18) entsteht, in welcher die Oberfläche des Halbleiter­ substrats (11) innerhalb der ersten Öffnung (16) teilweise freigelegt ist, und
  • e) eine Diffusion der Fremdatome des zweiten Leitungs­ typs aus der Diffusionsquelle in das Halbleiter­ substrat (11) zwecks Ausbildung einer Schutzring­ zone (19) in letzterem herbeigeführt wird, wobei die Schutzringzone (19) im Halbleitersubstrat (11) durch Dotierung mit Fremdatomen eines zweiten, dem ersten Leitungstyp entgegengesetzten Leitungs­ typs erzeugt wird,
dadurch gekennzeichnet, daß zur Herstellung einer Schottky-Sperrschichtdiode
  • f) als Schicht (17, 17′) eine Halbleiterschicht aus­ gebildet wird, die zur Bildung des Abschnitts (17 a, 17′ a, 17′′ a) anisotrop geätzt wird, und
  • g) eine mit dem Halbleitersubstrat (11) eine Schottky- Sperrschicht bildende Metallschicht (20) innerhalb der zweiten Öffnung (18) ausgebildet wird.
2. Verfahren nach Anspruch 1, bei dem
  • b1) auf der Isolierschicht (12) eine Schicht (13) mit einem gegenüber der Isolierschicht (12) unter­ schiedlichen Ätzgrad ausgebildet wird,
  • b2) in dieser Schicht (13) eine Öffnung (14) vorge­ sehen wird,
  • b3) die Isolierschicht (12) unter Herstellung der ersten Öffnung (16) in ihr durch die in der ge­ nannten Schicht (13) vorgesehene Öffnung (14) hindurch isotrop geätzt wird, so daß die erste Öffnung (16) teilweise mit dem letztere umgebenden und einen Überhang bildenden Abschnitt der ge­ nannten Schicht (13) abgedeckt ist,
  • c1) sodann die dotierte Halbleiterschicht (17) ausge­ bildet und
  • d1) zur Bildung der Diffusionsquelle (17 a) unter dem Überhang sowie zur Herstellung der zweiten Öffnung (18) geätzt wird,
dadurch gekennzeichnet,
  • h) daß die genannte Schicht (13) vor der Ausbildung der Metallschicht (20) zur Freilegung der Isolier­ schicht (12) abgetragen wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet,
  • c2) daß die dotierte Halbleiterschicht (17) so ausge­ bildet wird, daß die Dicke ihres auf der genann­ ten Schicht (13) befindlichen Abschnitts oder Bereichs mindestens die Hälfte der Dicke der Isolierschicht (12) besitzt.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
  • c3) daß die dotierte Halbleiterschicht (17′) unmittel­ bar auf der Isolierschicht (12) und in der ersten Öffnung (16) so ausgebildet wird,
  • c4) daß sie eine der ersten Öffnung (16) entsprechende Vertiefung bildet,
  • i) daß auf der dotierten Halbleiterschicht (17′) eine Schicht (41) mit gegenüber der dotierten Halbleiterschicht (17) unterschiedlichem Ätzgrad vorgesehen wird,
  • k) daß die genannte Schicht (41) derart geätzt wird, daß ein Teil (41 a) davon auf der Seitenwand bzw. Flanke der Vertiefung zurückbleibt,
  • d2) daß die dotierte Halbleiterschicht (17′) unter Heranziehung des verbliebenen Teils (41 a) der ge­ nannten Schicht (41) als Maske geätzt wird, um die Diffusionsquelle (17′′ a) zu bilden und die zwei­ te Öffnung (18) herzustellen, und
  • l) daß der verbliebene Teil (41 a) der genannten Schicht (41) vor der Ausbildung der Metallschicht (20) entfernt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet,
  • i1) daß die genannte Schicht (41) aus dotiertem Glas, aus aufgedampftem Siliziumoxid oder Silizium­ nitrid geformt wird.
DE19823202608 1981-01-30 1982-01-27 Verfahren zur herstellung einer schottky-sperrschichtdiode und danach hergestellte sperrschichtdiode Granted DE3202608A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1276881A JPS57128077A (en) 1981-01-30 1981-01-30 Semiconductor device and manufacture thereof
JP1274281A JPS57128076A (en) 1981-01-30 1981-01-30 Manufacture of schottky barrier diode
JP1276981A JPS57128078A (en) 1981-01-30 1981-01-30 Manufacture of schottky barrier diode

Publications (2)

Publication Number Publication Date
DE3202608A1 DE3202608A1 (de) 1982-08-12
DE3202608C2 true DE3202608C2 (de) 1988-12-29

Family

ID=27279971

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823202608 Granted DE3202608A1 (de) 1981-01-30 1982-01-27 Verfahren zur herstellung einer schottky-sperrschichtdiode und danach hergestellte sperrschichtdiode

Country Status (2)

Country Link
US (1) US4414737A (de)
DE (1) DE3202608A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19616605A1 (de) * 1996-04-25 1997-10-30 Siemens Ag Schottkydiodenanordnung und Verfahren zur Herstellung

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4691435A (en) * 1981-05-13 1987-09-08 International Business Machines Corporation Method for making Schottky diode having limited area self-aligned guard ring
JPS5950567A (ja) * 1982-09-16 1984-03-23 Hitachi Ltd 電界効果トランジスタの製造方法
US4589196A (en) * 1984-10-11 1986-05-20 Texas Instruments Incorporated Contacts for VLSI devices using direct-reacted silicide
US4632713A (en) * 1985-07-31 1986-12-30 Texas Instruments Incorporated Process of making Schottky barrier devices formed by diffusion before contacting
JPS6362272A (ja) * 1986-09-02 1988-03-18 Seiko Instr & Electronics Ltd 半導体装置の製造方法
US4939154A (en) * 1987-03-25 1990-07-03 Seiko Instruments Inc. Method of fabricating an insulated gate semiconductor device having a self-aligned gate
JPH01151268A (ja) * 1987-12-08 1989-06-14 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0244413A (ja) * 1988-08-05 1990-02-14 Nec Corp 定電流供給回路
US5208471A (en) * 1989-06-12 1993-05-04 Hitachi, Ltd. Semiconductor device and manufacturing method therefor
EP0438700A1 (de) * 1990-01-25 1991-07-31 Asea Brown Boveri Ag Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung
US5196357A (en) * 1991-11-18 1993-03-23 Vlsi Technology, Inc. Method of making extended polysilicon self-aligned gate overlapped lightly doped drain structure for submicron transistor
US5270256A (en) * 1991-11-27 1993-12-14 Intel Corporation Method of forming a guard wall to reduce delamination effects
US5696025A (en) * 1996-02-02 1997-12-09 Micron Technology, Inc. Method of forming guard ringed schottky diode
US6750091B1 (en) 1996-03-01 2004-06-15 Micron Technology Diode formation method
US5859450A (en) * 1997-09-30 1999-01-12 Intel Corporation Dark current reducing guard ring
WO1999062124A1 (de) * 1998-05-26 1999-12-02 Siemens Aktiengesellschaft Verfahren zur herstellung von schottky-dioden
DE59914804D1 (de) * 1998-05-26 2008-08-21 Infineon Technologies Ag Verfahren zur herstellung von schottky-dioden
EP1145298A3 (de) * 1998-05-26 2002-11-20 Infineon Technologies AG Verfahren zur herstellung von schottky-dioden
DE10330838B4 (de) * 2003-07-08 2005-08-25 Infineon Technologies Ag Elektronisches Bauelement mit Schutzring
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US8435873B2 (en) 2006-06-08 2013-05-07 Texas Instruments Incorporated Unguarded Schottky barrier diodes with dielectric underetch at silicide interface
US8008575B2 (en) * 2006-07-24 2011-08-30 Sunpower Corporation Solar cell with reduced base diffusion area
US8519478B2 (en) 2011-02-02 2013-08-27 International Business Machines Corporation Schottky barrier diode, a method of forming the diode and a design structure for the diode

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4932028B1 (de) * 1969-06-24 1974-08-27
US3764413A (en) * 1970-11-25 1973-10-09 Nippon Electric Co Method of producing insulated gate field effect transistors
US3676230A (en) * 1971-02-16 1972-07-11 Trw Inc Method for fabricating semiconductor junctions
US3907617A (en) * 1971-10-22 1975-09-23 Motorola Inc Manufacture of a high voltage Schottky barrier device
JPS4859781A (de) * 1971-11-25 1973-08-22
US3820235A (en) * 1973-05-21 1974-06-28 Philco Ford Corp Guard ring structure for microwave schottky diode
FR2360993A1 (fr) * 1976-08-03 1978-03-03 Lignes Telegraph Telephon Perfectionnement aux procedes de fabrication de diodes schottky a barriere or-silicium
US4209350A (en) * 1978-11-03 1980-06-24 International Business Machines Corporation Method for forming diffusions having narrow dimensions utilizing reactive ion etching
US4261095A (en) * 1978-12-11 1981-04-14 International Business Machines Corporation Self aligned schottky guard ring
US4358891A (en) * 1979-06-22 1982-11-16 Burroughs Corporation Method of forming a metal semiconductor field effect transistor
US4356040A (en) * 1980-05-02 1982-10-26 Texas Instruments Incorporated Semiconductor device having improved interlevel conductor insulation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19616605A1 (de) * 1996-04-25 1997-10-30 Siemens Ag Schottkydiodenanordnung und Verfahren zur Herstellung
DE19616605C2 (de) * 1996-04-25 1998-03-26 Siemens Ag Schottkydiodenanordnung und Verfahren zur Herstellung
US5907179A (en) * 1996-04-25 1999-05-25 Siemens Aktiengesellschaft Schottky diode assembly and production method

Also Published As

Publication number Publication date
US4414737A (en) 1983-11-15
DE3202608A1 (de) 1982-08-12

Similar Documents

Publication Publication Date Title
DE3202608C2 (de)
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE3245064C2 (de)
DE4011276C2 (de) Feldeffekttransistor mit isoliertem Gate (IGFET) und Verfahren zu seiner Herstellung
DE3780369T2 (de) Verfahren zum herstellen einer halbleiterstruktur.
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE2916364C2 (de)
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3437512A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE2151107A1 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode
DE2612667A1 (de) Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche
DE69530648T2 (de) Bipolartranistor mit einem sehr niedrigen Basisschichtwiderstand und Verfahren zur Herstellung
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2849373C2 (de)
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE3223230A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE68928951T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren
DE2235185A1 (de) Monolithische integrierte schaltung
DE3109074C2 (de)
DE2633714A1 (de) Integrierter halbleiter-baustein sowie verfahren zu seiner herstellung
DE3525550A1 (de) Verfahren zur herstellung von feldeffekttransistoren mit isoliertem gate und hoher ansprechgeschwindigkeit in integrierten schaltungen hoher dichte

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ

8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee