JPH0244413A - 定電流供給回路 - Google Patents

定電流供給回路

Info

Publication number
JPH0244413A
JPH0244413A JP63196710A JP19671088A JPH0244413A JP H0244413 A JPH0244413 A JP H0244413A JP 63196710 A JP63196710 A JP 63196710A JP 19671088 A JP19671088 A JP 19671088A JP H0244413 A JPH0244413 A JP H0244413A
Authority
JP
Japan
Prior art keywords
fet
constant current
resistor
supply circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63196710A
Other languages
English (en)
Inventor
Yasumi Kurashima
倉島　保美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63196710A priority Critical patent/JPH0244413A/ja
Priority to US07/389,278 priority patent/US4937517A/en
Publication of JPH0244413A publication Critical patent/JPH0244413A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は定電流供給回路に関し、特に半絶縁性砒化ガリ
ウム基板上に形成された定電流供給回路に関する。
〔従来の技術〕
従来、この種の定電流供給回路は、第３図（ａ）に示す
様に、ＦＥＴ３１のソースとゲートとを同一の電源端子
ＴＰ３．に接続してＦＥＴ３１のゲート・ソース間電圧
ＶＯＳを０■に固定し、ドレインを電流出力端子Ｔｏ、
、とするか、あるいは第３図（ｂ）に示す様に、ＦＥＴ
３２のソースと電源端子’ｒｐ３．との間に抵抗８月を
挿入しＦＥＴ３２のゲートに内部発生または外部電源に
より一定電圧ＶＲＲを印加し、ＦＥＴ３２のドレインを
電流出力端子ＴＯ３２とする構成となっていた。
〔発明が解決しようとする課題〕
上述した従来の定電流供給回路は、ゲート・ソース間電
圧ＶＧＳをＯ■とするかゲートに一定電圧Ｖ、を印加す
る構成となっているので、ＦＥＴ３１．３２のしきい値
電圧７丁が製造条件等により設計中心からずれると、供
給電流が設計値からずれてしまい、この定電流供給回路
に接続された論理回路や出力回路のノイズマージンが低
下したり、出力レベルが設計値から大きくずれるという
欠点かある。
本発明の目的は、供給電流が設計値からずれることを防
止し接続された回路に対し安定して一定電流を供給する
ことができる定電流供給回路を提供することにある。
〔課題を解決するための手段〕
本発明の定電流供給回路は、一端を高電位側の電源端子
と接続する抵抗と、ドレインを前記抵抗の他端と接続し
ソース及びゲートを低電位側の第１の電源端子と接続す
る第１のＦＥＴと、ソースを低電位側の第２の電源端子
と接続しゲートを前記第１のＰＥＴのドレインと接続し
ドレインを電流出力端子と接続する第２のＦＥＴとを有
している。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
第１図は本発明の第１の実施例を示す回路図である。
この実施例は、一端をダイオード２１を介して高電位側
の電源端子′ｒｐ、、と接続する抵抗Ｒ，Ｉ＋と、ドレ
インをこの抵抗Ｒ１１の他端と接続しソース及びゲート
を低電位側の第１の電源端子Ｔ”２１と接続する第１の
ＦＥＴ１．１と、ソースを抵抗ＲＩ２を介して低電位側
の第２の電源端子Ｔ２□と接続しゲートをＦＥＴ１１の
ドレインと接続しドレインを電流出力端子Ｔ○１】と接
続した第２のＦＥＴ１２とを備え、ＦＥＴ１３，１４を
含んで形成された差動論理回路の定電流源として動作す
る構成となっている。出力端子Ｔ０２１．Ｔ○２□を終
端抵抗により終端することにより、出力端子Ｔｏ２．。
Ｔ０２２には終端抵抗の値とＦＥＴから供給される電流
により決まる振幅の出力レベルが得られる。
次に、この実施例の動作について説明する。
今、ＦＥＴＩＩ、１２のしきい値電圧７丁が製造条件や
環境条件等により設計値より負側にずれなとする。
ＦＥＴＩＩのゲート・ソース間電圧Ｖｔ３ｇは○■と一
定であるため、ＦＥＴＩ、１のしきい値電圧■Ｔが負（
則にずれたことによりＦＥＴＩＩに流れる電流は増加し
抵抗Ｒ目による電圧降下が大きくなりＦＥＴＩＩのドレ
インの電位が下がる。
一方、ＦＥＴ１２のしきい値電圧７丁も負側にずれてい
るので、ＦＥＴ１２を流れる電流も設計値よりも増加す
る仰向にあるが、上述の様にＦＥＴ１１のドレインの電
位、即ちＦＥＴ１２のゲート電位が下がるため、ＦＥＴ
１１．１．２の寸法及び抵抗Ｒ１１，Ｒ＋□を適正な値
に設計することにより、しきい値電圧７丁が負側にずれ
た影響を相殺することができ、ＦＥＴ１２に流れる電流
、即ち′：８．流出力端子Ｔｏ１１から差動論理回路へ
供給される電流を設計値通りに保つことができる。
この結果出力端子Ｔ　Ｏ２１、Ｔ　Ｏ２２での出力振幅
は一定に保たれ、しきい値電圧Ｖｔが変化しても安定し
た出力レベルを得ることができる。
逆にしきい値電圧■７が設計値より正側にずれると、Ｆ
ＥＴＩＩに流れる電流が減少し、抵抗Ｒ１１での電圧降
下が減少してＦＥＴＩＩのドレインの電位が上昇し、Ｆ
ＥＴ１２のゲート電位が上がってＦＥＴ１２に流れる電
流値を設計値通りに保つことができる。
例えば、ＦＥＴＩＩ、１２を同一寸法とし、抵抗Ｒ１ｔ
、　Ｒ＋□を１にΩとしてしきい値電圧７丁の設計中心
を０．４Ｖとした時、しきい値電圧ＶＴが±０．２Ｖず
れると、従来例の第３図（ｂ）の回路による供給電流は
設計値に対して約１５％変動するが、この実施例では２
％以下の変動におさえることかできる。
第２図は本発明の第２の実施例を示す回路図である。
この実施例は、ＦＥＴＩ　５〜１８及びダイオード２２
により形成されたＢＦＬ　（Ｂｕ　ｆ　ｆ　ｅ　ｒ　−
ｅｄ　　ＰＥＴ　　Ｌｏｇｉｃ）回路のレベルシフト部
に一定電流を供給する回路として適用されたもので、本
発明の定電流供給回路はＦＥＴＩＩ。
１５、抵抗Ｒ目及びダイオード２１を備えた構成となっ
ている。
この実施例は、ＦＥＴ１ｌ、１５のしきい値電圧ｖＴが
ずれても、第１の実施例と同様の動作によりＦＥＴ１５
を流れる′我流を一定に保つことができるので、ＢＦＬ
回路の遅延時間及びノイズマージンを、しきい値電圧■
、の変化に関係なく一定にすることができる利点がある
。
なお、これら実施例において、抵抗Ｒ１１は直接電源端
子’ｒｐ１．と接続してもよく、また、ダイオード２１
の代りにＦＥＴを使用してもよい。
〔発明の効果〕
以上説明したように本発明は、第１のＦＥＴのしきい値
電圧のずれによるこの第１のＦＥＴに流れる電流の変化
を第２のＦＥＴに伝達し、第２のＦＥＴのしきい値電圧
のずれによるこの第２のＦＥＴに流れる電流の変化を相
殺する構成とすることにより、しきい値電圧がずれても
、電流出力端子に接続された回路に対して設計値どおり
の安定した一定電流を供給することができる効果がある
。
はそれぞれ従来の定電流供給回路の第１及び第２の例を
示す回路図である。
１１〜１８，３１．３２・・・ＦＥＴ、２１．２２・・
・ダイオード、Ｒ，、、Ｒ，□、Ｒ，，−・・抵抗、Ｔ
ｏ、、。
Ｔｏ、２・・・電流出力端子、ＴＯ□ｌ＋　’ｒｏ２□
・・・出力端子、Ｔｏ３．、　Ｔｏ、２・・・電流出力
端子、ＴＰ、、。
ＴＰ２．〜ＴＰ２４．ＴＰ３１・・・電源端子。

Claims (1)

    【特許請求の範囲】
  1. 一端を高電位側の電源端子と接続する抵抗と、ドレイン
    を前記抵抗の他端と接続しソース及びゲートを低電位側
    の第１の電源端子と接続する第１のＦＥＴと、ソースを
    低電位側の第２の電源端子と接続しゲートを前記第１の
    ＦＥＴのドレインと接続しドレインを電流出力端子と接
    続する第２のＦＥＴとを有することを特徴とする定電流
    供給回路。
JP63196710A 1988-08-05 1988-08-05 定電流供給回路 Pending JPH0244413A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63196710A JPH0244413A (ja) 1988-08-05 1988-08-05 定電流供給回路
US07/389,278 US4937517A (en) 1988-08-05 1989-08-03 Constant current source circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63196710A JPH0244413A (ja) 1988-08-05 1988-08-05 定電流供給回路

Publications (1)

Publication Number Publication Date
JPH0244413A true JPH0244413A (ja) 1990-02-14

Family

ID=16362301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63196710A Pending JPH0244413A (ja) 1988-08-05 1988-08-05 定電流供給回路

Country Status (2)

Country Link
US (1) US4937517A (ja)
JP (1) JPH0244413A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011008514A (ja) * 2009-06-25 2011-01-13 Renesas Electronics Corp 半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW287307B (ja) * 1992-04-14 1996-10-01 Philips Electronics Nv
JPH08139579A (ja) * 1994-11-15 1996-05-31 Mitsubishi Electric Corp 電流源及び半導体集積回路装置
JP3629939B2 (ja) 1998-03-18 2005-03-16 セイコーエプソン株式会社 トランジスタ回路、表示パネル及び電子機器
US7333156B2 (en) * 1999-08-26 2008-02-19 Canadian Space Agency Sequential colour visual telepresence system
TW554637B (en) * 2000-05-12 2003-09-21 Semiconductor Energy Lab Display device and light emitting device
US8610645B2 (en) 2000-05-12 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Display device
DE10102443A1 (de) * 2001-01-19 2002-08-01 Infineon Technologies Ag Stromquellenschaltung
US7557779B2 (en) 2003-06-13 2009-07-07 Semiconductor Energy Laboratory Co., Ltd. Display device
CN102738180B (zh) 2004-12-06 2018-12-21 株式会社半导体能源研究所 显示装置
JP5646360B2 (ja) * 2011-02-04 2014-12-24 株式会社東芝 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63221414A (ja) * 1987-03-11 1988-09-14 Hitachi Ltd 定電流源回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5249139B2 (ja) * 1974-09-04 1977-12-15
US4414737A (en) * 1981-01-30 1983-11-15 Tokyo Shibaura Denki Kabushiki Kaisha Production of Schottky barrier diode
JPH0640290B2 (ja) * 1985-03-04 1994-05-25 株式会社日立製作所 安定化電流源回路
US4774205A (en) * 1986-06-13 1988-09-27 Massachusetts Institute Of Technology Monolithic integration of silicon and gallium arsenide devices
US4727309A (en) * 1987-01-22 1988-02-23 Intel Corporation Current difference current source
US4775879A (en) * 1987-03-18 1988-10-04 Motorola Inc. FET structure arrangement having low on resistance

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63221414A (ja) * 1987-03-11 1988-09-14 Hitachi Ltd 定電流源回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011008514A (ja) * 2009-06-25 2011-01-13 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
US4937517A (en) 1990-06-26

Similar Documents

Publication Publication Date Title
JP2525346B2 (ja) 定電流源回路を有する差動増幅回路
US5266887A (en) Bidirectional voltage to current converter
US7292083B1 (en) Comparator circuit with Schmitt trigger hysteresis character
JPH057931B2 (ja)
EP0357366B1 (en) Improved current mirror circuit
JPH0244413A (ja) 定電流供給回路
EP0194134A2 (en) Semiconductor integrated circuit device
US4369381A (en) CMOS Schmitt-trigger circuit
US5686814A (en) Battery circuit for supplying power to an electronic device
US4528463A (en) Bipolar digital peripheral driver transistor circuit
EP0403174A2 (en) Differential amplifying circuit operable at high speed
EP0528659B1 (en) Impedance multiplier
US4687955A (en) Schmitt circuit with MIS field effect transistors
JPS62145906A (ja) 増幅回路
JP2701312B2 (ja) 定電流供給回路
US5173622A (en) Source coupled logic circuit with reduced power consumption
JPH02177724A (ja) 出力バッファ回路
JP2705169B2 (ja) 定電流供給回路
JP2545374B2 (ja) 定電流源回路を有する差動増幅回路
JPH0687537B2 (ja) レベルシフト回路
JPS6025323A (ja) 半導体集積回路
JP2748475B2 (ja) 定電圧発生回路
JPH0542483Y2 (ja)
JP2748476B2 (ja) 定電圧発生回路
JP2536311B2 (ja) インタ−フェ−ス回路