JPH0244413A - 定電流供給回路 - Google Patents
定電流供給回路Info
- Publication number
- JPH0244413A JPH0244413A JP63196710A JP19671088A JPH0244413A JP H0244413 A JPH0244413 A JP H0244413A JP 63196710 A JP63196710 A JP 63196710A JP 19671088 A JP19671088 A JP 19671088A JP H0244413 A JPH0244413 A JP H0244413A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- current
- drain
- whose
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は定電流供給回路に関し、特に半絶縁性砒化ガリ
ウム基板上に形成された定電流供給回路に関する。
ウム基板上に形成された定電流供給回路に関する。
従来、この種の定電流供給回路は、第3図(a)に示す
様に、FET31のソースとゲートとを同一の電源端子
TP3.に接続してFET31のゲート・ソース間電圧
VOSを0■に固定し、ドレインを電流出力端子To、
、とするか、あるいは第3図(b)に示す様に、FET
32のソースと電源端子’rp3.との間に抵抗8月を
挿入しFET32のゲートに内部発生または外部電源に
より一定電圧VRRを印加し、FET32のドレインを
電流出力端子TO32とする構成となっていた。
様に、FET31のソースとゲートとを同一の電源端子
TP3.に接続してFET31のゲート・ソース間電圧
VOSを0■に固定し、ドレインを電流出力端子To、
、とするか、あるいは第3図(b)に示す様に、FET
32のソースと電源端子’rp3.との間に抵抗8月を
挿入しFET32のゲートに内部発生または外部電源に
より一定電圧VRRを印加し、FET32のドレインを
電流出力端子TO32とする構成となっていた。
上述した従来の定電流供給回路は、ゲート・ソース間電
圧VGSをO■とするかゲートに一定電圧V、を印加す
る構成となっているので、FET31.32のしきい値
電圧7丁が製造条件等により設計中心からずれると、供
給電流が設計値からずれてしまい、この定電流供給回路
に接続された論理回路や出力回路のノイズマージンが低
下したり、出力レベルが設計値から大きくずれるという
欠点かある。
圧VGSをO■とするかゲートに一定電圧V、を印加す
る構成となっているので、FET31.32のしきい値
電圧7丁が製造条件等により設計中心からずれると、供
給電流が設計値からずれてしまい、この定電流供給回路
に接続された論理回路や出力回路のノイズマージンが低
下したり、出力レベルが設計値から大きくずれるという
欠点かある。
本発明の目的は、供給電流が設計値からずれることを防
止し接続された回路に対し安定して一定電流を供給する
ことができる定電流供給回路を提供することにある。
止し接続された回路に対し安定して一定電流を供給する
ことができる定電流供給回路を提供することにある。
本発明の定電流供給回路は、一端を高電位側の電源端子
と接続する抵抗と、ドレインを前記抵抗の他端と接続し
ソース及びゲートを低電位側の第1の電源端子と接続す
る第1のFETと、ソースを低電位側の第2の電源端子
と接続しゲートを前記第1のPETのドレインと接続し
ドレインを電流出力端子と接続する第2のFETとを有
している。
と接続する抵抗と、ドレインを前記抵抗の他端と接続し
ソース及びゲートを低電位側の第1の電源端子と接続す
る第1のFETと、ソースを低電位側の第2の電源端子
と接続しゲートを前記第1のPETのドレインと接続し
ドレインを電流出力端子と接続する第2のFETとを有
している。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の第1の実施例を示す回路図である。
この実施例は、一端をダイオード21を介して高電位側
の電源端子′rp、、と接続する抵抗R,I+と、ドレ
インをこの抵抗R11の他端と接続しソース及びゲート
を低電位側の第1の電源端子T”21と接続する第1の
FET1.1と、ソースを抵抗RI2を介して低電位側
の第2の電源端子T2□と接続しゲートをFET11の
ドレインと接続しドレインを電流出力端子T○1】と接
続した第2のFET12とを備え、FET13,14を
含んで形成された差動論理回路の定電流源として動作す
る構成となっている。出力端子T021.T○2□を終
端抵抗により終端することにより、出力端子To2.。
の電源端子′rp、、と接続する抵抗R,I+と、ドレ
インをこの抵抗R11の他端と接続しソース及びゲート
を低電位側の第1の電源端子T”21と接続する第1の
FET1.1と、ソースを抵抗RI2を介して低電位側
の第2の電源端子T2□と接続しゲートをFET11の
ドレインと接続しドレインを電流出力端子T○1】と接
続した第2のFET12とを備え、FET13,14を
含んで形成された差動論理回路の定電流源として動作す
る構成となっている。出力端子T021.T○2□を終
端抵抗により終端することにより、出力端子To2.。
T022には終端抵抗の値とFETから供給される電流
により決まる振幅の出力レベルが得られる。
により決まる振幅の出力レベルが得られる。
次に、この実施例の動作について説明する。
今、FETII、12のしきい値電圧7丁が製造条件や
環境条件等により設計値より負側にずれなとする。
環境条件等により設計値より負側にずれなとする。
FETIIのゲート・ソース間電圧Vt3gは○■と一
定であるため、FETI、1のしきい値電圧■Tが負(
則にずれたことによりFETIIに流れる電流は増加し
抵抗R目による電圧降下が大きくなりFETIIのドレ
インの電位が下がる。
定であるため、FETI、1のしきい値電圧■Tが負(
則にずれたことによりFETIIに流れる電流は増加し
抵抗R目による電圧降下が大きくなりFETIIのドレ
インの電位が下がる。
一方、FET12のしきい値電圧7丁も負側にずれてい
るので、FET12を流れる電流も設計値よりも増加す
る仰向にあるが、上述の様にFET11のドレインの電
位、即ちFET12のゲート電位が下がるため、FET
11.1.2の寸法及び抵抗R11,R+□を適正な値
に設計することにより、しきい値電圧7丁が負側にずれ
た影響を相殺することができ、FET12に流れる電流
、即ち′:8.流出力端子To11から差動論理回路へ
供給される電流を設計値通りに保つことができる。
るので、FET12を流れる電流も設計値よりも増加す
る仰向にあるが、上述の様にFET11のドレインの電
位、即ちFET12のゲート電位が下がるため、FET
11.1.2の寸法及び抵抗R11,R+□を適正な値
に設計することにより、しきい値電圧7丁が負側にずれ
た影響を相殺することができ、FET12に流れる電流
、即ち′:8.流出力端子To11から差動論理回路へ
供給される電流を設計値通りに保つことができる。
この結果出力端子T O21、T O22での出力振幅
は一定に保たれ、しきい値電圧Vtが変化しても安定し
た出力レベルを得ることができる。
は一定に保たれ、しきい値電圧Vtが変化しても安定し
た出力レベルを得ることができる。
逆にしきい値電圧■7が設計値より正側にずれると、F
ETIIに流れる電流が減少し、抵抗R11での電圧降
下が減少してFETIIのドレインの電位が上昇し、F
ET12のゲート電位が上がってFET12に流れる電
流値を設計値通りに保つことができる。
ETIIに流れる電流が減少し、抵抗R11での電圧降
下が減少してFETIIのドレインの電位が上昇し、F
ET12のゲート電位が上がってFET12に流れる電
流値を設計値通りに保つことができる。
例えば、FETII、12を同一寸法とし、抵抗R1t
、 R+□を1にΩとしてしきい値電圧7丁の設計中心
を0.4Vとした時、しきい値電圧VTが±0.2Vず
れると、従来例の第3図(b)の回路による供給電流は
設計値に対して約15%変動するが、この実施例では2
%以下の変動におさえることかできる。
、 R+□を1にΩとしてしきい値電圧7丁の設計中心
を0.4Vとした時、しきい値電圧VTが±0.2Vず
れると、従来例の第3図(b)の回路による供給電流は
設計値に対して約15%変動するが、この実施例では2
%以下の変動におさえることかできる。
第2図は本発明の第2の実施例を示す回路図である。
この実施例は、FETI 5〜18及びダイオード22
により形成されたBFL (Bu f f e r −
ed PET Logic)回路のレベルシフト部
に一定電流を供給する回路として適用されたもので、本
発明の定電流供給回路はFETII。
により形成されたBFL (Bu f f e r −
ed PET Logic)回路のレベルシフト部
に一定電流を供給する回路として適用されたもので、本
発明の定電流供給回路はFETII。
15、抵抗R目及びダイオード21を備えた構成となっ
ている。
ている。
この実施例は、FET1l、15のしきい値電圧vTが
ずれても、第1の実施例と同様の動作によりFET15
を流れる′我流を一定に保つことができるので、BFL
回路の遅延時間及びノイズマージンを、しきい値電圧■
、の変化に関係なく一定にすることができる利点がある
。
ずれても、第1の実施例と同様の動作によりFET15
を流れる′我流を一定に保つことができるので、BFL
回路の遅延時間及びノイズマージンを、しきい値電圧■
、の変化に関係なく一定にすることができる利点がある
。
なお、これら実施例において、抵抗R11は直接電源端
子’rp1.と接続してもよく、また、ダイオード21
の代りにFETを使用してもよい。
子’rp1.と接続してもよく、また、ダイオード21
の代りにFETを使用してもよい。
以上説明したように本発明は、第1のFETのしきい値
電圧のずれによるこの第1のFETに流れる電流の変化
を第2のFETに伝達し、第2のFETのしきい値電圧
のずれによるこの第2のFETに流れる電流の変化を相
殺する構成とすることにより、しきい値電圧がずれても
、電流出力端子に接続された回路に対して設計値どおり
の安定した一定電流を供給することができる効果がある
。
電圧のずれによるこの第1のFETに流れる電流の変化
を第2のFETに伝達し、第2のFETのしきい値電圧
のずれによるこの第2のFETに流れる電流の変化を相
殺する構成とすることにより、しきい値電圧がずれても
、電流出力端子に接続された回路に対して設計値どおり
の安定した一定電流を供給することができる効果がある
。
はそれぞれ従来の定電流供給回路の第1及び第2の例を
示す回路図である。
示す回路図である。
11〜18,31.32・・・FET、21.22・・
・ダイオード、R,、、R,□、R,,−・・抵抗、T
o、、。
・ダイオード、R,、、R,□、R,,−・・抵抗、T
o、、。
To、2・・・電流出力端子、TO□l+ ’ro2□
・・・出力端子、To3.、 To、2・・・電流出力
端子、TP、、。
・・・出力端子、To3.、 To、2・・・電流出力
端子、TP、、。
TP2.〜TP24.TP31・・・電源端子。
Claims (1)
- 一端を高電位側の電源端子と接続する抵抗と、ドレイン
を前記抵抗の他端と接続しソース及びゲートを低電位側
の第1の電源端子と接続する第1のFETと、ソースを
低電位側の第2の電源端子と接続しゲートを前記第1の
FETのドレインと接続しドレインを電流出力端子と接
続する第2のFETとを有することを特徴とする定電流
供給回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63196710A JPH0244413A (ja) | 1988-08-05 | 1988-08-05 | 定電流供給回路 |
US07/389,278 US4937517A (en) | 1988-08-05 | 1989-08-03 | Constant current source circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63196710A JPH0244413A (ja) | 1988-08-05 | 1988-08-05 | 定電流供給回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0244413A true JPH0244413A (ja) | 1990-02-14 |
Family
ID=16362301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63196710A Pending JPH0244413A (ja) | 1988-08-05 | 1988-08-05 | 定電流供給回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4937517A (ja) |
JP (1) | JPH0244413A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011008514A (ja) * | 2009-06-25 | 2011-01-13 | Renesas Electronics Corp | 半導体装置 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW287307B (ja) * | 1992-04-14 | 1996-10-01 | Philips Electronics Nv | |
JPH08139579A (ja) * | 1994-11-15 | 1996-05-31 | Mitsubishi Electric Corp | 電流源及び半導体集積回路装置 |
JP3629939B2 (ja) * | 1998-03-18 | 2005-03-16 | セイコーエプソン株式会社 | トランジスタ回路、表示パネル及び電子機器 |
US7333156B2 (en) * | 1999-08-26 | 2008-02-19 | Canadian Space Agency | Sequential colour visual telepresence system |
US8610645B2 (en) | 2000-05-12 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
TW554638B (en) * | 2000-05-12 | 2003-09-21 | Semiconductor Energy Lab | Light emitting device |
DE10102443A1 (de) * | 2001-01-19 | 2002-08-01 | Infineon Technologies Ag | Stromquellenschaltung |
US7557779B2 (en) | 2003-06-13 | 2009-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
CN102738180B (zh) | 2004-12-06 | 2018-12-21 | 株式会社半导体能源研究所 | 显示装置 |
JP5646360B2 (ja) * | 2011-02-04 | 2014-12-24 | 株式会社東芝 | 半導体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63221414A (ja) * | 1987-03-11 | 1988-09-14 | Hitachi Ltd | 定電流源回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5249139B2 (ja) * | 1974-09-04 | 1977-12-15 | ||
US4414737A (en) * | 1981-01-30 | 1983-11-15 | Tokyo Shibaura Denki Kabushiki Kaisha | Production of Schottky barrier diode |
JPH0640290B2 (ja) * | 1985-03-04 | 1994-05-25 | 株式会社日立製作所 | 安定化電流源回路 |
US4774205A (en) * | 1986-06-13 | 1988-09-27 | Massachusetts Institute Of Technology | Monolithic integration of silicon and gallium arsenide devices |
US4727309A (en) * | 1987-01-22 | 1988-02-23 | Intel Corporation | Current difference current source |
US4775879A (en) * | 1987-03-18 | 1988-10-04 | Motorola Inc. | FET structure arrangement having low on resistance |
-
1988
- 1988-08-05 JP JP63196710A patent/JPH0244413A/ja active Pending
-
1989
- 1989-08-03 US US07/389,278 patent/US4937517A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63221414A (ja) * | 1987-03-11 | 1988-09-14 | Hitachi Ltd | 定電流源回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011008514A (ja) * | 2009-06-25 | 2011-01-13 | Renesas Electronics Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US4937517A (en) | 1990-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7292083B1 (en) | Comparator circuit with Schmitt trigger hysteresis character | |
US4274014A (en) | Switched current source for current limiting complementary symmetry inverter | |
JP3631529B2 (ja) | 低電力消費ダイオード回路 | |
JPH10270992A (ja) | 定電流駆動回路 | |
US6611157B2 (en) | Differential signal output circuit | |
JPH0244413A (ja) | 定電流供給回路 | |
US5565795A (en) | Level converting circuit for reducing an on-quiescence current | |
EP0357366B1 (en) | Improved current mirror circuit | |
EP0194134A2 (en) | Semiconductor integrated circuit device | |
US4369381A (en) | CMOS Schmitt-trigger circuit | |
JPH047609B2 (ja) | ||
US5686814A (en) | Battery circuit for supplying power to an electronic device | |
US3509362A (en) | Switching circuit | |
KR0132976B1 (ko) | 3치 입력 버퍼 회로 | |
US4868427A (en) | ECL to TTL circuit | |
US5172015A (en) | Integratable transistor circuit for outputting logical levels | |
US5173622A (en) | Source coupled logic circuit with reduced power consumption | |
JP2701312B2 (ja) | 定電流供給回路 | |
US20010013794A1 (en) | Buffer circuit | |
JP2545374B2 (ja) | 定電流源回路を有する差動増幅回路 | |
JPH02163808A (ja) | 定電流供給回路 | |
KR100268781B1 (ko) | 반도체 장치의 입력 장치 | |
JP2536311B2 (ja) | インタ−フェ−ス回路 | |
JP2736098B2 (ja) | 出力インターフェイス回路 | |
JP2748475B2 (ja) | 定電圧発生回路 |