JPH08139579A - 電流源及び半導体集積回路装置 - Google Patents
電流源及び半導体集積回路装置Info
- Publication number
- JPH08139579A JPH08139579A JP6280375A JP28037594A JPH08139579A JP H08139579 A JPH08139579 A JP H08139579A JP 6280375 A JP6280375 A JP 6280375A JP 28037594 A JP28037594 A JP 28037594A JP H08139579 A JPH08139579 A JP H08139579A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- current source
- voltage
- source
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 スイッチングを行うＭＯＳトランジスタを含
む電流源の出力電流の変動を抑制することを目的とす
る。 【構成】 定電流源９に直列に接続されているスイッチ
ング用のＭＯＳトランジスタＭ１，Ｍ３のバックゲート
電圧を駆動電圧を与える電源ライン４ｄとは独立した電
源ライン５ｄを通して与える。 【効果】 バックゲート電圧の安定によりＭＯＳトラン
ジスタＭ１，Ｍ３の動作が安定して、電流源の出力電流
Ｉout，バーＩoutの変動が抑制される。
む電流源の出力電流の変動を抑制することを目的とす
る。 【構成】 定電流源９に直列に接続されているスイッチ
ング用のＭＯＳトランジスタＭ１，Ｍ３のバックゲート
電圧を駆動電圧を与える電源ライン４ｄとは独立した電
源ライン５ｄを通して与える。 【効果】 バックゲート電圧の安定によりＭＯＳトラン
ジスタＭ１，Ｍ３の動作が安定して、電流源の出力電流
Ｉout，バーＩoutの変動が抑制される。
Description
【０００１】
【産業上の利用分野】本発明は、Ｄ／Ａ変換器等に用い
られるスイッチング機能を有する電流源に関し、特に高
速なスイッチング動作（例えば、数百ＭＨｚ以上）を行
っても変動（リンギング）の少ない電流出力を得ること
ができる電流源に関するものである。
られるスイッチング機能を有する電流源に関し、特に高
速なスイッチング動作（例えば、数百ＭＨｚ以上）を行
っても変動（リンギング）の少ない電流出力を得ること
ができる電流源に関するものである。
【０００２】
【従来の技術】ディジタル信号をアナログ信号に変換す
るＤ／Ａ変換器は計測、制御、通信、映像などの民生用
電子機器の分野などで不可欠な電子装置である。Ｄ／Ａ
変換器の回路構成例は、例えば、Kuang K.Chi et al.
“A 100Mb/s CMOS Video D/A Converter with Shift Re
gister and Color Map",ISSCC Digest Technical Pape
r,1986,pp134-135、また、Hiroshi T.et al. “A 10bit
80MHz Glitchless CMOS D/AConverter",CICC,1991,pp2
6.5.1-26.5.4等に記載されており、これらの文献に見ら
れるような様々なタイプのＤ／Ａ変換器において、スイ
ッチングを行う電流源を使ったものが多いことがわか
る。このように、Ｄ／Ａ変換器を構成する上で、スイッ
チングを行う電流源は大変重要な回路である。
るＤ／Ａ変換器は計測、制御、通信、映像などの民生用
電子機器の分野などで不可欠な電子装置である。Ｄ／Ａ
変換器の回路構成例は、例えば、Kuang K.Chi et al.
“A 100Mb/s CMOS Video D/A Converter with Shift Re
gister and Color Map",ISSCC Digest Technical Pape
r,1986,pp134-135、また、Hiroshi T.et al. “A 10bit
80MHz Glitchless CMOS D/AConverter",CICC,1991,pp2
6.5.1-26.5.4等に記載されており、これらの文献に見ら
れるような様々なタイプのＤ／Ａ変換器において、スイ
ッチングを行う電流源を使ったものが多いことがわか
る。このように、Ｄ／Ａ変換器を構成する上で、スイッ
チングを行う電流源は大変重要な回路である。
【０００３】従来の電流源の回路構成について、図２２
及び図２３を用いて説明する。図２２及び図２３は、各
々ＮＭＯＳトランジスタ，ＰＭＯＳトランジスタで構成
した電流源の構成を示す回路図である。
及び図２３を用いて説明する。図２２及び図２３は、各
々ＮＭＯＳトランジスタ，ＰＭＯＳトランジスタで構成
した電流源の構成を示す回路図である。
【０００４】図２２において、Ｍ２０及びＭ２１はソー
スが共通（以下、コモンソースという。）に接続された
スイッチング用のＮＭＯＳトランジスタ、１０１はＮＭ
ＯＳトランジスタＭ２０，Ｍ２１のコモンソースと接地
電圧ＶSSを供給するための電源ライン４ｄとの間に設け
られ一定の電流ＩSSを流す定電流源である。
スが共通（以下、コモンソースという。）に接続された
スイッチング用のＮＭＯＳトランジスタ、１０１はＮＭ
ＯＳトランジスタＭ２０，Ｍ２１のコモンソースと接地
電圧ＶSSを供給するための電源ライン４ｄとの間に設け
られ一定の電流ＩSSを流す定電流源である。
【０００５】また、ＮＭＯＳトランジスタＭ２０，Ｍ２
１のドレインは、それぞれ電流出力端子１０２，１０３
に接続されている。ＮＭＯＳトランジスタＭ２０，Ｍ２
１のゲートはそれぞれ制御信号ＶG，バーＶGが入力され
る入力端子１０４，１０５に接続されている。制御信号
ＶG，バーＶGは、ＮＭＯＳトランジスタＭ２０，Ｍ２１
が交互にオン、オフするような相補信号である。
１のドレインは、それぞれ電流出力端子１０２，１０３
に接続されている。ＮＭＯＳトランジスタＭ２０，Ｍ２
１のゲートはそれぞれ制御信号ＶG，バーＶGが入力され
る入力端子１０４，１０５に接続されている。制御信号
ＶG，バーＶGは、ＮＭＯＳトランジスタＭ２０，Ｍ２１
が交互にオン、オフするような相補信号である。
【０００６】図２３において、Ｍ２５及びＭ２６はソー
スが共通に接続されたスイッチング用のＰＭＯＳトラン
ジスタ、１１１はＰＭＯＳトランジスタＭ２５，Ｍ２６
のコモンソースと電源電圧ＶDDを供給するための電源ラ
イン４ｃとの間に設けられ一定の電流ＩSSを流す定電流
源である。
スが共通に接続されたスイッチング用のＰＭＯＳトラン
ジスタ、１１１はＰＭＯＳトランジスタＭ２５，Ｍ２６
のコモンソースと電源電圧ＶDDを供給するための電源ラ
イン４ｃとの間に設けられ一定の電流ＩSSを流す定電流
源である。
【０００７】また、ＰＭＯＳトランジスタＭ２５，Ｍ２
６のドレインは、それぞれ電流出力端子１１２，１１３
に接続されている。ＰＭＯＳトランジスタＭ２５，Ｍ２
６のゲートはそれぞれ制御信号ＶG，バーＶGが入力され
る入力端子１１４，１１５に接続されている。制御信号
ＶG，バーＶGは、ＰＭＯＳトランジスタＭ２５，Ｍ２６
が交互にオン、オフするような相補信号である。
６のドレインは、それぞれ電流出力端子１１２，１１３
に接続されている。ＰＭＯＳトランジスタＭ２５，Ｍ２
６のゲートはそれぞれ制御信号ＶG，バーＶGが入力され
る入力端子１１４，１１５に接続されている。制御信号
ＶG，バーＶGは、ＰＭＯＳトランジスタＭ２５，Ｍ２６
が交互にオン、オフするような相補信号である。
【０００８】次に、従来のＮＭＯＳトランジスタをスイ
ッチング用に使用している電流源の動作について図２４
を用いて説明する。入力端子１０４がローレベルで、入
力端子１０５がハイレベルの時、ＮＭＯＳトランジスタ
Ｍ２０がオフし、ＮＭＯＳトランジスタＭ２１がオンす
るため、図２４に示すように、電流出力端子１０３から
出力される出力電流バーＩoutの値がＩSSになり、電流
出力端子１０２から出力される出力電流Ｉoutの値が０
になる。逆に、入力端子１０４がハイレベルで、入力端
子１０５がローレベルの時、ＮＭＯＳトランジスタＭ２
０がオンし、ＮＭＯＳトランジスタＭ２１がオフするた
め、出力電流Ｉoutの値がＩSSになり、出力電流バーＩ
outの値が０になる。また、制御信号ＶG，バーＶGの差
が０の時は、ＮＭＯＳトランジスタＭ２０，Ｍ２１に等
しい電流が流れる。従って、出力電流Ｉout，バーＩout
の値は、ともにＩSS／２になる。
ッチング用に使用している電流源の動作について図２４
を用いて説明する。入力端子１０４がローレベルで、入
力端子１０５がハイレベルの時、ＮＭＯＳトランジスタ
Ｍ２０がオフし、ＮＭＯＳトランジスタＭ２１がオンす
るため、図２４に示すように、電流出力端子１０３から
出力される出力電流バーＩoutの値がＩSSになり、電流
出力端子１０２から出力される出力電流Ｉoutの値が０
になる。逆に、入力端子１０４がハイレベルで、入力端
子１０５がローレベルの時、ＮＭＯＳトランジスタＭ２
０がオンし、ＮＭＯＳトランジスタＭ２１がオフするた
め、出力電流Ｉoutの値がＩSSになり、出力電流バーＩ
outの値が０になる。また、制御信号ＶG，バーＶGの差
が０の時は、ＮＭＯＳトランジスタＭ２０，Ｍ２１に等
しい電流が流れる。従って、出力電流Ｉout，バーＩout
の値は、ともにＩSS／２になる。
【０００９】例えば、Ｄ／Ａ変換器において、上記のよ
うなスイッチング動作を行う電流源を使用する場合、電
流源をディジタル入力のビット数に応じ、複数個用意
し、ディジタル入力に応じた電流源を動作させる。そし
て、例えば、動作した電流源からの出力電流Ｉoutを全
て一つの抵抗に流すことにより、ディジタル入力信号に
対応したアナログ電圧を得ている。
うなスイッチング動作を行う電流源を使用する場合、電
流源をディジタル入力のビット数に応じ、複数個用意
し、ディジタル入力に応じた電流源を動作させる。そし
て、例えば、動作した電流源からの出力電流Ｉoutを全
て一つの抵抗に流すことにより、ディジタル入力信号に
対応したアナログ電圧を得ている。
【００１０】次に、従来の電流源が実際に使用される状
態を図２５乃至図２７を用いて説明する。図２５は、電
流源が形成されている半導体集積回路チップを搭載した
半導体集積回路装置の模式図である。図２５において、
１２０は電流源を含む半導体集積回路が形成されている
チップ、１２１はチップ１２０を保護するためのパッケ
ージの一部、１２２はチップ１２０上に形成されチップ
とパッケージ上の配線との電気的接続を行うためのパッ
ド、１２３はパッケージ１２１に設けられた配線パター
ン、１２４はチップ１２０上のパッド１２２と配線パタ
ーン１２３とを接続するためのワイヤー、１２５は配線
パターン１２３と外部との電気的接続を行うためのピ
ン、１２６はパッケージが搭載されるボード上の端子と
接続された電源である。
態を図２５乃至図２７を用いて説明する。図２５は、電
流源が形成されている半導体集積回路チップを搭載した
半導体集積回路装置の模式図である。図２５において、
１２０は電流源を含む半導体集積回路が形成されている
チップ、１２１はチップ１２０を保護するためのパッケ
ージの一部、１２２はチップ１２０上に形成されチップ
とパッケージ上の配線との電気的接続を行うためのパッ
ド、１２３はパッケージ１２１に設けられた配線パター
ン、１２４はチップ１２０上のパッド１２２と配線パタ
ーン１２３とを接続するためのワイヤー、１２５は配線
パターン１２３と外部との電気的接続を行うためのピ
ン、１２６はパッケージが搭載されるボード上の端子と
接続された電源である。
【００１１】また、図２６及び図２７は、実装された半
導体集積回路装置に含まれている電流源の状態を示す回
路図である。図２６及び図２７には、定電流源を一つの
ＭＯＳトランジスタで構成した例を示している。図２６
において、１３０はチップ内に形成された電源ライン、
１３１はパッケージの外部からパッケージ内のチップ１
２１に供給される電源配線に寄生するインダクタンス、
Ｍ２２は基準電圧Ｂｉａｓが与えられるゲートと電源ラ
イン１３０に接続されたソースとＮＭＯＳトランジスタ
Ｍ２０，Ｍ２１のコモンソースに接続されたドレインと
を持ち定電流源を構成しているＮＭＯＳトランジスタで
あり、その他図２２と同一符号のものは図２２に相当す
る部分を示す。
導体集積回路装置に含まれている電流源の状態を示す回
路図である。図２６及び図２７には、定電流源を一つの
ＭＯＳトランジスタで構成した例を示している。図２６
において、１３０はチップ内に形成された電源ライン、
１３１はパッケージの外部からパッケージ内のチップ１
２１に供給される電源配線に寄生するインダクタンス、
Ｍ２２は基準電圧Ｂｉａｓが与えられるゲートと電源ラ
イン１３０に接続されたソースとＮＭＯＳトランジスタ
Ｍ２０，Ｍ２１のコモンソースに接続されたドレインと
を持ち定電流源を構成しているＮＭＯＳトランジスタで
あり、その他図２２と同一符号のものは図２２に相当す
る部分を示す。
【００１２】図２７において、１３５はチップ内に形成
された電源ライン、１３６はパッケージの外部からパッ
ケージ内のチップ１２１に供給される電源配線に寄生す
るインダクタンス、Ｍ２７は基準電圧Biasが与えられる
ゲートと電源ライン１３５に接続されたソースとＰＭＯ
ＳトランジスタＭ２５，Ｍ２６のコモンソースに接続さ
れたドレインとを持ち定電流源を構成しているＰＭＯＳ
トランジスタであり、その他図２３と同一符号のものは
図２３に相当する部分を示す。
された電源ライン、１３６はパッケージの外部からパッ
ケージ内のチップ１２１に供給される電源配線に寄生す
るインダクタンス、Ｍ２７は基準電圧Biasが与えられる
ゲートと電源ライン１３５に接続されたソースとＰＭＯ
ＳトランジスタＭ２５，Ｍ２６のコモンソースに接続さ
れたドレインとを持ち定電流源を構成しているＰＭＯＳ
トランジスタであり、その他図２３と同一符号のものは
図２３に相当する部分を示す。
【００１３】トランジスタＭ２２またはＭ２７は一定の
電流を流す定電流源であり、それらのゲートはバイアス
電圧端子１０６，１１６に接続され、それらのゲートに
はトランジスタＭ２２またはＭ２７が常に飽和領域で動
作するような電圧Bias（バイアス電圧）が印加されてい
る。トランジスタＭ２０，Ｍ２１は、図２４に示した動
作を行う。通常、ＮＭＯＳトランジスタＭ２０〜Ｍ２２
のバックゲートはチップ内の電源ライン１３０に接続さ
れる。また、図２７に示したようなＰＭＯＳトランジス
タＭ２５〜Ｍ２７で構成された電流源であれば、ＰＭＯ
ＳトランジスタＭ２５〜Ｍ２７のバックゲートは電源ラ
イン１３５に接続される。
電流を流す定電流源であり、それらのゲートはバイアス
電圧端子１０６，１１６に接続され、それらのゲートに
はトランジスタＭ２２またはＭ２７が常に飽和領域で動
作するような電圧Bias（バイアス電圧）が印加されてい
る。トランジスタＭ２０，Ｍ２１は、図２４に示した動
作を行う。通常、ＮＭＯＳトランジスタＭ２０〜Ｍ２２
のバックゲートはチップ内の電源ライン１３０に接続さ
れる。また、図２７に示したようなＰＭＯＳトランジス
タＭ２５〜Ｍ２７で構成された電流源であれば、ＰＭＯ
ＳトランジスタＭ２５〜Ｍ２７のバックゲートは電源ラ
イン１３５に接続される。
【００１４】
【発明が解決しようとする課題】従来のスイッチングを
行う電流源は以上のように半導体集積回路内に構成され
ているので、高速動作におけるスイッチング動作におい
て、配線に起因するインダクタンス１３１，１３６（こ
こで、インダクタンスの値をＬとする。）の影響が無視
できなくなるため、スパイク状のノイズや信号が発生す
るという問題点があった。周知のように、スイッチング
時、電源ライン１３０あるいは１３５上で急激な負荷変
動があるので配線のインダクタンス１３１，１３６によ
り、−Ｌdi／dtで与えられる大きさの起電力が発生し、
オン、オフ時に生じるスパイク状のノイズや振動が発生
することが知られている。例えば、このことは“ノイズ
対策最新技術”pp198-199、総合技術出版、１９８６等
に記載されている。そのため、できる限りの配線の長さ
を短くするなどしてインダクタンス１３１，１３６の値
Ｌを小さくするなどの対策が必要となる。しかし、図２
５に示すようにパッケージ１２１まで含めたデバイスを
考えると、チップ１２０内部のパッド１２２からパッケ
ージ内部までのワイヤー１２４、パッケージ内部から外
部ピン１２５までのパターン１２３、さらにボード上の
配線などにインダクタンスが存在するため、そのインダ
クタンスを低減するのは困難である。
行う電流源は以上のように半導体集積回路内に構成され
ているので、高速動作におけるスイッチング動作におい
て、配線に起因するインダクタンス１３１，１３６（こ
こで、インダクタンスの値をＬとする。）の影響が無視
できなくなるため、スパイク状のノイズや信号が発生す
るという問題点があった。周知のように、スイッチング
時、電源ライン１３０あるいは１３５上で急激な負荷変
動があるので配線のインダクタンス１３１，１３６によ
り、−Ｌdi／dtで与えられる大きさの起電力が発生し、
オン、オフ時に生じるスパイク状のノイズや振動が発生
することが知られている。例えば、このことは“ノイズ
対策最新技術”pp198-199、総合技術出版、１９８６等
に記載されている。そのため、できる限りの配線の長さ
を短くするなどしてインダクタンス１３１，１３６の値
Ｌを小さくするなどの対策が必要となる。しかし、図２
５に示すようにパッケージ１２１まで含めたデバイスを
考えると、チップ１２０内部のパッド１２２からパッケ
ージ内部までのワイヤー１２４、パッケージ内部から外
部ピン１２５までのパターン１２３、さらにボード上の
配線などにインダクタンスが存在するため、そのインダ
クタンスを低減するのは困難である。
【００１５】特に、Ｄ／Ａ変換器に用いられる電流源で
は、トランジスタＭ２０，Ｍ２１のいずれか、あるいは
トランジスタＭ２５，Ｍ２６のいずれかが常に交互にオ
ン、オフしているために電流の瞬間的な変動が起き、さ
らに、高速動作になればなるほど−Ｌdi／dtにより発生
する電圧の影響が大きくなる。つまり、インダクタンス
が存在すると−Ｌdi／dtによりその影響が出力電流に伝
わり、振動（リンギング）を引き起こす。そして、トラ
ンジスタＭ２０〜Ｍ２２またはＭ２５〜Ｍ２７のバック
ゲートに電源ライン１３０，１３６間の電圧の変動に起
因するインダクタンスの影響が発生することで、電流源
の出力電流にノイズや振動が発生し、結果的にＤ／Ａ変
換器の出力にノイズや振動などの影響を及ぼすことがあ
る。
は、トランジスタＭ２０，Ｍ２１のいずれか、あるいは
トランジスタＭ２５，Ｍ２６のいずれかが常に交互にオ
ン、オフしているために電流の瞬間的な変動が起き、さ
らに、高速動作になればなるほど−Ｌdi／dtにより発生
する電圧の影響が大きくなる。つまり、インダクタンス
が存在すると−Ｌdi／dtによりその影響が出力電流に伝
わり、振動（リンギング）を引き起こす。そして、トラ
ンジスタＭ２０〜Ｍ２２またはＭ２５〜Ｍ２７のバック
ゲートに電源ライン１３０，１３６間の電圧の変動に起
因するインダクタンスの影響が発生することで、電流源
の出力電流にノイズや振動が発生し、結果的にＤ／Ａ変
換器の出力にノイズや振動などの影響を及ぼすことがあ
る。
【００１６】この発明の電流源及び半導体集積回路装置
上記のような問題点を解消するためになされたもので、
このようなインダクタンス等の影響によるノイズや振動
などの発生を抑制することを目的とする。
上記のような問題点を解消するためになされたもので、
このようなインダクタンス等の影響によるノイズや振動
などの発生を抑制することを目的とする。
【００１７】
【課題を解決するための手段】第１の発明に係る電流源
は、各々独立に設けられた第１、第２及び第３の電源ラ
インと、前記第１及び第２の電源ラインの間に設けられ
た所定の電流経路中に挿入された定電流源と、スイッチ
ング動作を制御するための制御信号が入力されるゲー
ト、前記定電流源と直列になるように前記所定の電流経
路中に挿入されたソースとドレイン、及び前記第３の電
源ラインに接続されたバックゲートを持つＭＯＳトラン
ジスタとを備え、前記第３の電源ラインは、前記ＭＯＳ
トランジスタの前記バックゲートにのみ電圧を供給する
ことを特徴とする。
は、各々独立に設けられた第１、第２及び第３の電源ラ
インと、前記第１及び第２の電源ラインの間に設けられ
た所定の電流経路中に挿入された定電流源と、スイッチ
ング動作を制御するための制御信号が入力されるゲー
ト、前記定電流源と直列になるように前記所定の電流経
路中に挿入されたソースとドレイン、及び前記第３の電
源ラインに接続されたバックゲートを持つＭＯＳトラン
ジスタとを備え、前記第３の電源ラインは、前記ＭＯＳ
トランジスタの前記バックゲートにのみ電圧を供給する
ことを特徴とする。
【００１８】第２の発明に係る電流源は、各々独立に設
けられた第１及び第２の電源ラインと、前記第１の電源
ラインに接続された一方端及び他方端を持ち、前記第１
及び第２の電源ラインとの間に設けられた所定の電流経
路中に挿入された定電流源と、スイッチング動作を制御
するための制御信号が入力されるゲート、前記定電流源
と直列になるように前記所定の電流経路中に挿入された
ソースとドレイン、及び該ソース及び前記定電流源の前
記他方端に接続されたバックゲートを持つＭＯＳトラン
ジスタとを備える。
けられた第１及び第２の電源ラインと、前記第１の電源
ラインに接続された一方端及び他方端を持ち、前記第１
及び第２の電源ラインとの間に設けられた所定の電流経
路中に挿入された定電流源と、スイッチング動作を制御
するための制御信号が入力されるゲート、前記定電流源
と直列になるように前記所定の電流経路中に挿入された
ソースとドレイン、及び該ソース及び前記定電流源の前
記他方端に接続されたバックゲートを持つＭＯＳトラン
ジスタとを備える。
【００１９】第３の発明に係る半導体集積回路装置は、
少なくとも一つのＭＯＳトランジスタを備え該ＭＯＳト
ランジスタのスイッチング動作によって出力電流値を変
更可能に構成された電流源を半導体集積回路内に含む半
導体集積回路装置であって、前記電流源に接続され、前
記電流源を駆動するための第１の電圧を供給するための
第１及び第２の電源ラインと、前記電流源に接続され、
前記電流源の前記ＭＯＳトランジスタのバックゲート電
位を安定させるためのみの第２の電源系統を構成する第
３及び第４の電源ラインとを備える。
少なくとも一つのＭＯＳトランジスタを備え該ＭＯＳト
ランジスタのスイッチング動作によって出力電流値を変
更可能に構成された電流源を半導体集積回路内に含む半
導体集積回路装置であって、前記電流源に接続され、前
記電流源を駆動するための第１の電圧を供給するための
第１及び第２の電源ラインと、前記電流源に接続され、
前記電流源の前記ＭＯＳトランジスタのバックゲート電
位を安定させるためのみの第２の電源系統を構成する第
３及び第４の電源ラインとを備える。
【００２０】第４の発明に係る半導体集積回路装置は、
第３の発明の半導体集積回路装置において、前記第２の
電源系統の電圧変動が、前記第１の電源系統の電圧変動
よりも小さいことを特徴とする。
第３の発明の半導体集積回路装置において、前記第２の
電源系統の電圧変動が、前記第１の電源系統の電圧変動
よりも小さいことを特徴とする。
【００２１】第５の発明に係る半導体集積回路装置は、
第３の発明の半導体集積回路装置において、前記半導体
集積回路内に設けられ、前記第３及び第４の電源ライン
に接続され、前記第２の電源系統に電圧を供給する定電
圧電源をさらに備えて構成される。
第３の発明の半導体集積回路装置において、前記半導体
集積回路内に設けられ、前記第３及び第４の電源ライン
に接続され、前記第２の電源系統に電圧を供給する定電
圧電源をさらに備えて構成される。
【００２２】第６の発明に係る半導体集積回路装置は、
第３の発明の半導体集積回路装置において、前記第１の
電源ライン及び前記第３の電源ラインが接続されている
ことを特徴とする。
第３の発明の半導体集積回路装置において、前記第１の
電源ライン及び前記第３の電源ラインが接続されている
ことを特徴とする。
【００２３】第７の発明に係る半導体集積回路装置は、
第６の発明の半導体集積回路において、前記電流源は、
第１及び第２の電源ラインに接続された所定の電流経路
中に挿入された第１の定電流源をさらに備え、前記ＭＯ
Ｓトランジスタは、スイッチング動作を制御するための
制御信号が入力されるゲート、前記所定の電流経路中に
直列に挿入されたソースとドレイン、及び前記第４の電
源ラインに接続されたバックゲートを持つ第１のＭＯＳ
トランジスタを含むことを特徴とする。
第６の発明の半導体集積回路において、前記電流源は、
第１及び第２の電源ラインに接続された所定の電流経路
中に挿入された第１の定電流源をさらに備え、前記ＭＯ
Ｓトランジスタは、スイッチング動作を制御するための
制御信号が入力されるゲート、前記所定の電流経路中に
直列に挿入されたソースとドレイン、及び前記第４の電
源ラインに接続されたバックゲートを持つ第１のＭＯＳ
トランジスタを含むことを特徴とする。
【００２４】第８の発明に係る半導体集積回路装置は、
第７の発明の半導体集積回路装置において、前記定電圧
電源は、前記第１の電源ラインに接続された一方端及び
他方端を持ち、前記第１の定電流源と同じ構成の第２の
定電流源と、前記第４の電源ラインに接続されたゲー
ト、前記第２の定電流源の前記他方端に接続されたソー
ス及び前記第２の電源ラインに接続されたドレインを持
ち、前記第１のＭＯＳトランジスタと同一導電型の第２
のＭＯＳトランジスタとを備え、前記第２のＭＯＳトラ
ンジスタのソースと前記第１の電源ラインとの間で前記
第２の電源系統に供給する電圧を発生することを特徴と
する。
第７の発明の半導体集積回路装置において、前記定電圧
電源は、前記第１の電源ラインに接続された一方端及び
他方端を持ち、前記第１の定電流源と同じ構成の第２の
定電流源と、前記第４の電源ラインに接続されたゲー
ト、前記第２の定電流源の前記他方端に接続されたソー
ス及び前記第２の電源ラインに接続されたドレインを持
ち、前記第１のＭＯＳトランジスタと同一導電型の第２
のＭＯＳトランジスタとを備え、前記第２のＭＯＳトラ
ンジスタのソースと前記第１の電源ラインとの間で前記
第２の電源系統に供給する電圧を発生することを特徴と
する。
【００２５】
【作用】第１の発明におけるＭＯＳトランジスタのバッ
クゲートには、第３の電源ラインを通じてバックゲート
電位が与えられる。この第３の電源ラインはＭＯＳトラ
ンジスタのバックゲートにのみ接続されているため第１
及び第２の電源ライン間の電圧変動が第３の電源ライン
に影響を与えず、第１及び第２の電源ライン間の電圧よ
りも、第１の電源ラインとバックゲートの間の電圧また
は第２の電源ラインとバックゲートとの間の電圧の方が
電圧変動が少なくなるように構成でき、スイッチング時
における第１及び第２の電源ライン間の電圧変動によっ
て、ＭＯＳトランジスタのバックゲートの電圧が変動す
るのを緩和することができ、ＭＯＳトランジスタの動作
の安定性を向上することができる。
クゲートには、第３の電源ラインを通じてバックゲート
電位が与えられる。この第３の電源ラインはＭＯＳトラ
ンジスタのバックゲートにのみ接続されているため第１
及び第２の電源ライン間の電圧変動が第３の電源ライン
に影響を与えず、第１及び第２の電源ライン間の電圧よ
りも、第１の電源ラインとバックゲートの間の電圧また
は第２の電源ラインとバックゲートとの間の電圧の方が
電圧変動が少なくなるように構成でき、スイッチング時
における第１及び第２の電源ライン間の電圧変動によっ
て、ＭＯＳトランジスタのバックゲートの電圧が変動す
るのを緩和することができ、ＭＯＳトランジスタの動作
の安定性を向上することができる。
【００２６】第２の発明におけるＭＯＳトランジスタ
は、そのソース及びバックゲートを定電流源の他方端に
接続したいるので、ＭＯＳトランジスタのスイッチング
動作によって第１及び第２の電源ライン間の電圧が変動
しても、ＭＯＳトランジスタのバックゲートの電圧を安
定に保つことができ、ＭＯＳトランジスタの動作を安定
させることができる。
は、そのソース及びバックゲートを定電流源の他方端に
接続したいるので、ＭＯＳトランジスタのスイッチング
動作によって第１及び第２の電源ライン間の電圧が変動
しても、ＭＯＳトランジスタのバックゲートの電圧を安
定に保つことができ、ＭＯＳトランジスタの動作を安定
させることができる。
【００２７】第３の発明における電流源は、ＭＯＳトラ
ンジスタのバックゲートが第３及び第４の電源ラインか
ら供給される電圧によって与えられ、この第３及び第４
の電源ラインによって構成された第２の電源系統はＭＯ
Ｓトランジスタのバックゲートにのみ電圧を供給するの
で、ＭＯＳトランジスタのスイッチング動作等による第
１の電源系統の電圧変動に関わらずバックゲートの電位
を安定させることができる。そのため、ＭＯＳトランジ
スタのスイッチング動作等によって第１の電源系統の電
圧が変動しても、ＭＯＳトランジスタの動作を安定に保
つことができる。
ンジスタのバックゲートが第３及び第４の電源ラインか
ら供給される電圧によって与えられ、この第３及び第４
の電源ラインによって構成された第２の電源系統はＭＯ
Ｓトランジスタのバックゲートにのみ電圧を供給するの
で、ＭＯＳトランジスタのスイッチング動作等による第
１の電源系統の電圧変動に関わらずバックゲートの電位
を安定させることができる。そのため、ＭＯＳトランジ
スタのスイッチング動作等によって第１の電源系統の電
圧が変動しても、ＭＯＳトランジスタの動作を安定に保
つことができる。
【００２８】第４の発明における第２の電源系統の電圧
変動が第１の電源系統の電圧変動より小さくすることに
よって、さらにＭＯＳトランジスタの動作が安定して、
電流源の動作も安定する。
変動が第１の電源系統の電圧変動より小さくすることに
よって、さらにＭＯＳトランジスタの動作が安定して、
電流源の動作も安定する。
【００２９】第５の発明における定電圧電源は、半導体
集積回路内に設けられているので、半導体集積回路装置
に１つの系統の電圧を外部から供給することで電流源を
構成するＭＯＳトランジスタのバックゲートに第２の電
源系統を使って電圧を供給しながら半導体集積回路装置
中の電流源を動作させることができる。
集積回路内に設けられているので、半導体集積回路装置
に１つの系統の電圧を外部から供給することで電流源を
構成するＭＯＳトランジスタのバックゲートに第２の電
源系統を使って電圧を供給しながら半導体集積回路装置
中の電流源を動作させることができる。
【００３０】第６の発明における第１及び第３の電源ラ
インが接続されているので、半導体集積回路に電圧を供
給するための端子及び電源ラインを削減することができ
る。
インが接続されているので、半導体集積回路に電圧を供
給するための端子及び電源ラインを削減することができ
る。
【００３１】第７の発明におけるＭＯＳトランジスタの
バックゲートには、第２の電源系統を通じてバックゲー
ト電位が与えられる。この第２の電源系統はＭＯＳトラ
ンジスタのバックゲートにのみ接続されているため第１
及び第２の電源ライン間の電圧変動は第３及び第４の電
源ライン間の電圧に影響を与えず、第１の電源系統の電
圧変動よりも、第２の電源系統の電圧変動が少なくなる
ように構成でき、スイッチング時における第１及び第２
の電源ライン間の電圧変動によって、ＭＯＳトランジス
タのバックゲートの電圧が変動するのを緩和することが
でき、ＭＯＳトランジスタの動作の安定性を向上するこ
とができる。
バックゲートには、第２の電源系統を通じてバックゲー
ト電位が与えられる。この第２の電源系統はＭＯＳトラ
ンジスタのバックゲートにのみ接続されているため第１
及び第２の電源ライン間の電圧変動は第３及び第４の電
源ライン間の電圧に影響を与えず、第１の電源系統の電
圧変動よりも、第２の電源系統の電圧変動が少なくなる
ように構成でき、スイッチング時における第１及び第２
の電源ライン間の電圧変動によって、ＭＯＳトランジス
タのバックゲートの電圧が変動するのを緩和することが
でき、ＭＯＳトランジスタの動作の安定性を向上するこ
とができる。
【００３２】第８の発明における第２の定電圧電源は、
第２の定電流源と第２のＭＯＳトランジスタで構成され
ており、第１の定電流源と第１のＭＯＳトランジスタと
同じ製造工程で半導体集積回路中に形成することができ
る。
第２の定電流源と第２のＭＯＳトランジスタで構成され
ており、第１の定電流源と第１のＭＯＳトランジスタと
同じ製造工程で半導体集積回路中に形成することができ
る。
【００３３】
実施例１．以下、この発明の第１実施例による半導体集
積回路装置について図１乃至図３を用いて説明する。図
１は、の発明の第１実施例による半導体集積回路装置の
構成を示すブロック図である。図１において、１は半導
体集積回路装置を構成する半導体集積回路、２は半導体
集積回路１内に形成されて電流源以外の回路が形成され
ているブロック、３は半導体集積回路１内に形成されて
複数の電流源が設けられている電流源ブロック、４は半
導体集積回路１に外部から電流源以外の回路が形成され
ているブロック２及び電流源が形成されているブロック
３に駆動電圧を供給するための定電圧電源、５は半導体
集積回路１に外部から電流源ブロック３の電流源の動作
を安定させるための電圧を供給するための定電流電源で
ある。ブロック３内の電流源は、ＭＯＳトランジスタで
スイッチングして電流のオンオフ、あるいは電流値の変
更が可能な電流源である。
積回路装置について図１乃至図３を用いて説明する。図
１は、の発明の第１実施例による半導体集積回路装置の
構成を示すブロック図である。図１において、１は半導
体集積回路装置を構成する半導体集積回路、２は半導体
集積回路１内に形成されて電流源以外の回路が形成され
ているブロック、３は半導体集積回路１内に形成されて
複数の電流源が設けられている電流源ブロック、４は半
導体集積回路１に外部から電流源以外の回路が形成され
ているブロック２及び電流源が形成されているブロック
３に駆動電圧を供給するための定電圧電源、５は半導体
集積回路１に外部から電流源ブロック３の電流源の動作
を安定させるための電圧を供給するための定電流電源で
ある。ブロック３内の電流源は、ＭＯＳトランジスタで
スイッチングして電流のオンオフ、あるいは電流値の変
更が可能な電流源である。
【００３４】半導体集積回路１内のブロック２，３に形
成されている回路は、定電圧電源４から供給される駆動
電圧で動作する。この駆動電圧は、半導体集積回路１と
定電圧電源４とを接続する電源ライン４ａ，４ｂを通し
て半導体集積回路１に供給される。さらに、電源ライン
４ａ，４ｂにそれぞれ接続される半導体集積回路１内に
設けられた電源ライン４ｃ，４ｄを通して、駆動電圧が
ブロック２，３に供給される。また、半導体集積回路１
には、定電圧電源５から電源ライン５ａ，５ｂを通し
て、電流源ブロック３内の電流源の動作を安定させるた
めの電圧が供給される。さらに、その電圧は、電源ライ
ン５ａ，５ｂにそれぞれ接続される半導体集積回路１内
に設けられた電源ライン４ｃ，５ｄを通して、ブロック
３に供給される。
成されている回路は、定電圧電源４から供給される駆動
電圧で動作する。この駆動電圧は、半導体集積回路１と
定電圧電源４とを接続する電源ライン４ａ，４ｂを通し
て半導体集積回路１に供給される。さらに、電源ライン
４ａ，４ｂにそれぞれ接続される半導体集積回路１内に
設けられた電源ライン４ｃ，４ｄを通して、駆動電圧が
ブロック２，３に供給される。また、半導体集積回路１
には、定電圧電源５から電源ライン５ａ，５ｂを通し
て、電流源ブロック３内の電流源の動作を安定させるた
めの電圧が供給される。さらに、その電圧は、電源ライ
ン５ａ，５ｂにそれぞれ接続される半導体集積回路１内
に設けられた電源ライン４ｃ，５ｄを通して、ブロック
３に供給される。
【００３５】例えば、電流源のスイッチングがＭＯＳト
ランジスタで行われている場合、そのＭＯＳトランジス
タのバックゲートの電位を定電圧電源５の電圧によって
与えることで、電流源ブロック３内のＭＯＳトランジス
タのバックゲートの電位を安定化させることができる。
例えば、電流源ブロック３でスイッチングを行った際
に、電源ライン４ｃ，４ｄ間の電圧が変動することがあ
っても、その電圧変動は４ｃ，５ｄ間の電圧には影響を
与えず、バックゲート電位は安定する。そのため、電流
源ブロック３内の電流源を構成しているＭＯＳトランジ
スタの動作を安定させることができ、電流源の出力電流
に生じるリンギングやノイズの発生を抑制することがで
きる。また、図１に示した半導体集積回路１は電源電圧
ＶDDを供給する電源ライン４ｃを定電圧電源４，５で共
用しているで、半導体集積回路１内の電源ラインの数を
削減でき、また、電源ライン４ａ，５ａが接続される端
子を一つにすることができ、端子数を削減できる。
ランジスタで行われている場合、そのＭＯＳトランジス
タのバックゲートの電位を定電圧電源５の電圧によって
与えることで、電流源ブロック３内のＭＯＳトランジス
タのバックゲートの電位を安定化させることができる。
例えば、電流源ブロック３でスイッチングを行った際
に、電源ライン４ｃ，４ｄ間の電圧が変動することがあ
っても、その電圧変動は４ｃ，５ｄ間の電圧には影響を
与えず、バックゲート電位は安定する。そのため、電流
源ブロック３内の電流源を構成しているＭＯＳトランジ
スタの動作を安定させることができ、電流源の出力電流
に生じるリンギングやノイズの発生を抑制することがで
きる。また、図１に示した半導体集積回路１は電源電圧
ＶDDを供給する電源ライン４ｃを定電圧電源４，５で共
用しているで、半導体集積回路１内の電源ラインの数を
削減でき、また、電源ライン４ａ，５ａが接続される端
子を一つにすることができ、端子数を削減できる。
【００３６】次に、電流源ブロック３の構成要素である
電流源の構成について図２及び図３を用いて説明する。
図２は、この発明の第１実施例による電流源の構成の一
例を示す回路図である。図２において、Ｍ１は電流源の
出力電流のオンオフを行うためにスイッチングを行うＮ
ＭＯＳトランジスタ、Ｍ２は定電流源９を構成している
ＮＭＯＳトランジスタである。
電流源の構成について図２及び図３を用いて説明する。
図２は、この発明の第１実施例による電流源の構成の一
例を示す回路図である。図２において、Ｍ１は電流源の
出力電流のオンオフを行うためにスイッチングを行うＮ
ＭＯＳトランジスタ、Ｍ２は定電流源９を構成している
ＮＭＯＳトランジスタである。
【００３７】ＮＭＯＳトランジスタＭ２のソース及びバ
ックゲートは電源ライン４ｄに接続され、そのゲートは
バイアス電圧端子６が接続されている。トランジスタＭ
２のゲートには、トランジスタＭ２が常に飽和領域で動
作するような電圧Biasが印加されている。
ックゲートは電源ライン４ｄに接続され、そのゲートは
バイアス電圧端子６が接続されている。トランジスタＭ
２のゲートには、トランジスタＭ２が常に飽和領域で動
作するような電圧Biasが印加されている。
【００３８】ＮＭＯＳトランジスタＭ１のソースはＮＭ
ＯＳトランジスタＭ２のドレインに接続され、ＮＭＯＳ
トランジスタＭ１のドレインは電流出力端子７に接続さ
れている。また、ＮＭＯＳトランジスタＭ１のゲート
は、制御信号ＶGが入力される入力端子８に接続され、
ＮＭＯＳトランジスタＭ１のバックゲートは、バックゲ
ート電圧ＶBKを与えるためにのみ設けられた電源ライン
５ｄに接続される。
ＯＳトランジスタＭ２のドレインに接続され、ＮＭＯＳ
トランジスタＭ１のドレインは電流出力端子７に接続さ
れている。また、ＮＭＯＳトランジスタＭ１のゲート
は、制御信号ＶGが入力される入力端子８に接続され、
ＮＭＯＳトランジスタＭ１のバックゲートは、バックゲ
ート電圧ＶBKを与えるためにのみ設けられた電源ライン
５ｄに接続される。
【００３９】図には示されていないが、電流出力端子７
から出力された電流Ｉoutは電源ライン４ｃに流れる。
つまり、ＮＭＯＳトランジスタＭ１，Ｍ２は、電源ライ
ン４ｃ，４ｄ間に設けられ、電流Ｉoutを流す電流経路
に直列に挿入されていることになる。
から出力された電流Ｉoutは電源ライン４ｃに流れる。
つまり、ＮＭＯＳトランジスタＭ１，Ｍ２は、電源ライ
ン４ｃ，４ｄ間に設けられ、電流Ｉoutを流す電流経路
に直列に挿入されていることになる。
【００４０】ＮＭＯＳトランジスタＭ１のバックゲート
の電圧ＶBKは、電源ライン４ｄとは別の電源ライン５ｄ
を通して与えられるため、電源ライン４ｃの変動に関わ
らず安定である。そのため、ＮＭＯＳトランジスタＭ１
のスイッチングによって電源ライン４ｃ、４ｄ間の電圧
が変動してもＭＯＳトランジスタＭ１の動作は安定で、
電流源は安定した出力電流Ｉoutを供給することができ
る。
の電圧ＶBKは、電源ライン４ｄとは別の電源ライン５ｄ
を通して与えられるため、電源ライン４ｃの変動に関わ
らず安定である。そのため、ＮＭＯＳトランジスタＭ１
のスイッチングによって電源ライン４ｃ、４ｄ間の電圧
が変動してもＭＯＳトランジスタＭ１の動作は安定で、
電流源は安定した出力電流Ｉoutを供給することができ
る。
【００４１】図３は、この発明の第１実施例による電流
源の構成の他の例を示す回路図である。図３において、
Ｍ３はＮＭＯＳトランジスタＭ２と同一サイズのスイッ
チング用のＮＭＯＳトランジスタであり、その他ＮＭＯ
ＳトランジスタＭ１、Ｍ２の接続は図２の電流源と同様
である。ＮＭＯＳトランジスタＭ３のソースは、ＮＭＯ
ＳトランジスタＭ２のドレインに接続され、ＮＭＯＳト
ランジスタＭ３のドレインは電流出力端子１７に接続さ
れている。ＮＭＯＳトランジスタＭ３のバックゲートは
電源ライン５ｄに接続され、ＮＭＯＳトランジスタＭ３
のゲートは制御信号ＶGに対して相補的な制御信号バー
ＶGが与えられる入力端子１８に接続されている。図３
に示した電流源は、電流出力端子７，１７からそれぞれ
図２４に示すような相補的な出力電流Ｉout，バーＩout
を出力する。ＮＭＯＳトランジスタＭ１，Ｍ３のバック
ゲートＶBKを取り出してチップ外の安定なバイアス系に
接続しているため、ＮＭＯＳトランジスタＭ１，Ｍ３の
バックゲート電位は安定し、電流源は安定した出力電流
Ｉout，バーＩoutを出力することができる。
源の構成の他の例を示す回路図である。図３において、
Ｍ３はＮＭＯＳトランジスタＭ２と同一サイズのスイッ
チング用のＮＭＯＳトランジスタであり、その他ＮＭＯ
ＳトランジスタＭ１、Ｍ２の接続は図２の電流源と同様
である。ＮＭＯＳトランジスタＭ３のソースは、ＮＭＯ
ＳトランジスタＭ２のドレインに接続され、ＮＭＯＳト
ランジスタＭ３のドレインは電流出力端子１７に接続さ
れている。ＮＭＯＳトランジスタＭ３のバックゲートは
電源ライン５ｄに接続され、ＮＭＯＳトランジスタＭ３
のゲートは制御信号ＶGに対して相補的な制御信号バー
ＶGが与えられる入力端子１８に接続されている。図３
に示した電流源は、電流出力端子７，１７からそれぞれ
図２４に示すような相補的な出力電流Ｉout，バーＩout
を出力する。ＮＭＯＳトランジスタＭ１，Ｍ３のバック
ゲートＶBKを取り出してチップ外の安定なバイアス系に
接続しているため、ＮＭＯＳトランジスタＭ１，Ｍ３の
バックゲート電位は安定し、電流源は安定した出力電流
Ｉout，バーＩoutを出力することができる。
【００４２】実施例２．この発明の第２の実施例による
半導体集積回路装置について図４乃至図６を用いて説明
する。図４は、この発明の第２実施例による半導体集積
回路装置の構成を示すブロック図である。図２におい
て、１Ａは半導体集積回路装置を構成する半導体集積回
路、３Ａは半導体集積回路１Ａ内に形成され複数の電流
源が設けられている電流源ブロックであり、その他図１
と同一符号のものは図１のその符号のものに相当する部
分を示す。ブロック３Ａ内の電流源は、ＭＯＳトランジ
スタでスイッチングして電流のオンオフ、あるいは電流
値の変更が可能な電流源である。
半導体集積回路装置について図４乃至図６を用いて説明
する。図４は、この発明の第２実施例による半導体集積
回路装置の構成を示すブロック図である。図２におい
て、１Ａは半導体集積回路装置を構成する半導体集積回
路、３Ａは半導体集積回路１Ａ内に形成され複数の電流
源が設けられている電流源ブロックであり、その他図１
と同一符号のものは図１のその符号のものに相当する部
分を示す。ブロック３Ａ内の電流源は、ＭＯＳトランジ
スタでスイッチングして電流のオンオフ、あるいは電流
値の変更が可能な電流源である。
【００４３】半導体集積回路１Ａ内のブロック２，３Ａ
に形成されている回路は、定電圧電源４から供給される
駆動電圧で動作する。図４に示した半導体集積回路１が
図１の半導体集積回路１Ａと異なる部分は、グランド電
圧ＶSSを供給する電源ライン４ｄが電源ライン４ｂ，５
ｂに接続され、駆動電圧と電流源を安定させるための電
圧とを供給するために共通に使用されている点である。
駆動電圧は、半導体集積回路１と同様に、定電圧電源４
から電源ライン４ａ〜４ｄを通してブロック２，３Ａに
供給される。半導体集積回路１Ａには、定電圧電源５か
ら電源ライン５ａ，５ｂを通して、電流源ブロック３Ａ
内の電流源の動作を安定させるための電圧が供給され
る。さらに、その電圧は、半導体集積回路１Ａ内に設け
られるとともに電源ライン５ａ，５ｂにそれぞれ接続さ
れた電源ライン５ｃ，４ｄを通して、ブロック３Ａに供
給される。この場合にも第１実施例同様に、電流源ブロ
ック３Ａ内の電流源を構成しているＭＯＳトランジスタ
の動作を安定させることができ、電流源の出力電流に生
じるリンギングやノイズの発生を抑制することができ
る。また、図４に示した半導体集積回路１は接地電圧Ｖ
SSを供給する電源ライン４ｄを定電圧電源４，５で共用
しているで、半導体集積回路１内の電源ラインの数を削
減でき、また、電源ライン４ｂ，５ｂが接続される端子
を一つにすることができ、端子数を削減できる。
に形成されている回路は、定電圧電源４から供給される
駆動電圧で動作する。図４に示した半導体集積回路１が
図１の半導体集積回路１Ａと異なる部分は、グランド電
圧ＶSSを供給する電源ライン４ｄが電源ライン４ｂ，５
ｂに接続され、駆動電圧と電流源を安定させるための電
圧とを供給するために共通に使用されている点である。
駆動電圧は、半導体集積回路１と同様に、定電圧電源４
から電源ライン４ａ〜４ｄを通してブロック２，３Ａに
供給される。半導体集積回路１Ａには、定電圧電源５か
ら電源ライン５ａ，５ｂを通して、電流源ブロック３Ａ
内の電流源の動作を安定させるための電圧が供給され
る。さらに、その電圧は、半導体集積回路１Ａ内に設け
られるとともに電源ライン５ａ，５ｂにそれぞれ接続さ
れた電源ライン５ｃ，４ｄを通して、ブロック３Ａに供
給される。この場合にも第１実施例同様に、電流源ブロ
ック３Ａ内の電流源を構成しているＭＯＳトランジスタ
の動作を安定させることができ、電流源の出力電流に生
じるリンギングやノイズの発生を抑制することができ
る。また、図４に示した半導体集積回路１は接地電圧Ｖ
SSを供給する電源ライン４ｄを定電圧電源４，５で共用
しているで、半導体集積回路１内の電源ラインの数を削
減でき、また、電源ライン４ｂ，５ｂが接続される端子
を一つにすることができ、端子数を削減できる。
【００４４】次に、電流源ブロック３Ａの構成要素であ
る電流源の構成について図５及び図６を用いて説明す
る。図５は、この発明の第２実施例による電流源の構成
の一例を示す回路図である。図５において、Ｍ４は電流
源の出力電流のオンオフを行うためにスイッチングを行
うＰＭＯＳトランジスタ、Ｍ５は定電流源２９を構成し
ているＰＭＯＳトランジスタである。
る電流源の構成について図５及び図６を用いて説明す
る。図５は、この発明の第２実施例による電流源の構成
の一例を示す回路図である。図５において、Ｍ４は電流
源の出力電流のオンオフを行うためにスイッチングを行
うＰＭＯＳトランジスタ、Ｍ５は定電流源２９を構成し
ているＰＭＯＳトランジスタである。
【００４５】ＰＭＯＳトランジスタＭ５のソース及びバ
ックゲートは電源ライン４ｃに接続され、そのゲートは
バイアス電圧端子２６が接続されている。トランジスタ
Ｍ５のゲートには、バイアス電圧端子２６からトランジ
スタＭ５が常に飽和領域で動作するような電圧Biasが印
加されている。
ックゲートは電源ライン４ｃに接続され、そのゲートは
バイアス電圧端子２６が接続されている。トランジスタ
Ｍ５のゲートには、バイアス電圧端子２６からトランジ
スタＭ５が常に飽和領域で動作するような電圧Biasが印
加されている。
【００４６】ＰＭＯＳトランジスタＭ４のソースはＰＭ
ＯＳトランジスタＭ５のドレインに接続され、ＰＭＯＳ
トランジスタＭ４のドレインは電流出力端子２７に接続
されている。また、ＰＭＯＳトランジスタＭ４のゲート
は、制御信号ＶGが入力される入力端子２８に接続さ
れ、ＰＭＯＳトランジスタＭ４のバックゲートは、バッ
クゲート電圧ＶBKが与えられる電源ライン５ｃに接続さ
れる。
ＯＳトランジスタＭ５のドレインに接続され、ＰＭＯＳ
トランジスタＭ４のドレインは電流出力端子２７に接続
されている。また、ＰＭＯＳトランジスタＭ４のゲート
は、制御信号ＶGが入力される入力端子２８に接続さ
れ、ＰＭＯＳトランジスタＭ４のバックゲートは、バッ
クゲート電圧ＶBKが与えられる電源ライン５ｃに接続さ
れる。
【００４７】図には示されていないが、電流出力端子２
７から出力された電流Ｉoutは電源ライン４ｄに流れ
る。つまり、ＰＭＯＳトランジスタＭ４，Ｍ５は、電源
ライン４ｃ，４ｄ間に設けられ、電流Ｉoutを流す電流
経路に直列に挿入されていることになる。
７から出力された電流Ｉoutは電源ライン４ｄに流れ
る。つまり、ＰＭＯＳトランジスタＭ４，Ｍ５は、電源
ライン４ｃ，４ｄ間に設けられ、電流Ｉoutを流す電流
経路に直列に挿入されていることになる。
【００４８】ＰＭＯＳトランジスタＭ４のバックゲート
の電圧ＶBKは、電源ライン４ｃとは別の電源ライン５ｃ
を通して与えられるため、電源ライン４ｃの変動に関わ
らず安定である。そのため、ＰＭＯＳトランジスタＭ４
のスイッチングによって電源ライン４ｃ、４ｄ間の電圧
が変動してもＭＯＳトランジスタＭ４の動作は安定で、
電流源は安定した出力電流Ｉoutを供給することができ
る。
の電圧ＶBKは、電源ライン４ｃとは別の電源ライン５ｃ
を通して与えられるため、電源ライン４ｃの変動に関わ
らず安定である。そのため、ＰＭＯＳトランジスタＭ４
のスイッチングによって電源ライン４ｃ、４ｄ間の電圧
が変動してもＭＯＳトランジスタＭ４の動作は安定で、
電流源は安定した出力電流Ｉoutを供給することができ
る。
【００４９】図６は、この発明の第２実施例による電流
源の構成の他の例を示す回路図である。図６において、
Ｍ６はＰＭＯＳトランジスタＭ５と同一サイズのスイッ
チング用のＰＭＯＳトランジスタであり、その他ＰＭＯ
ＳトランジスタＭ４、Ｍ５の接続は図５の電流源と同様
である。ＰＭＯＳトランジスタＭ６のソースは、ＰＭＯ
ＳトランジスタＭ５のドレインに接続され、ＰＭＯＳト
ランジスタＭ６のドレインは電流出力端子３７に接続さ
れている。ＰＭＯＳトランジスタＭ６のバックゲートは
電源ライン５ｃに接続され、ＰＭＯＳトランジスタＭ６
のゲートは制御信号ＶGに対して相補的な制御信号バー
ＶGが与えられる入力端子３８に接続されている。図６
に示した電流源は、電流出力端子２７，３７からそれぞ
れ相補的な出力電流Ｉout，バーＩoutを出力する。ＰＭ
ＯＳトランジスタＭ４，Ｍ６のバックゲートＶBKを取り
出してチップ外の安定なバイアス系に接続しているた
め、ＰＭＯＳトランジスタＭ４，Ｍ６のバックゲート電
位は安定し、電流源は安定した出力電流Ｉout，バーＩ
outを出力することができる。
源の構成の他の例を示す回路図である。図６において、
Ｍ６はＰＭＯＳトランジスタＭ５と同一サイズのスイッ
チング用のＰＭＯＳトランジスタであり、その他ＰＭＯ
ＳトランジスタＭ４、Ｍ５の接続は図５の電流源と同様
である。ＰＭＯＳトランジスタＭ６のソースは、ＰＭＯ
ＳトランジスタＭ５のドレインに接続され、ＰＭＯＳト
ランジスタＭ６のドレインは電流出力端子３７に接続さ
れている。ＰＭＯＳトランジスタＭ６のバックゲートは
電源ライン５ｃに接続され、ＰＭＯＳトランジスタＭ６
のゲートは制御信号ＶGに対して相補的な制御信号バー
ＶGが与えられる入力端子３８に接続されている。図６
に示した電流源は、電流出力端子２７，３７からそれぞ
れ相補的な出力電流Ｉout，バーＩoutを出力する。ＰＭ
ＯＳトランジスタＭ４，Ｍ６のバックゲートＶBKを取り
出してチップ外の安定なバイアス系に接続しているた
め、ＰＭＯＳトランジスタＭ４，Ｍ６のバックゲート電
位は安定し、電流源は安定した出力電流Ｉout，バーＩ
outを出力することができる。
【００５０】実施例３．この発明の第３の実施例による
半導体集積回路装置について図７乃至図９を用いて説明
する。図７は、の発明の第３実施例による半導体集積回
路装置の構成を示すブロック図である。図７において、
１Ｂは半導体集積回路装置を構成する半導体集積回路、
５０は半導体集積回路１Ｂ内に形成され電流源ブロック
３の電流源の動作を安定させるための電圧を供給するた
めの定電圧電源であり、その他図１と同一符号のものは
図１の同一符号のものに相当する部分である。
半導体集積回路装置について図７乃至図９を用いて説明
する。図７は、の発明の第３実施例による半導体集積回
路装置の構成を示すブロック図である。図７において、
１Ｂは半導体集積回路装置を構成する半導体集積回路、
５０は半導体集積回路１Ｂ内に形成され電流源ブロック
３の電流源の動作を安定させるための電圧を供給するた
めの定電圧電源であり、その他図１と同一符号のものは
図１の同一符号のものに相当する部分である。
【００５１】半導体集積回路１Ｂ内のブロック２，３に
形成されている回路は、図１に示した半導体集積回路１
と同様に、定電圧電源４から電源ライン４ａ〜４ｄを通
して供給される駆動電圧で動作する。
形成されている回路は、図１に示した半導体集積回路１
と同様に、定電圧電源４から電源ライン４ａ〜４ｄを通
して供給される駆動電圧で動作する。
【００５２】また、半導体集積回路１Ｂ内に設けられた
定電圧電源５０から電源ライン５１，４ｃを通して、電
流源ブロック３内の電流源の動作を安定させるための電
圧が供給される。
定電圧電源５０から電源ライン５１，４ｃを通して、電
流源ブロック３内の電流源の動作を安定させるための電
圧が供給される。
【００５３】電流源のスイッチングがＭＯＳトランジス
タで行われている場合、そのＭＯＳトランジスタのバッ
クゲートの電位を定電圧電源５０の電圧によって与える
ことで、電流源ブロック３内のＭＯＳトランジスタのバ
ックゲートの電位を安定化させることができる。例え
ば、電流源ブロック３でスイッチングを行った際に、電
源ライン４ｃ，４ｄ間の電圧が変動することがあって
も、その電圧変動は電源ライン４ｃ，５１間の電圧には
影響を与えず、バックゲート電位は安定する。そのた
め、電流源ブロック３内の電流源を構成しているＭＯＳ
トランジスタの動作を安定させることができ、電流源の
出力電流に生じるリンギングやノイズの発生を抑制する
ことができる。また、上記のように半導体集積回路１内
に定電圧電源５０を形成することによって、半導体集積
回路１に１つの外部定電圧電源４０を接続して駆動電圧
を供給すれば電流源のＭＯＳトランジスタのバックゲー
ト電圧を安定させる電圧を得ることができ、第１及び第
２実施例による半導体集積回路装置のように外部に２つ
の定電圧電源を接続せずに済み、半導体集積回路装置の
使用が容易になる。
タで行われている場合、そのＭＯＳトランジスタのバッ
クゲートの電位を定電圧電源５０の電圧によって与える
ことで、電流源ブロック３内のＭＯＳトランジスタのバ
ックゲートの電位を安定化させることができる。例え
ば、電流源ブロック３でスイッチングを行った際に、電
源ライン４ｃ，４ｄ間の電圧が変動することがあって
も、その電圧変動は電源ライン４ｃ，５１間の電圧には
影響を与えず、バックゲート電位は安定する。そのた
め、電流源ブロック３内の電流源を構成しているＭＯＳ
トランジスタの動作を安定させることができ、電流源の
出力電流に生じるリンギングやノイズの発生を抑制する
ことができる。また、上記のように半導体集積回路１内
に定電圧電源５０を形成することによって、半導体集積
回路１に１つの外部定電圧電源４０を接続して駆動電圧
を供給すれば電流源のＭＯＳトランジスタのバックゲー
ト電圧を安定させる電圧を得ることができ、第１及び第
２実施例による半導体集積回路装置のように外部に２つ
の定電圧電源を接続せずに済み、半導体集積回路装置の
使用が容易になる。
【００５４】次に、定電圧電源５０の構成について図８
及び図９を用いて説明する。図８は、この発明の第３実
施例による半導体集積回路装置内に設けられる定電圧電
源の構成の一例を示す回路図である。図８において、Ｍ
８は電源ライン４ｄに接続されたソース及びバックゲー
トとバイアス電圧端子５６に接続されたゲートと電圧出
力端子５１に接続されたドレインとを持つＮＭＯＳトラ
ンジスタ、Ｍ７はＮＭＯＳトランジスタＭ８のドレイン
に接続されたソースと電源ライン４ｃに接続されたドレ
インとバイアス電圧Bias２が与えられるバイアス電圧端
子５３に接続されたゲートとを持つＮＭＯＳトランジス
タである。ＮＭＯＳトランジスタＭ８は定電流源を構成
している。なお、ここでは、バイアス電圧端子５３に与
えられるバイアス電圧Bias２は、ＮＭＯＳトランジスタ
Ｍ７が動作する一定の電圧であればよい。このとき、Ｎ
ＭＯＳトランジスタＭ７には、ＮＭＯＳトランジスタＭ
８を通して一定のドレイン電流が流れるため、電圧出力
端子５１と電源ライン４ｃ間の電圧には電圧変動が起き
ず電圧出力端子５１からバックゲートは安定な電位に保
つ電圧を出力できる。
及び図９を用いて説明する。図８は、この発明の第３実
施例による半導体集積回路装置内に設けられる定電圧電
源の構成の一例を示す回路図である。図８において、Ｍ
８は電源ライン４ｄに接続されたソース及びバックゲー
トとバイアス電圧端子５６に接続されたゲートと電圧出
力端子５１に接続されたドレインとを持つＮＭＯＳトラ
ンジスタ、Ｍ７はＮＭＯＳトランジスタＭ８のドレイン
に接続されたソースと電源ライン４ｃに接続されたドレ
インとバイアス電圧Bias２が与えられるバイアス電圧端
子５３に接続されたゲートとを持つＮＭＯＳトランジス
タである。ＮＭＯＳトランジスタＭ８は定電流源を構成
している。なお、ここでは、バイアス電圧端子５３に与
えられるバイアス電圧Bias２は、ＮＭＯＳトランジスタ
Ｍ７が動作する一定の電圧であればよい。このとき、Ｎ
ＭＯＳトランジスタＭ７には、ＮＭＯＳトランジスタＭ
８を通して一定のドレイン電流が流れるため、電圧出力
端子５１と電源ライン４ｃ間の電圧には電圧変動が起き
ず電圧出力端子５１からバックゲートは安定な電位に保
つ電圧を出力できる。
【００５５】また、ＮＭＯＳトランジスタＭ７は、図２
に示したＮＭＯＳトランジスタＭ１と同一サイズのトラ
ンジスタであり、ＮＭＯＳトランジスタＭ８は、図２に
示したＮＭＯＳトランジスタＭ２と同一サイズのトラン
ジスタである。そのため定電圧電源５０は電流源ブロッ
ク３と同一のプロセスで形成することができ製造が容易
である。
に示したＮＭＯＳトランジスタＭ１と同一サイズのトラ
ンジスタであり、ＮＭＯＳトランジスタＭ８は、図２に
示したＮＭＯＳトランジスタＭ２と同一サイズのトラン
ジスタである。そのため定電圧電源５０は電流源ブロッ
ク３と同一のプロセスで形成することができ製造が容易
である。
【００５６】図９は、この発明の第３実施例による半導
体集積回路装置内に設けられる定電圧電源の構成の他の
例を示す回路図である。図９において、Ｍ９は、ＮＭＯ
ＳトランジスタＭ７と同様に、ＮＭＯＳトランジスタＭ
８のドレインに接続されたソースと電源ライン４ｃに接
続されたドレインとバイアス電圧が与えられるバイアス
電圧端子５７に接続されたゲートとを持つＮＭＯＳトラ
ンジスタである。図９に示した回路は、図３に示した電
流源と同じ回路構成である。トランジスタＭ７，Ｍ９の
ゲートにはバイアス電圧端子５３，５７を通してスイッ
チング動作による電流変動が起きないように一定の同相
電圧（ＶG＋バーＶG）／２を各々印加する。トランジス
タＭ８には、バイアス電圧端子５６から図３の回路と同
様のバイアス電圧Biasを印加して定電流源として用い
る。
体集積回路装置内に設けられる定電圧電源の構成の他の
例を示す回路図である。図９において、Ｍ９は、ＮＭＯ
ＳトランジスタＭ７と同様に、ＮＭＯＳトランジスタＭ
８のドレインに接続されたソースと電源ライン４ｃに接
続されたドレインとバイアス電圧が与えられるバイアス
電圧端子５７に接続されたゲートとを持つＮＭＯＳトラ
ンジスタである。図９に示した回路は、図３に示した電
流源と同じ回路構成である。トランジスタＭ７，Ｍ９の
ゲートにはバイアス電圧端子５３，５７を通してスイッ
チング動作による電流変動が起きないように一定の同相
電圧（ＶG＋バーＶG）／２を各々印加する。トランジス
タＭ８には、バイアス電圧端子５６から図３の回路と同
様のバイアス電圧Biasを印加して定電流源として用い
る。
【００５７】この場合、ＮＭＯＳトランジスタＭ７，Ｍ
９には一定の電圧が印加されているので一定のドレイン
電流が流れ、ＮＭＯＳトランジスタＭ７，Ｍ９のバック
ゲートが接続されている電圧出力端子５１と電源ライン
４ｃとの間の電圧には電圧変動が起きず、電圧出力端子
５１と電源ライン４ｃとの間の電圧は安定している。従
って、図７に示す電流源ブロック３に安定な電圧を供給
することができる。
９には一定の電圧が印加されているので一定のドレイン
電流が流れ、ＮＭＯＳトランジスタＭ７，Ｍ９のバック
ゲートが接続されている電圧出力端子５１と電源ライン
４ｃとの間の電圧には電圧変動が起きず、電圧出力端子
５１と電源ライン４ｃとの間の電圧は安定している。従
って、図７に示す電流源ブロック３に安定な電圧を供給
することができる。
【００５８】実施例４．次に、この発明の第４実施例に
よる半導体集積回路装置について図１０乃至図１２を用
いて説明する。図１０はこの発明の第４実施例による半
導体集積回路装置の構成を示すブロック図である。図１
０において、１Ｃは半導体集積回路装置を構成する半導
体集積回路、６０は半導体集積回路１Ｃ内に形成され電
流源ブロック３の電流源の動作を安定させるための電圧
を供給するための定電圧電源であり、その他図４と同一
符号のものは図４の同一符号のものに相当する部分であ
る。
よる半導体集積回路装置について図１０乃至図１２を用
いて説明する。図１０はこの発明の第４実施例による半
導体集積回路装置の構成を示すブロック図である。図１
０において、１Ｃは半導体集積回路装置を構成する半導
体集積回路、６０は半導体集積回路１Ｃ内に形成され電
流源ブロック３の電流源の動作を安定させるための電圧
を供給するための定電圧電源であり、その他図４と同一
符号のものは図４の同一符号のものに相当する部分であ
る。
【００５９】半導体集積回路１Ｃ内のブロック２，３Ａ
に形成されている回路は、図４に示した半導体集積回路
１Ａと同様に、定電圧電源４から電源ライン４ａ〜４ｄ
を通して供給される駆動電圧で動作する。
に形成されている回路は、図４に示した半導体集積回路
１Ａと同様に、定電圧電源４から電源ライン４ａ〜４ｄ
を通して供給される駆動電圧で動作する。
【００６０】また、半導体集積回路１Ｃ内に設けられた
定電圧電源６０から電源ライン６１，４ｄを通して、電
流源ブロック３Ａ内の電流源の動作を安定させるための
電圧が供給される。電流源のスイッチングがＭＯＳトラ
ンジスタで行われている場合、そのＭＯＳトランジスタ
のバックゲートの電位を定電圧電源６０の電圧によって
与えることで、電流源ブロック３Ａ内のＭＯＳトランジ
スタのバックゲートの電位を安定化させることができ
る。例えば、電流源ブロック３Ａでスイッチングを行っ
た際に、電源ライン４ｃ，４ｄ間の電圧が変動すること
があっても、その電圧変動は電源ライン４ｄ，６１間の
電圧には影響を与えず、バックゲート電位は安定する。
そのため、電流源ブロック３Ａ内の電流源を構成してい
るＭＯＳトランジスタの動作を安定させることができ、
電流源の出力電流に生じるリンギングやノイズの発生を
抑制することができる。
定電圧電源６０から電源ライン６１，４ｄを通して、電
流源ブロック３Ａ内の電流源の動作を安定させるための
電圧が供給される。電流源のスイッチングがＭＯＳトラ
ンジスタで行われている場合、そのＭＯＳトランジスタ
のバックゲートの電位を定電圧電源６０の電圧によって
与えることで、電流源ブロック３Ａ内のＭＯＳトランジ
スタのバックゲートの電位を安定化させることができ
る。例えば、電流源ブロック３Ａでスイッチングを行っ
た際に、電源ライン４ｃ，４ｄ間の電圧が変動すること
があっても、その電圧変動は電源ライン４ｄ，６１間の
電圧には影響を与えず、バックゲート電位は安定する。
そのため、電流源ブロック３Ａ内の電流源を構成してい
るＭＯＳトランジスタの動作を安定させることができ、
電流源の出力電流に生じるリンギングやノイズの発生を
抑制することができる。
【００６１】次に、定電圧電源６０の構成について図１
１及び図１２を用いて説明する。図１１は、この発明の
第４実施例による半導体集積回路装置内に設けられる定
電圧電源の構成の一例を示す回路図である。図１１にお
いて、Ｍ１１は電源ライン４ｃに接続されたソース及び
バックゲートとバイアス電圧端子６６に接続されたゲー
トと電圧出力端子６１に接続されたドレインとを持つＰ
ＭＯＳトランジスタ、Ｍ１０はＰＭＯＳトランジスタＭ
１１のドレインに接続されたソースと電源ライン４ｄに
接続されたドレインとバイアス電圧Bias３が与えられる
バイアス電圧端子６３に接続されたゲートとを持つＰＭ
ＯＳトランジスタである。ＰＭＯＳトランジスタＭ１１
は定電流源を構成している。なお、ここでは、バイアス
電圧端子６３に与えられるバイアス電圧Bias３は、ＰＭ
ＯＳトランジスタＭ１０が動作する一定の電圧であれば
よい。このとき、ＰＭＯＳトランジスタＭ１０には、Ｐ
ＭＯＳトランジスタＭ１１を通して一定のドレイン電流
が流れるため、電圧出力端子６１と電源ライン４ｄとの
間の電圧には電圧変動が起きず、電圧出力端子６１から
バックゲートを安定な電位に保つ電圧を出力できる。
１及び図１２を用いて説明する。図１１は、この発明の
第４実施例による半導体集積回路装置内に設けられる定
電圧電源の構成の一例を示す回路図である。図１１にお
いて、Ｍ１１は電源ライン４ｃに接続されたソース及び
バックゲートとバイアス電圧端子６６に接続されたゲー
トと電圧出力端子６１に接続されたドレインとを持つＰ
ＭＯＳトランジスタ、Ｍ１０はＰＭＯＳトランジスタＭ
１１のドレインに接続されたソースと電源ライン４ｄに
接続されたドレインとバイアス電圧Bias３が与えられる
バイアス電圧端子６３に接続されたゲートとを持つＰＭ
ＯＳトランジスタである。ＰＭＯＳトランジスタＭ１１
は定電流源を構成している。なお、ここでは、バイアス
電圧端子６３に与えられるバイアス電圧Bias３は、ＰＭ
ＯＳトランジスタＭ１０が動作する一定の電圧であれば
よい。このとき、ＰＭＯＳトランジスタＭ１０には、Ｐ
ＭＯＳトランジスタＭ１１を通して一定のドレイン電流
が流れるため、電圧出力端子６１と電源ライン４ｄとの
間の電圧には電圧変動が起きず、電圧出力端子６１から
バックゲートを安定な電位に保つ電圧を出力できる。
【００６２】また、ＰＭＯＳトランジスタＭ１０は、図
２に示したＰＭＯＳトランジスタＭ１と同一サイズのト
ランジスタであり、ＰＭＯＳトランジスタＭ１１は、図
３に示したＰＭＯＳトランジスタＭ２と同一サイズのト
ランジスタである。そのため定電圧電源６０は電流源ブ
ロック３Ａと同一のプロセスで形成することができ製造
が容易である。
２に示したＰＭＯＳトランジスタＭ１と同一サイズのト
ランジスタであり、ＰＭＯＳトランジスタＭ１１は、図
３に示したＰＭＯＳトランジスタＭ２と同一サイズのト
ランジスタである。そのため定電圧電源６０は電流源ブ
ロック３Ａと同一のプロセスで形成することができ製造
が容易である。
【００６３】図１２は、この発明の第４実施例による半
導体集積回路装置内に設けられる定電圧電源の構成の他
の例を示す回路図である。図１２において、Ｍ１２は、
ＰＭＯＳトランジスタＭ１０と同様に、ＰＭＯＳトラン
ジスタＭ１１のドレインに接続されたソースと電源ライ
ン４ｄに接続されたドレインとバイアス電圧が与えられ
るバイアス電圧端子６７に接続されたゲートとを持つＰ
ＭＯＳトランジスタである。図１２に示した回路は、図
３に示した電流源と同じ回路構成である。トランジスタ
Ｍ１０，Ｍ１２のゲートにはバイアス電圧端子６３，６
７を通してスイッチング動作による電流変動が起きない
ように一定の同相電圧（ＶG＋バーＶG）／２を各々印加
する。トランジスタＭ１１には、バイアス電圧端子６６
から図３の回路と同様のバイアス電圧Biasを印加して定
電流源として用いる。
導体集積回路装置内に設けられる定電圧電源の構成の他
の例を示す回路図である。図１２において、Ｍ１２は、
ＰＭＯＳトランジスタＭ１０と同様に、ＰＭＯＳトラン
ジスタＭ１１のドレインに接続されたソースと電源ライ
ン４ｄに接続されたドレインとバイアス電圧が与えられ
るバイアス電圧端子６７に接続されたゲートとを持つＰ
ＭＯＳトランジスタである。図１２に示した回路は、図
３に示した電流源と同じ回路構成である。トランジスタ
Ｍ１０，Ｍ１２のゲートにはバイアス電圧端子６３，６
７を通してスイッチング動作による電流変動が起きない
ように一定の同相電圧（ＶG＋バーＶG）／２を各々印加
する。トランジスタＭ１１には、バイアス電圧端子６６
から図３の回路と同様のバイアス電圧Biasを印加して定
電流源として用いる。
【００６４】この場合、ＰＭＯＳトランジスタＭ１０，
Ｍ１２には一定の電圧が印加されているので一定のドレ
イン電流が流れ、ＰＭＯＳトランジスタＭ１０，Ｍ１２
のバックゲートが接続されている電圧出力端子６１には
電圧変動が起きず、電圧出力端子６１と電源ライン４ｄ
との間の電圧は安定している。従って、図１０に示す電
流源ブロック３Ａに安定な電圧を供給することができ
る。
Ｍ１２には一定の電圧が印加されているので一定のドレ
イン電流が流れ、ＰＭＯＳトランジスタＭ１０，Ｍ１２
のバックゲートが接続されている電圧出力端子６１には
電圧変動が起きず、電圧出力端子６１と電源ライン４ｄ
との間の電圧は安定している。従って、図１０に示す電
流源ブロック３Ａに安定な電圧を供給することができ
る。
【００６５】実施例５．次に、この発明の第５実施例に
ついて図１３乃至図１６を用いて説明する。図１３はこ
の発明の第５実施例による半導体集積回路装置内に設け
られる電流源の構成を示す回路図である。図１３におい
て、Ｍ１３は入力端子７２に接続されたゲートと電流出
力端子７１に接続されたドレインと互いに接続したソー
ス及びバックゲートとを持つＮＭＯＳトランジスタ、Ｍ
１５は入力端子７４に接続されたゲートと電流出力端子
７３に接続されたドレインとＮＭＯＳトランジスタＭ１
３のソースに接続したソース及びゲートとを持つＮＭＯ
Ｓトランジスタ、Ｍ１４はＮＭＯＳトランジスタＭ１
３，Ｍ１５のソースに接続したドレインとバイアス電圧
端子７０に接続したゲートと電源ライン４ｄに接続した
ソース及びバックゲートとを持つＮＭＯＳトランジスタ
である。
ついて図１３乃至図１６を用いて説明する。図１３はこ
の発明の第５実施例による半導体集積回路装置内に設け
られる電流源の構成を示す回路図である。図１３におい
て、Ｍ１３は入力端子７２に接続されたゲートと電流出
力端子７１に接続されたドレインと互いに接続したソー
ス及びバックゲートとを持つＮＭＯＳトランジスタ、Ｍ
１５は入力端子７４に接続されたゲートと電流出力端子
７３に接続されたドレインとＮＭＯＳトランジスタＭ１
３のソースに接続したソース及びゲートとを持つＮＭＯ
Ｓトランジスタ、Ｍ１４はＮＭＯＳトランジスタＭ１
３，Ｍ１５のソースに接続したドレインとバイアス電圧
端子７０に接続したゲートと電源ライン４ｄに接続した
ソース及びバックゲートとを持つＮＭＯＳトランジスタ
である。
【００６６】ＮＭＯＳトランジスタＭ１３、Ｍ１５のゲ
ートには、それぞれ入力端子７２，７４から相補的な制
御信号ＶG，バーＶGが与えられ、ＮＭＯＳトランジスタ
Ｍ１３，Ｍ１５のいずれか一方がオンし、いずれか一方
がオフすることによって、相補的な出力電流Ｉout，バ
ーＩoutを供給する。
ートには、それぞれ入力端子７２，７４から相補的な制
御信号ＶG，バーＶGが与えられ、ＮＭＯＳトランジスタ
Ｍ１３，Ｍ１５のいずれか一方がオンし、いずれか一方
がオフすることによって、相補的な出力電流Ｉout，バ
ーＩoutを供給する。
【００６７】ＮＭＯＳトランジスタＭ１３，Ｍ１５のバ
ックゲートが、ＮＭＯＳトランジスタＭ１３，Ｍ１５の
コモンソースに接続されている。そのため、図２６に示
したように定電流を供給するためのトランジスタＭ２２
のソースに接続されている従来の電流源に比べて、図１
３に示す電流源の方が出力電流が安定する。
ックゲートが、ＮＭＯＳトランジスタＭ１３，Ｍ１５の
コモンソースに接続されている。そのため、図２６に示
したように定電流を供給するためのトランジスタＭ２２
のソースに接続されている従来の電流源に比べて、図１
３に示す電流源の方が出力電流が安定する。
【００６８】図１４及び図１５は上記の効果を説明する
ためのシミュレーションの条件を示す回路図である。図
１４はこの発明の第５実施例による電流源が半導体集積
回路装置内に形成されている状態を想定しており、７５
は電流源から見て電源ライン４ｄ側に寄生しているイン
ダクタンス、７６，７７はそれぞれ電流出力端子７１，
７３と電源ライン４ｃとの間に接続された負荷抵抗であ
る。図１５は従来の電流源が半導体集積回路装置内に形
成されている状態を想定しており、図１４に示したと同
じインダクタンス７５及び負荷抵抗７６，７７が接続さ
れている。図１６は、図１４及び図１５に示した回路の
シミュレーション結果を示すグラフである。図１６に
は、図１４及び図１５の負荷抵抗７６に発生する電圧Ｖ
1，Ｖ2の変化がそれぞれ実線と点線とで示されている。
このシミュレーションで用いたＮＭＯＳトランジスタＭ
１４のサイズは、ゲート長が１μｍで、ゲート幅が１０
０μｍであり、ＮＭＯＳトランジスタＭ１３，１５のサ
イズは、ゲート長が１μｍで、ゲート幅が５０μｍであ
る。また、負荷抵抗７６，７７の抵抗値はともに１ｋ
Ω、インダクタンス７５の値は１０ｎＨである。図１６
のグラフから図１４に示した電流源の方が出力電流が安
定しているため、スイッチング時に負荷抵抗７６の両端
に発生する電圧Ｖ1のリンギングが抑えられていること
がわかる。
ためのシミュレーションの条件を示す回路図である。図
１４はこの発明の第５実施例による電流源が半導体集積
回路装置内に形成されている状態を想定しており、７５
は電流源から見て電源ライン４ｄ側に寄生しているイン
ダクタンス、７６，７７はそれぞれ電流出力端子７１，
７３と電源ライン４ｃとの間に接続された負荷抵抗であ
る。図１５は従来の電流源が半導体集積回路装置内に形
成されている状態を想定しており、図１４に示したと同
じインダクタンス７５及び負荷抵抗７６，７７が接続さ
れている。図１６は、図１４及び図１５に示した回路の
シミュレーション結果を示すグラフである。図１６に
は、図１４及び図１５の負荷抵抗７６に発生する電圧Ｖ
1，Ｖ2の変化がそれぞれ実線と点線とで示されている。
このシミュレーションで用いたＮＭＯＳトランジスタＭ
１４のサイズは、ゲート長が１μｍで、ゲート幅が１０
０μｍであり、ＮＭＯＳトランジスタＭ１３，１５のサ
イズは、ゲート長が１μｍで、ゲート幅が５０μｍであ
る。また、負荷抵抗７６，７７の抵抗値はともに１ｋ
Ω、インダクタンス７５の値は１０ｎＨである。図１６
のグラフから図１４に示した電流源の方が出力電流が安
定しているため、スイッチング時に負荷抵抗７６の両端
に発生する電圧Ｖ1のリンギングが抑えられていること
がわかる。
【００６９】次に、図１４、図１５の電流源の出力電流
の安定性の違いについて説明する。説明を簡単にするた
めに、図１４及び図１５に示した電流源において、ＮＭ
ＯＳトランジスタＭ１３〜Ｍ１５は飽和領域で動作しい
てると仮定する。また、ＮＭＯＳトランジスタＭ１３，
Ｍ１５は相補的な動作を行うため、トランジスタＭ１３
にのみ着目して説明を行う。
の安定性の違いについて説明する。説明を簡単にするた
めに、図１４及び図１５に示した電流源において、ＮＭ
ＯＳトランジスタＭ１３〜Ｍ１５は飽和領域で動作しい
てると仮定する。また、ＮＭＯＳトランジスタＭ１３，
Ｍ１５は相補的な動作を行うため、トランジスタＭ１３
にのみ着目して説明を行う。
【００７０】図１５に示したＮＭＯＳトランジスタＭ１
３がオンしている場合、トランジスタＭ１３に流れるド
レイン電流ＩD13は数１で与えられる。
３がオンしている場合、トランジスタＭ１３に流れるド
レイン電流ＩD13は数１で与えられる。
【００７１】
【数１】
【００７２】ここで、ＶTH13はトランジスタＭ１３のし
きい値電圧、β13はトランジスタＭ１３のゲイン定数、
ＶGSはトランジスタＭ１３のゲート・ソース間電圧、Ｖ
xはトランジスタＭ１３のソース電圧、ＶGはトランジス
タＭ１３のゲート電圧である。
きい値電圧、β13はトランジスタＭ１３のゲイン定数、
ＶGSはトランジスタＭ１３のゲート・ソース間電圧、Ｖ
xはトランジスタＭ１３のソース電圧、ＶGはトランジス
タＭ１３のゲート電圧である。
【００７３】そして、トランジスタＭ１３のしきい値電
圧ＶTH13は数２で与えられる。
圧ＶTH13は数２で与えられる。
【００７４】
【数２】
【００７５】ここで、ＶT0はソース・バックゲート間電
圧ＶSB＝０の時のトランジスタＭ１３のしきい値電圧、
γはデバイスパラメータ、φPはＰ型基板のフェルミレ
ベルである。また、ε0x，ｔ0xは、それぞれゲート酸化
膜の誘電率及びゲート酸化膜の厚さ、ＮＡはＰ型基板の
不純物濃度、ｑは電子の電荷、εはシリコンの誘電率で
ある。今、ＮＭＯＳトランジスタＭ１３のバックゲート
が電源ライン４ｄに接続されているので、ソース・バッ
クゲート間電圧ＶSB＝ＶS−ＶB＝ＶS＝Ｖxとなって数２
は数３のように変形できる。このしきい値電圧ＶTH13に
よる影響（いわゆる基板バイアス効果）が残る。また、
トランジスタＭ１３のしきい値電圧が大きくなる。
圧ＶSB＝０の時のトランジスタＭ１３のしきい値電圧、
γはデバイスパラメータ、φPはＰ型基板のフェルミレ
ベルである。また、ε0x，ｔ0xは、それぞれゲート酸化
膜の誘電率及びゲート酸化膜の厚さ、ＮＡはＰ型基板の
不純物濃度、ｑは電子の電荷、εはシリコンの誘電率で
ある。今、ＮＭＯＳトランジスタＭ１３のバックゲート
が電源ライン４ｄに接続されているので、ソース・バッ
クゲート間電圧ＶSB＝ＶS−ＶB＝ＶS＝Ｖxとなって数２
は数３のように変形できる。このしきい値電圧ＶTH13に
よる影響（いわゆる基板バイアス効果）が残る。また、
トランジスタＭ１３のしきい値電圧が大きくなる。
【００７６】
【数３】
【００７７】そして、電源ライン４ｄにインダクタンス
が存在すると仮定する。図１５に示す従来の電流源で
は、ＮＭＯＳトランジスタＭ１３，Ｍ１５がスイッチン
グ時に瞬間的に大きな電流変化を引き起こす。この電流
変化によって、Ｌｄｉ／ｄｔで与えられる起電力の影響
がノードＶxに伝わり、結果として出力波形の振動を発
生させる。
が存在すると仮定する。図１５に示す従来の電流源で
は、ＮＭＯＳトランジスタＭ１３，Ｍ１５がスイッチン
グ時に瞬間的に大きな電流変化を引き起こす。この電流
変化によって、Ｌｄｉ／ｄｔで与えられる起電力の影響
がノードＶxに伝わり、結果として出力波形の振動を発
生させる。
【００７８】一方、図１４に示した電流源においては、
ＮＭＯＳトランジスタＭ１３がオンしている場合、図１
５に示した電流源と同様に、ドレイン電流ＩD13は数１
で与えられる。また、ＮＭＯＳトランジスタＭ１３のし
きい値電圧ＶTH13も、図１５に示した電流源と同様に、
数２で与えられる。しかし、トランジスタＭ１３のバッ
クゲートがソースに接続されているので、ソース・バッ
クゲート間電圧ＶSB＝ＶS−ＶB＝０となるので、しきい
値電圧ＶTH13はＶT0に等しくなる。従って、電源ライン
４ｄの寄生インダクタンスによる起電力Ｌｄｉ／ｄｔの
影響は、図１５に示した従来の電流源に比べて小さくな
る。
ＮＭＯＳトランジスタＭ１３がオンしている場合、図１
５に示した電流源と同様に、ドレイン電流ＩD13は数１
で与えられる。また、ＮＭＯＳトランジスタＭ１３のし
きい値電圧ＶTH13も、図１５に示した電流源と同様に、
数２で与えられる。しかし、トランジスタＭ１３のバッ
クゲートがソースに接続されているので、ソース・バッ
クゲート間電圧ＶSB＝ＶS−ＶB＝０となるので、しきい
値電圧ＶTH13はＶT0に等しくなる。従って、電源ライン
４ｄの寄生インダクタンスによる起電力Ｌｄｉ／ｄｔの
影響は、図１５に示した従来の電流源に比べて小さくな
る。
【００７９】実施例６．次に、この発明の第６実施例に
ついて図１７乃至図２０を用いて説明する。図１７はこ
の発明の第６実施例による半導体集積回路装置内に設け
られる電流源の構成を示す回路図である。図１７におい
て、Ｍ１６は入力端子８２に接続されたゲートと電流出
力端子８１に接続されたドレインと互いに接続したソー
ス及びバックゲートとを持つＰＭＯＳトランジスタ、Ｍ
１８は入力端子８４に接続されたゲートと電流出力端子
８３に接続されたドレインとＰＭＯＳトランジスタＭ１
６のソースに接続したソース及びゲートとを持つＰＭＯ
Ｓトランジスタ、Ｍ１７はＰＭＯＳトランジスタＭ１
６，Ｍ１８のソースに接続したドレインとバイアス電圧
端子８０に接続したゲートと電源ライン４ｃに接続した
ソース及びバックゲートとを持つＰＭＯＳトランジスタ
である。
ついて図１７乃至図２０を用いて説明する。図１７はこ
の発明の第６実施例による半導体集積回路装置内に設け
られる電流源の構成を示す回路図である。図１７におい
て、Ｍ１６は入力端子８２に接続されたゲートと電流出
力端子８１に接続されたドレインと互いに接続したソー
ス及びバックゲートとを持つＰＭＯＳトランジスタ、Ｍ
１８は入力端子８４に接続されたゲートと電流出力端子
８３に接続されたドレインとＰＭＯＳトランジスタＭ１
６のソースに接続したソース及びゲートとを持つＰＭＯ
Ｓトランジスタ、Ｍ１７はＰＭＯＳトランジスタＭ１
６，Ｍ１８のソースに接続したドレインとバイアス電圧
端子８０に接続したゲートと電源ライン４ｃに接続した
ソース及びバックゲートとを持つＰＭＯＳトランジスタ
である。
【００８０】ＰＭＯＳトランジスタＭ１６、Ｍ１８のゲ
ートには、それぞれ入力端子８２，８４から相補的な制
御信号ＶG，バーＶGが与えられ、ＰＭＯＳトランジスタ
Ｍ１６，Ｍ１８のいずれか一方がオンし、いずれか一方
がオフすることによって、相補的な出力電流Ｉout，バ
ーＩoutを供給する。
ートには、それぞれ入力端子８２，８４から相補的な制
御信号ＶG，バーＶGが与えられ、ＰＭＯＳトランジスタ
Ｍ１６，Ｍ１８のいずれか一方がオンし、いずれか一方
がオフすることによって、相補的な出力電流Ｉout，バ
ーＩoutを供給する。
【００８１】ＰＭＯＳトランジスタＭ１６，Ｍ１８のバ
ックゲートが、ＰＭＯＳトランジスタＭ１６，Ｍ１８の
コモンソースに接続されている。そのため、図２７に示
したように定電流を供給するためのトランジスタＭ２７
のソースに接続されている従来の電流源に比べて、図１
７に示す電流源の方が出力電流が安定する。
ックゲートが、ＰＭＯＳトランジスタＭ１６，Ｍ１８の
コモンソースに接続されている。そのため、図２７に示
したように定電流を供給するためのトランジスタＭ２７
のソースに接続されている従来の電流源に比べて、図１
７に示す電流源の方が出力電流が安定する。
【００８２】図１８及び図１９は上記の効果を説明する
ためのシミュレーションの条件を示す回路図である。図
１８はこの発明の第６実施例による電流源が半導体集積
回路装置内に形成されている状態を想定しており、８５
は電流源から見て電源ライン４ｃ側に寄生しているイン
ダクタンス、８６，８７はそれぞれ電流出力端子８１，
８３と電源ライン４ｄとの間に接続された負荷抵抗であ
る。図１９は従来の電流源が半導体集積回路装置内に形
成されている状態を想定しており、図１８に示したと同
じインダクタンス８５及び負荷抵抗８６，８７が接続さ
れている。図２０は、図１８及び図１９に示した回路の
シミュレーション結果を示すグラフである。図２０に
は、図１８及び図１９の負荷抵抗８６に発生する電圧Ｖ
3，Ｖ4の変化がそれぞれ実線と点線とで示されている。
このシミュレーションで用いたＰＭＯＳトランジスタＭ
１７のサイズは、ゲート長が１μｍで、ゲート幅が１０
０μｍであり、ＰＭＯＳトランジスタＭ１６，１８のサ
イズは、ゲート長が１μｍで、ゲート幅が５０μｍであ
る。また、負荷抵抗７６，７７の抵抗値はともに１ｋ
Ω、インダクタンス７５の値は１０ｎＨである。図２０
のグラフから図１８に示した電流源の方が出力電流が安
定しているため、スイッチング時に負荷抵抗８６の両端
に発生する電圧Ｖ3のリンギングが抑えられていること
がわかる。
ためのシミュレーションの条件を示す回路図である。図
１８はこの発明の第６実施例による電流源が半導体集積
回路装置内に形成されている状態を想定しており、８５
は電流源から見て電源ライン４ｃ側に寄生しているイン
ダクタンス、８６，８７はそれぞれ電流出力端子８１，
８３と電源ライン４ｄとの間に接続された負荷抵抗であ
る。図１９は従来の電流源が半導体集積回路装置内に形
成されている状態を想定しており、図１８に示したと同
じインダクタンス８５及び負荷抵抗８６，８７が接続さ
れている。図２０は、図１８及び図１９に示した回路の
シミュレーション結果を示すグラフである。図２０に
は、図１８及び図１９の負荷抵抗８６に発生する電圧Ｖ
3，Ｖ4の変化がそれぞれ実線と点線とで示されている。
このシミュレーションで用いたＰＭＯＳトランジスタＭ
１７のサイズは、ゲート長が１μｍで、ゲート幅が１０
０μｍであり、ＰＭＯＳトランジスタＭ１６，１８のサ
イズは、ゲート長が１μｍで、ゲート幅が５０μｍであ
る。また、負荷抵抗７６，７７の抵抗値はともに１ｋ
Ω、インダクタンス７５の値は１０ｎＨである。図２０
のグラフから図１８に示した電流源の方が出力電流が安
定しているため、スイッチング時に負荷抵抗８６の両端
に発生する電圧Ｖ3のリンギングが抑えられていること
がわかる。
【００８３】なお、上記第５、第６実施例では電流源を
構成するスイッチング用のトランジスタとして２つのＮ
ＭＯＳトランジスタＭ１３，Ｍ１５及びＰＭＯＳトラン
ジスタＭ１６、Ｍ１８を備えている場合について説明し
たが、スイッチングトランジスタは一つでも良く、ま
た、３つ以上であっても良く、上記実施例と同様の効果
を奏する。
構成するスイッチング用のトランジスタとして２つのＮ
ＭＯＳトランジスタＭ１３，Ｍ１５及びＰＭＯＳトラン
ジスタＭ１６、Ｍ１８を備えている場合について説明し
たが、スイッチングトランジスタは一つでも良く、ま
た、３つ以上であっても良く、上記実施例と同様の効果
を奏する。
【００８４】また、上記各実施例で、スイッチング用の
ＮＭＯＳトランジスタあるいはＰＭＯＳトランジスタを
オンオフする場合について示したが、電流源から出力さ
れる電流値に急激な変化を起こすものならば良く、上記
各実施例と同様の効果を奏する。
ＮＭＯＳトランジスタあるいはＰＭＯＳトランジスタを
オンオフする場合について示したが、電流源から出力さ
れる電流値に急激な変化を起こすものならば良く、上記
各実施例と同様の効果を奏する。
【００８５】以上説明した電流源のレイアウトの一例を
図２１に示す。図２１において、９０，９５はトランジ
スタを形成するためのウエル、９１，９６はそれぞれウ
エル９０，９４内に形成された拡散層、９２，９３はス
イッチング用のＭＯＳトランジスタのゲートを構成する
ポリシリコン、９６は定電流源として働くＭＯＳトラン
ジスタのゲートを構成するポリシリコン、９７はスイッ
チング用のＭＯＳトランジスタのバックゲート電位を与
えるための第１層アルミニウム配線、９８は定電流源用
のＭＯＳトランジスタのバックゲート電位を与えるため
の第１層アルミニウム配線、９９は第１層アルミニウム
配線と第２層アルミニウム配線とを接続するためのスル
ーホール、１００は第１層アルミニウム配線と半導体基
板との接続を行うためのコンタクト、Ａｌ１は第１層ア
ルミニウム配線、Ａｌ２は第２層アルミニウム配線であ
る。この発明による半導体集積回路装置の電流源におい
ては、スイッチング用のＭＯＳトランジスタのバックゲ
ートを定電流源用のＭＯＳトランジスタのバックゲート
と切り離し、安定な電位ＶBKに接続する。このため、ス
イッチング用のＭＯＳトランジスタのバックゲートであ
るウエル電位が取り出せるように、第１層アルミニウム
配線９７と第１層アルミニウム配線９８とを分離して設
ける。
図２１に示す。図２１において、９０，９５はトランジ
スタを形成するためのウエル、９１，９６はそれぞれウ
エル９０，９４内に形成された拡散層、９２，９３はス
イッチング用のＭＯＳトランジスタのゲートを構成する
ポリシリコン、９６は定電流源として働くＭＯＳトラン
ジスタのゲートを構成するポリシリコン、９７はスイッ
チング用のＭＯＳトランジスタのバックゲート電位を与
えるための第１層アルミニウム配線、９８は定電流源用
のＭＯＳトランジスタのバックゲート電位を与えるため
の第１層アルミニウム配線、９９は第１層アルミニウム
配線と第２層アルミニウム配線とを接続するためのスル
ーホール、１００は第１層アルミニウム配線と半導体基
板との接続を行うためのコンタクト、Ａｌ１は第１層ア
ルミニウム配線、Ａｌ２は第２層アルミニウム配線であ
る。この発明による半導体集積回路装置の電流源におい
ては、スイッチング用のＭＯＳトランジスタのバックゲ
ートを定電流源用のＭＯＳトランジスタのバックゲート
と切り離し、安定な電位ＶBKに接続する。このため、ス
イッチング用のＭＯＳトランジスタのバックゲートであ
るウエル電位が取り出せるように、第１層アルミニウム
配線９７と第１層アルミニウム配線９８とを分離して設
ける。
【００８６】
【発明の効果】以上のように、請求項１記載の発明の電
流源によれば、スイッチング動作を制御するための制御
信号が入力されるゲート、定電流源と直列になるように
所定の電流経路中に挿入されたソースとドレイン、及び
第３の電源ラインに接続されたバックゲートを持つＭＯ
Ｓトランジスタとを備え、第３の電源ラインは、ＭＯＳ
トランジスタのバックゲートにのみ電圧を供給するの
で、第１及び第２の電源ライン間の電圧変動に関わらず
ＭＯＳトランジスタのバックゲートの電位を安定させる
ことができ、電流源のスイッチング動作等による第１及
び第２の電源ライン間の電圧変動に対して出力電流の変
動を小さく抑えることができる電流源を得ることができ
るという効果がある。
流源によれば、スイッチング動作を制御するための制御
信号が入力されるゲート、定電流源と直列になるように
所定の電流経路中に挿入されたソースとドレイン、及び
第３の電源ラインに接続されたバックゲートを持つＭＯ
Ｓトランジスタとを備え、第３の電源ラインは、ＭＯＳ
トランジスタのバックゲートにのみ電圧を供給するの
で、第１及び第２の電源ライン間の電圧変動に関わらず
ＭＯＳトランジスタのバックゲートの電位を安定させる
ことができ、電流源のスイッチング動作等による第１及
び第２の電源ライン間の電圧変動に対して出力電流の変
動を小さく抑えることができる電流源を得ることができ
るという効果がある。
【００８７】請求項２記載の発明の電流源によれば、ス
イッチング動作を制御するための制御信号が入力される
ゲート、定電流源と直列になるように所定の電流経路中
に挿入されたソースとドレイン、及び該ソース及び定電
流源の他方端に接続されたバックゲートを持つＭＯＳト
ランジスタを備えて構成されているので、スイッチング
動作等による第１及び第２の電源ライン間の電圧変動に
対してＭＯＳトランジスタのバックゲートの電圧が変動
してＭＯＳトランジスタの動作が不安定になるのを防止
でき、電流源のスイッチング動作等による第１及び第２
の電源ライン間の電圧変動に対して出力電流の変動を小
さく抑えることができる電流源を得ることができるとい
う効果がある。
イッチング動作を制御するための制御信号が入力される
ゲート、定電流源と直列になるように所定の電流経路中
に挿入されたソースとドレイン、及び該ソース及び定電
流源の他方端に接続されたバックゲートを持つＭＯＳト
ランジスタを備えて構成されているので、スイッチング
動作等による第１及び第２の電源ライン間の電圧変動に
対してＭＯＳトランジスタのバックゲートの電圧が変動
してＭＯＳトランジスタの動作が不安定になるのを防止
でき、電流源のスイッチング動作等による第１及び第２
の電源ライン間の電圧変動に対して出力電流の変動を小
さく抑えることができる電流源を得ることができるとい
う効果がある。
【００８８】請求項３記載の発明の半導体集積回路装置
によれば、電流源に接続され、電流源のＭＯＳトランジ
スタのバックゲート電位を与えるためのみの第２の電源
系統を構成する第３及び第４の電源ラインを備えて構成
されており、電流源を駆動するための第１の電源系統と
は別に第２の電源系統を通して電圧がバックゲートに供
給されるので、第１の電源系統の電圧変動に関わらずバ
ックゲートの電位を安定させてスイッチングを行うＭＯ
Ｓトランジスタの動作を安定させることができ、電流源
のスイッチング動作等による第１及び第２の電源ライン
間の電圧変動に対して出力電流の変動を小さく抑えるこ
とができる電流源を含む半導体集積回路装置を得ること
ができるという効果がある。
によれば、電流源に接続され、電流源のＭＯＳトランジ
スタのバックゲート電位を与えるためのみの第２の電源
系統を構成する第３及び第４の電源ラインを備えて構成
されており、電流源を駆動するための第１の電源系統と
は別に第２の電源系統を通して電圧がバックゲートに供
給されるので、第１の電源系統の電圧変動に関わらずバ
ックゲートの電位を安定させてスイッチングを行うＭＯ
Ｓトランジスタの動作を安定させることができ、電流源
のスイッチング動作等による第１及び第２の電源ライン
間の電圧変動に対して出力電流の変動を小さく抑えるこ
とができる電流源を含む半導体集積回路装置を得ること
ができるという効果がある。
【００８９】請求項４記載の発明の半導体集積回路装置
によれば、第２の電源系統の電圧変動が、第１の電源系
統の電圧変動よりも小さいため、ＭＯＳトランジスタの
バックゲート電圧をさらに安定化でき、半導体集積回路
装置に含まれる電流源の出力電流の変動をさらに小さく
抑えることができるという効果がある。
によれば、第２の電源系統の電圧変動が、第１の電源系
統の電圧変動よりも小さいため、ＭＯＳトランジスタの
バックゲート電圧をさらに安定化でき、半導体集積回路
装置に含まれる電流源の出力電流の変動をさらに小さく
抑えることができるという効果がある。
【００９０】請求項５記載の発明の半導体集積回路装置
によれば、半導体集積回路内に設けられ、第２の電源系
統に電圧を供給する定電圧電源を備えて構成されている
ので、端子数を削減できるとともに、半導体集積回路装
置に接続する必要のある電源の数を削減でき、使用し易
くなるという効果がある。
によれば、半導体集積回路内に設けられ、第２の電源系
統に電圧を供給する定電圧電源を備えて構成されている
ので、端子数を削減できるとともに、半導体集積回路装
置に接続する必要のある電源の数を削減でき、使用し易
くなるという効果がある。
【００９１】請求項６記載の発明の半導体集積回路装置
によれば、第１及び第３の電源ラインが接続されている
ので、端子数及び電源ライン数を削減することができ、
半導体集積回路の集積度を向上することができるという
効果がある。
によれば、第１及び第３の電源ラインが接続されている
ので、端子数及び電源ライン数を削減することができ、
半導体集積回路の集積度を向上することができるという
効果がある。
【００９２】請求項７記載の発明の半導体集積回路装置
によれば、スイッチング動作を制御するための制御信号
が入力されるゲート、所定の電流経路中に直列に挿入さ
れたソースとドレイン、及び第４の電源ラインに接続さ
れたバックゲートを持つ第１のＭＯＳトランジスタを備
えて構成されているので、所定の電流経路中に直列に挿
入されスイッチングを行う第１のＭＯＳトランジスタの
動作を安定させることができ、電流源のスイッチング動
作等による第１及び第２の電源ライン間の電圧変動に対
して出力電流の変動を小さく抑えることができる電流源
を含む半導体集積回路装置を容易に得ることができると
いう効果がある。
によれば、スイッチング動作を制御するための制御信号
が入力されるゲート、所定の電流経路中に直列に挿入さ
れたソースとドレイン、及び第４の電源ラインに接続さ
れたバックゲートを持つ第１のＭＯＳトランジスタを備
えて構成されているので、所定の電流経路中に直列に挿
入されスイッチングを行う第１のＭＯＳトランジスタの
動作を安定させることができ、電流源のスイッチング動
作等による第１及び第２の電源ライン間の電圧変動に対
して出力電流の変動を小さく抑えることができる電流源
を含む半導体集積回路装置を容易に得ることができると
いう効果がある。
【００９３】請求項８記載の発明の半導体集積回路装置
によれば、定電圧電源は、第１の電源ラインに接続され
た一方端及び他方端を持ち、第１の定電流源と同じ構成
の第２の定電流源と、第４の電源ラインに接続されたゲ
ート、第２の定電流源の他方端に接続されたソース及び
第２の電源ラインに接続されたドレインを持ち、第１の
ＭＯＳトランジスタと同一導電型の第２のＭＯＳトラン
ジスタとを備えて構成されているので、第２の電源系統
に電圧を供給する定電圧電源を電流源と同じ製造工程で
半導体集積回路内に形成でき、製造が容易になるという
効果がある。
によれば、定電圧電源は、第１の電源ラインに接続され
た一方端及び他方端を持ち、第１の定電流源と同じ構成
の第２の定電流源と、第４の電源ラインに接続されたゲ
ート、第２の定電流源の他方端に接続されたソース及び
第２の電源ラインに接続されたドレインを持ち、第１の
ＭＯＳトランジスタと同一導電型の第２のＭＯＳトラン
ジスタとを備えて構成されているので、第２の電源系統
に電圧を供給する定電圧電源を電流源と同じ製造工程で
半導体集積回路内に形成でき、製造が容易になるという
効果がある。
【図１】 この発明の第１実施例による半導体集積回路
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図２】 この発明の第１実施例による電流源の構成の
一例を示す回路図である。
一例を示す回路図である。
【図３】 この発明の第１実施例による電流源の構成の
他の例を示す回路図である。
他の例を示す回路図である。
【図４】 この発明の第２実施例による半導体集積回路
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図５】 この発明の第２実施例による電流源の構成の
一例を示す回路図である。
一例を示す回路図である。
【図６】 この発明の第２実施例による電流源の構成の
他の例を示す回路図である。
他の例を示す回路図である。
【図７】 この発明の第３実施例による半導体集積回路
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図８】 この発明の第３実施例による定電圧電源の構
成の一例を示す回路図である。
成の一例を示す回路図である。
【図９】 この発明の第３実施例による定電圧電源の構
成の他の例を示す回路図である。
成の他の例を示す回路図である。
【図１０】 この発明の第４実施例による半導体集積回
路装置の構成を示すブロック図である。
路装置の構成を示すブロック図である。
【図１１】 この発明の第４実施例による定電圧電源の
構成の一例を示す回路図である。
構成の一例を示す回路図である。
【図１２】 この発明の第４実施例による定電圧電源の
構成の他の例を示す回路図である。
構成の他の例を示す回路図である。
【図１３】 この発明の第５実施例による電流源の構成
を示す回路図である。
を示す回路図である。
【図１４】 この発明の第５実施例による電流源の動作
をシミュレーションするための条件を示す回路図であ
る。
をシミュレーションするための条件を示す回路図であ
る。
【図１５】 従来の電流源の動作をシミュレーションす
るための条件を示す回路図である。
るための条件を示す回路図である。
【図１６】 この発明の第５実施例による電流源及び従
来の電流源の動作のシミュレーション結果を示すグラフ
である。
来の電流源の動作のシミュレーション結果を示すグラフ
である。
【図１７】 この発明の第６実施例による電流源の構成
を示す回路図である。
を示す回路図である。
【図１８】 この発明の第６実施例による電流源の動作
をシミュレーションするための条件を示す回路図であ
る。
をシミュレーションするための条件を示す回路図であ
る。
【図１９】 従来の電流源の動作をシミュレーションす
るための条件を示す回路図である。
るための条件を示す回路図である。
【図２０】 この発明の第６実施例による電流源及び従
来の電流源の動作のシミュレーション結果を示すグラフ
である。
来の電流源の動作のシミュレーション結果を示すグラフ
である。
【図２１】 この発明の第１ないし第４実施例による半
導体集積回路装置のレイアウトを説明するためのレイア
ウト図である。
導体集積回路装置のレイアウトを説明するためのレイア
ウト図である。
【図２２】 ＮＭＯＳトランジスタを用いた従来の電流
源の構成を示す回路図である。
源の構成を示す回路図である。
【図２３】 ＰＭＯＳトランジスタを用いた従来の電流
源の構成を示す回路図である。
源の構成を示す回路図である。
【図２４】 図２２に示した電流源の入力電圧と出力電
流の関係を示す図である。
流の関係を示す図である。
【図２５】 従来の半導体集積回路装置の構成を説明す
るための模式図である。
るための模式図である。
【図２６】 従来の電流源の問題点を説明するための回
路図である。
路図である。
【図２７】 従来の電流源の問題点を説明するための回
路図である。
路図である。
１ 半導体集積回路、３ 電流源ブロック、４，５ 定
電圧電源、４ａ〜４ｄ，５ａ〜５ｄ，５１，６１ 電源
ライン、９，２９ 定電流源、５０，６０ 定電圧電
源。
電圧電源、４ａ〜４ｄ，５ａ〜５ｄ，５１，６１ 電源
ライン、９，２９ 定電流源、５０，６０ 定電圧電
源。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 17/687 (72)発明者 三木 隆博 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社システムエル・エス・アイ開発研 究所内
Claims (8)
- 【請求項１】 各々独立に設けられた第１、第２及び第
３の電源ラインと、 前記第１及び第２の電源ラインの間に設けられた所定の
電流経路中に挿入された定電流源と、 スイッチング動作を制御するための制御信号が入力され
るゲート、前記定電流源と直列になるように前記所定の
電流経路中に挿入されたソースとドレイン、及び前記第
３の電源ラインに接続されたバックゲートを持つＭＯＳ
トランジスタとを備え、 前記第３の電源ラインは、前記ＭＯＳトランジスタの前
記バックゲートにのみ電圧を供給することを特徴とす
る、電流源。 - 【請求項２】 各々独立に設けられた第１及び第２の電
源ラインと、 前記第１の電源ラインに接続された一方端及び他方端を
持ち、前記第１及び第２の電源ラインとの間に設けられ
た所定の電流経路中に挿入された定電流源と、 スイッチング動作を制御するための制御信号が入力され
るゲート、前記定電流源と直列になるように前記所定の
電流経路中に挿入されたソースとドレイン、及び該ソー
ス及び前記定電流源の前記他方端に接続されたバックゲ
ートを持つＭＯＳトランジスタとを備える、電流源。 - 【請求項３】 少なくとも一つのＭＯＳトランジスタを
備え該ＭＯＳトランジスタのスイッチング動作によって
出力電流値を変更可能に構成された電流源を半導体集積
回路内に含む半導体集積回路装置において、 前記電流源に接続され、前記電流源を駆動するための第
１の電源系統を構成する第１及び第２の電源ラインと、 前記電流源に接続され、前記電流源の前記ＭＯＳトラン
ジスタのバックゲート電位を与えるためのみの第２の電
源系統を構成する第３及び第４の電源ラインとを備え
る、半導体集積回路装置。 - 【請求項４】 前記第２の電源系統の電圧変動が、前記
第１の電源系統の電圧変動よりも小さいことを特徴とす
る、請求項３記載の半導体集積回路装置。 - 【請求項５】 前記半導体集積回路内に設けられ、前記
第３及び第４の電源ラインに接続され、前記第２の電源
系統に電圧を供給する定電圧電源をさらに備える、請求
項３記載の半導体集積回路装置。 - 【請求項６】 前記第１の電源ライン及び前記第３の電
源ラインが接続されていることを特徴とする、請求項３
記載の半導体集積回路装置。 - 【請求項７】 前記電流源は、 第１及び第２の電源ラインに接続された所定の電流経路
中に挿入された第１の定電流源をさらに備え、 前記ＭＯＳトランジスタは、 スイッチング動作を制御するための制御信号が入力され
るゲート、前記所定の電流経路中に直列に挿入されたソ
ースとドレイン、及び前記第４の電源ラインに接続され
たバックゲートを持つ第１のＭＯＳトランジスタを含
む、請求項６記載の半導体集積回路装置。 - 【請求項８】 前記第１の電源ラインに接続された一方
端及び他方端を持ち、前記第１の定電流源と同じ構成の
第２の定電流源と、 前記第４の電源ラインに接続されたゲート、前記第２の
定電流源の前記他方端に接続されたソース及び前記第２
の電源ラインに接続されたドレインを持ち、前記第１の
ＭＯＳトランジスタと同一導電型の第２のＭＯＳトラン
ジスタとを備え、 前記第２のＭＯＳトランジスタのソースと前記第１の電
源ラインとの間で前記第２の電源系統に供給する電圧を
発生することを特徴とする、請求項７記載の半導体集積
回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6280375A JPH08139579A (ja) | 1994-11-15 | 1994-11-15 | 電流源及び半導体集積回路装置 |
| US08/890,027 US5854569A (en) | 1994-11-15 | 1997-07-31 | Current source for rapid switching and reduced oscillatory transients |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6280375A JPH08139579A (ja) | 1994-11-15 | 1994-11-15 | 電流源及び半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139579A true JPH08139579A (ja) | 1996-05-31 |
Family
ID=17624144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6280375A Pending JPH08139579A (ja) | 1994-11-15 | 1994-11-15 | 電流源及び半導体集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5854569A (ja) |
| JP (1) | JPH08139579A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008084583A1 (ja) * | 2007-01-10 | 2008-07-17 | Panasonic Corporation | 電流スイッチ回路及びそれを用いたｄ／ａコンバータ、半導体集積回路及び通信機器 |
| US8319543B2 (en) | 2009-08-25 | 2012-11-27 | Fujitsu Limited | Differential amplifier on semiconductor integrated circuit |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6008689A (en) * | 1998-05-28 | 1999-12-28 | Maxim Integrated Products, Inc. | Body grabbing switch |
| DE19934297C1 (de) | 1999-07-21 | 2000-10-05 | Siemens Ag | Integrierte Halbleiterschaltung mit erhöhter Betriebsspannung für programmierbare Elemente (z.B. zur Konfigurierung) |
| KR100643768B1 (ko) * | 2005-07-01 | 2006-11-10 | 삼성전자주식회사 | 믹서 |
| US8116048B1 (en) * | 2009-10-12 | 2012-02-14 | Altera Corporation | ESD protection for differential output pairs |
| US8390359B2 (en) * | 2009-12-28 | 2013-03-05 | Maxim Integrated Products, Inc. | Low distortion MOS attenuator |
| JP2012205006A (ja) * | 2011-03-24 | 2012-10-22 | Semiconductor Components Industries Llc | スイッチおよびそのスイッチを用いたスイッチ回路 |
| US9329219B2 (en) * | 2013-07-16 | 2016-05-03 | GM Global Technology Operations LLC | System and method of using flexible ECU inputs to specifically determine the type of electrical fault on an input |
| US11251759B2 (en) * | 2020-01-30 | 2022-02-15 | Texas Instruments Incorporated | Operational amplifier input stage with high common mode voltage rejection |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5843624A (ja) * | 1981-09-09 | 1983-03-14 | Nec Corp | 半導体集積回路装置 |
| US4590456A (en) * | 1982-09-02 | 1986-05-20 | Analog Devices, Incorporated | Low leakage CMOS D/A converter |
| US4611130A (en) * | 1984-02-13 | 1986-09-09 | At&T Bell Laboratories | Floating input comparator with precharging of input parasitic capacitors |
| JPS61101121A (ja) * | 1984-10-24 | 1986-05-20 | Hitachi Ltd | アナログスイツチ |
| JPH0612873B2 (ja) * | 1985-05-31 | 1994-02-16 | 株式会社日立製作所 | 両極性リニアスイツチ |
| EP0220816B1 (en) * | 1985-10-23 | 1992-06-10 | Pilkington Micro-Electronics Limited | Gated transmission circuit (on-chip) |
| GB2206010A (en) * | 1987-06-08 | 1988-12-21 | Philips Electronic Associated | Differential amplifier and current sensing circuit including such an amplifier |
| JPH0244413A (ja) * | 1988-08-05 | 1990-02-14 | Nec Corp | 定電流供給回路 |
| JP2605565B2 (ja) * | 1992-11-27 | 1997-04-30 | 日本電気株式会社 | 半導体集積回路 |
| US5406140A (en) * | 1993-06-07 | 1995-04-11 | National Semiconductor Corporation | Voltage translation and overvoltage protection |
| US5420529A (en) * | 1994-05-19 | 1995-05-30 | Northern Telecom Limited | Current steering switch and hybrid BiCMOS multiplexer with CMOS commutation signal and CML/ECL data signals |
| US5726592A (en) * | 1995-12-18 | 1998-03-10 | International Business Machines Corporation | Self biased low-voltage differential signal detector |
-
1994
- 1994-11-15 JP JP6280375A patent/JPH08139579A/ja active Pending
-
1997
- 1997-07-31 US US08/890,027 patent/US5854569A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008084583A1 (ja) * | 2007-01-10 | 2008-07-17 | Panasonic Corporation | 電流スイッチ回路及びそれを用いたｄ／ａコンバータ、半導体集積回路及び通信機器 |
| JPWO2008084583A1 (ja) * | 2007-01-10 | 2010-04-30 | パナソニック株式会社 | 電流スイッチ回路及びそれを用いたｄ／ａコンバータ、半導体集積回路及び通信機器 |
| JP2010263660A (ja) * | 2007-01-10 | 2010-11-18 | Panasonic Corp | 電流スイッチ回路及びそれを用いたｄ／ａコンバータ、半導体集積回路及び通信機器 |
| JP4598861B2 (ja) * | 2007-01-10 | 2010-12-15 | パナソニック株式会社 | 電流スイッチ回路及びそれを用いたｄ／ａコンバータ、半導体集積回路及び通信機器 |
| US8319543B2 (en) | 2009-08-25 | 2012-11-27 | Fujitsu Limited | Differential amplifier on semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US5854569A (en) | 1998-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2564787B2 (ja) | ゲートアレー大規模集積回路装置及びその製造方法 | |
| US7423472B2 (en) | Power switching circuit | |
| US7154981B2 (en) | Termination circuit | |
| US5302871A (en) | Delay circuit | |
| JPH08139579A (ja) | 電流源及び半導体集積回路装置 | |
| JP2536965B2 (ja) | Ｅｃｌコンパチブル論理レベルを発生する高速ｃｍｏｓ論理デバイス | |
| US8438406B2 (en) | Semiconductor integrated circuit for minimizing a deviation of an internal power supply from a desired value | |
| US4837463A (en) | Three-state complementary field effect integrated circuit | |
| JP3540401B2 (ja) | レベルシフト回路 | |
| JP4238106B2 (ja) | 論理回路 | |
| JPH0437217A (ja) | 論理レベル変換回路 | |
| JPH0738420A (ja) | 多値論理回路 | |
| JP2565528B2 (ja) | ヒステリシスコンパレータ回路 | |
| JPH08293745A (ja) | Ｃｍｉｓ差動増幅回路 | |
| JPH11136090A (ja) | アクティブフィルタおよびアクティブフィルタ用集積回路 | |
| JP3726677B2 (ja) | リングオシレータ | |
| JP2728026B2 (ja) | 電流モード半導体集積回路 | |
| JPH11112247A (ja) | 出力バッファ回路 | |
| JP2024036808A (ja) | 電圧出力回路 | |
| JPH05152524A (ja) | 半導体集積回路 | |
| JPH06311022A (ja) | 半導体論理回路装置 | |
| JP3042234B2 (ja) | Ｃｍｏｓ遅延ゲート回路 | |
| JPH0548009A (ja) | 半導体装置 | |
| JPH05326713A (ja) | 半導体装置の出力回路 | |
| JP2002110916A (ja) | 半導体装置 |