JP2010263660A

JP2010263660A - 電流スイッチ回路及びそれを用いたｄ／ａコンバータ、半導体集積回路及び通信機器

Info

Publication number: JP2010263660A
Application number: JP2010177542A
Authority: JP
Inventors: Tomohiro Ogawa; 智寛小川; Heiji Ikoma; 平治生駒
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2007-01-10
Filing date: 2010-08-06
Publication date: 2010-11-18
Anticipated expiration: 2027-10-23
Also published as: US7796073B2; JPWO2008084583A1; JP4598861B2; WO2008084583A1; CN101395803A; CN101395803B; US20100315276A1; JP5064540B2; US20090174587A1; US8217817B2

Abstract

【課題】電流加算型Ｄ／Ａコンバータに用いられる電流スイッチ回路において、低電源電圧時にしきい値電圧の低いトランジスタを用いた際に課題となるダイナミックレンジの低下を改善し、出力電圧範囲を大きく取る。
【解決手段】電流スイッチ回路１は、差動スイッチ１２を構成する第１及び第２のトランジスタＴｒ１２１、Ｔｒ１２２を有する。しきい値電圧制御回路５は、その出力端子Ｖｂｏｕｔから前記差動スイッチ１２を構成する２個のトランジスタＴｒ１２１、Ｔｒ１２２のサブストレート端子に出力するサブストレート電圧を制御して、前記差動スイッチの２個のトランジスタのしきい値電圧を制御する。従って、電流スイッチ回路１の電源電圧を低減させても、特性劣化を生じることなく、差動スイッチ１２内の２個のトランジスタのしきい値に依存する電流スイッチ回路１の出力電圧範囲を大きく取ることができる。
【選択図】図２

Description

本発明は、電流スイッチ回路に関し、特に、通信用Ｄ／Ａコンバータ（ＤＡＣ）において、低電源電圧時に課題となるダイナミックレンジの低下を改善し、出力電圧範囲を大きく取ることを可能にする技術に関するものである。

近年、ＣＭＯＳの安価というメリットを活かすため、ディジタル回路とアナログ回路とを１チップに混載したＳＯＣ（System On Chip）が盛んに製造されている。一方、近年、各種の情報機器が市場に投入され、同機器に使用する半導体集積回路装置、特にＬＳＩが盛んに開発されている。このようなＳＯＣは、大規模化が著しく、高性能・多機能化、小型化、低消費電力化などの要求が強い。そのため、製造プロセスは、微細化の一途を辿っている。

そのような中で、各種電子機器では、制御系、表示系、映像系、音声系、通信系などの用途にＤ／Ａコンバータが幅広く用いられる。また、映像用途や通信用途等のＬＳＩにおいては、高速動作が可能である電流駆動型のＤ／Ａコンバータが必要不可欠であるが、電力削減のために電源電圧は下がっている。しかしながら、そのような場合でも、耐ノイズ性に対する配慮、及びシステムからの要求により、大きな出力電圧範囲を確保したいという要望が強い。

従来、このような分野の技術としては、例えば次のようなものがあった。図５及び図６は従来の電流スイッチ回路の構成図であり、従来技術を示す図５は公知の電流スイッチ回路の回路構成を示し、図６は前記図５の問題点を解決するための特許文献１に記載された従来の電流スイッチ回路の回路構成を示している。

図５に示された電流スイッチ回路２は、電流源２１と差動スイッチ２２とから構成され、低電源電圧で動作させるために、電流源２１はゲート絶縁膜の膜厚の薄い低耐圧Ｐチャンネル型ＭＯＳトランジスタＴｒ２１１、Ｔｒ２１２から構成され、トランジスタＴｒ２１１のソース端子は第１の電源電位ＶＤＤ（ここではＶＤＤ＝１．８Ｖとする）に接続され、ドレイン端子はトランジスタＴｒ２１２のソース端子と接続され、ゲート端子には安定化したバイアス電圧Ｖｂｉａｓ１が印加される。トランジスタＴｒ２１２のドレイン端子はノードＮ１０に接続され、そのゲート端子には安定化したバイアス電圧Ｖｂｉａｓ２が印加される。また、２個のトランジスタＴｒ２１１、２１２のサブストレート端子は、第１の電源電位ＶＤＤと接続される。ここで、低耐圧トランジスタのしきい値電圧Ｖｔｈは０．３Ｖ程度とする。

前記差動スイッチ２２は、前記電流源２１と同じ低耐圧Ｐチャンネル型ＭＯＳトランジスタＴｒ２２１、Ｔｒ２２２から構成され、トランジスタＴｒ２２１のソース端子はノードＮ１０と接続され、そのドレイン端子は正転出力端子ＤＡＯＵＴ１０に接続され、ゲート端子には駆動部２０より出力される正相のディジタル信号が印加される。一方、トランジスタＴｒ２２２のソース端子はノードＮ１０に接続され、そのドレイン端子は反転出力端子ＮＤＡＯＵＴ１０に接続され、ゲート端子には駆動部２０より出力される逆相のディジタル信号が印加される。また、これ等２個のトランジスタＴｒ２２１、２２２のサブストレート端子は、第１の電源電位ＶＤＤと接続される。

出力負荷抵抗Ｒ１０、Ｒ１１は、電流源２１の出力電流Ｉｏｕｔが流れることにより、出力負荷抵抗Ｒ１０、Ｒ１１の抵抗値と出力電流Ｉｏｕｔの電流値とで求まる正相の出力電圧を正転出力端子ＤＡＯＵＴ1０、又は逆相の出力電圧を反転出力端子ＮＤＡＯＵＴ１０に発生させる。

Ｄ／Ａコンバータに前記電流スイッチ回路２を複数個具備する場合、Ｄ／Ａコンバータの出力信号の線形性を保つ、すなわち、ＳＦＤＲ（Spurious Free Dynamic Range）を劣化させないためには、差動スイッチ２２の出力信号の線形性を保つ必要があり、この差動スイッチ２２の出力信号の線形性を保つためには、差動スイッチ２２を構成するトランジスタＴｒ２２１、Ｔｒ２２２が飽和領域で動作している必要がある。

図５に示すトランジスタＴｒ２２１、Ｔｒ２２２の飽和領域において、そのゲートーソース間電圧Ｖｇｓは、
｜Ｖｇｓ｜＝｜Ｖｔｈ｜＋√（｜Ｉｄ｜／（μＣｏｘ／２・Ｗ／Ｌ）
・・・（１）
が成立する。ここで、Ｉｄはドレイン電流、μは正孔移動度、Ｃｏｘは単位面積当たりのゲート容量、Ｗはゲート幅、Ｌはゲート長である。

また、トランジスタＴｒ２２１、Ｔｒ２２２が飽和領域で動作するための条件は、ドレイン−ソース間電圧をＶｄｓとすると、
｜Ｖｄｓ｜ ≧｜Ｖｇｓ − Ｖｔｈ｜
・・・（２）
である。

差動スイッチ２２を構成するトランジスタＴｒ２２１、Ｔｒ２２２がオンするためには、駆動部２０からの出力信号がＬ（＝ＶＳＳ）の場合であり、前記（２）式から、Ｄ／Ａコンバータの出力電圧範囲は、０〜Ｖｔｈとなることが判る。

また、前述したように、低電源電圧を実現するために低耐圧トランジスタを用いる場合、そのしきい値電圧は０．３Ｖ程度の値であるため、出力電圧範囲は０〜０．３Ｖに制限されてしまう。

Ｄ／Ａコンバータの最大出力振幅Ｖｏｍａｘは、システムの要求によって設定され、０．５Ｖ以上の値を要求されることが多い。

図６は前記特許文献１の技術を示す図であり、前記図５の駆動部２０の内部にオフセット回路３０１を具備したという点が異なる。

図６に示された電流スイッチ回路２は、電流源２１と差動スイッチ２２から構成され、低電源電圧で動作させるために、電流源２１は低耐圧Ｐチャンネル型ＭＯＳトランジスタＴｒ２１１、Ｔｒ２１２から構成される。前記トランジスタＴｒ２１１のソース端子は第１の電源電位ＶＤＤに接続され、そのドレイン端子はトランジスタＴｒ２１２のソース端子と接続され、ゲート端子には安定化した電圧Ｖｂｉａｓ１が印加される。他方のトランジスタＴｒ２１２のドレイン端子はノードＮ１０に接続され、そのゲート端子には安定化した電圧Ｖｂｉａｓ２が印加される。また、２個のトランジスタＴｒ２１１、Ｔｒ２１２のサブストレート端子は、第１の電源電位ＶＤＤと接続される。

図６において、差動スイッチ２２は、低耐圧Ｐチャンネル型ＭＯＳトランジスタＴｒ２２１、Ｔｒ２２２から構成され、一方のトランジスタＴｒ２２１のソース端子はノードＮ１０と接続され、ドレイン端子は正転出力端子ＤＡＯＵＴ１０に接続され、ゲート端子２２１には駆動部３０より出力される正相のディジタル信号が印加される。他方のトランジスタＴｒ２２２のソース端子はノードＮ１０に接続され、ドレイン端子は反転出力端子ＮＤＡＯＵＴ１０に接続され、ゲート端子には駆動部３０より出力される逆相のディジタル信号が印加される。また、２個のトランジスタＴｒ２２１、Ｔｒ２２２のサブストレート端子は、第１の電源電位ＶＤＤと接続される。

出力負荷抵抗Ｒ１０、Ｒ１１は、電流源回路の出力電流Ｉｏｕｔが流れることにより、出力負荷抵抗Ｒ１０、Ｒ１１の抵抗値と出力電流Ｉｏｕｔの電流値とで求まる正相の出力電圧を正転出力端子ＤＡＯＵＴ1０、又は逆相の出力電圧を反転出力端子ＮＤＡＯＵＴ１０に発生させる。

駆動部３０の初段で入力されるディジタル信号Ｄｉｎに応じて、Ｌ（＝ＶＳＳ）又は、Ｈ（＝ＶＤＤ）の差動信号が生成され、駆動部３０内に具備されたオフセット回路３０１により、オフセット電圧Ｖ１、Ｖ２が与えられた差動信号ＤＡＴＡ、ＮＤＡＴＡ（Ｌ＝ＶＳＳ＋Ｖ１、Ｈ＝ＶＤＤ−Ｖ２）を差動スイッチ２２を構成するトランジスタＴｒ２２１、Ｔｒ２２２のゲート端子へ出力する。

前述したように、電流スイッチ回路２を具備したＤ／Ａコンバータの出力信号の線形性を保つためには、電流スイッチ回路２内の差動スイッチ２２を構成するトランジスタＴｒ２２１、Ｔｒ２２２を飽和領域で動作させる必要があり、前記（２）式を満たす必要がある。

｜Ｖｄｓ｜ ≧｜Ｖｇｓ − Ｖｔｈ｜
・・・（２）
駆動部３０内のオフセット回路３０１により、差動スイッチ回路２２を構成するトランジスタＴｒ２２１、Ｔｒ２２２の動作時にゲート端子に印加される電圧がＶＳＳ＋Ｖ１となるため、その結果、前記（２）式より出力電圧範囲は０〜Ｖｔｈ＋Ｖ１となる。

以上より、出力電圧範囲は、０〜Ｖ１＋Ｖｔｈであり、図５の出力電圧範囲０〜Ｖｔｈと比較して、オフセット電圧Ｖ１の分、大きくできる。このように、図６に記載したオフセット回路３０１を備えた特許文献１では、前記式（２）において、ゲート-ソース間電圧Ｖｇｓを小値に制御することによって、出力電圧範囲を大きくしている。

特開２００５−７２７９４号公報

しかしながら、従来の図６のオフセット回路３０１を具備した駆動部３０を用いた電流スイッチ回路２では、差動スイッチ２２を構成するトランジスタＴｒ２２１、Ｔｒ２２２のゲート端子に印加する電圧を変化させる手段として、駆動部３０内にオフセット回路３０１という付加回路を設けているが、この付加回路は複数の電流スイッチ回路２の各々に対して必要となるため、Ｄ／Ａコンバータ回路中のゲート数が増加し、半導体集積回路におけるチップの面積が増大すると共に、消費電力も大きくなるという課題があった。

本発明の目的は、例えば通信用Ｄ／Ａコンバータの出力電圧範囲を大きくとることができると共に、面積及び消費電力の増大を抑えた電流スイッチ回路、及びこれを用いたＤ／Ａコンバータ等を提供すると共に、更には、プロセスばらつき等によるしきい値電圧ばらつきによらず、出力電圧範囲を一定に保つことが可能な電流スイッチ回路、及びこれを用いたＤ／Ａコンバータ等を提供することにある。

前記目的を達成するため、本発明では、前記式（２）から判るように、電流スイッチ回路に具備される差動スイッチを構成するトランジスタのしきい値電圧を高い値に制御することにより、電流スイッチ回路の電源電圧を低減させても、特性劣化を生じることなく、出力電圧範囲を大きく取るようにする。

具体的に、請求項１記載の発明の電流スイッチ回路は、電流源、及び前記電流源の出力端に接続された差動スイッチを有する電流スイッチ回路であり、前記電流源は、流す電流値を設定するバイアス電圧がゲート端子に印加された少なくとも１つのトランジスタを有し、前記差動スイッチは、第１及び第２のトランジスタを有し、前記両トランジスタは、その各ソース端子が前記電流源の出力端に並列に接続され、その両ドレイン端子が第１及び第２の出力端子となり、その両ゲート端子に相補の信号が入力されており、更に、前記差動スイッチの前記第１及び第２のトランジスタは、それらのしきい値電圧の絶対値が、前記電流源を構成するトランジスタのしきい値電圧の絶対値よりも高く設定されている電流スイッチ回路において、前記電流源に備えるトランジスタは、そのゲート絶縁膜の厚さが所定厚さの低耐圧トランジスタで構成され、前記差動スイッチを構成する第１及び第２のトランジスタは、そのゲート絶縁膜の厚さが前記低耐圧トランジスタのゲート絶縁膜の所定厚さよりも厚い高耐圧トランジスタで構成されていて、前記差動スイッチを構成する前記第１及び第２のトランジスタのしきい値電圧が、前記電流源に備えるトランジスタのしきい値電圧よりも高く設定されていることを特徴とする。

請求項２記載の発明の電流スイッチ回路は、電流源、及び前記電流源の出力端に接続された差動スイッチを有する電流スイッチ回路であり、前記電流源は、流す電流値を設定するバイアス電圧がゲート端子に印加された少なくとも１つのトランジスタを有し、前記差動スイッチは、第１及び第２のトランジスタを有し、前記両トランジスタは、その各ソース端子が前記電流源の出力端に並列に接続され、その両ドレイン端子が第１及び第２の出力端子となり、その両ゲート端子に相補の信号が入力されており、更に、前記差動スイッチの前記第１及び第２のトランジスタは、それらのしきい値電圧の絶対値が、前記電流源を構成するトランジスタのしきい値電圧の絶対値よりも高く設定されている電流スイッチ回路において、前記差動スイッチを構成する第１及び第２のトランジスタは、その不純物の注入濃度が、前記電流源を構成するトランジスタの不純物の注入濃度とは異なる濃度に設定されて、前記差動スイッチを構成する前記第１及び第２のトランジスタのしきい値電圧が、前記電流源に備えるトランジスタのしきい値電圧よりも高く設定されていることを特徴とする。

請求項３記載の発明は、前記請求項１及び２の何れか１項に記載の電流スイッチ回路において、前記電流源を構成するトランジスタのサブストレート端子には、所定電圧が印加され、前記差動スイッチを構成する第１及び第２のトランジスタのサブストレート端子には、前記所定電圧よりも高い電圧が印加されていて、前記差動スイッチを構成する前記第１及び第２のトランジスタのしきい値電圧が、前記電流源に備えるトランジスタのしきい値電圧よりも高く設定されていることを特徴とする。

請求項４記載の発明のＤ／Ａコンバータは、前記請求項１〜３の何れか１項に記載の電流スイッチ回路を備えたことを特徴とする。

請求項５記載の発明の半導体集積回路は、前記請求項４記載のＤ／Ａコンバータを備えたことを特徴とする。

請求項６記載の発明の通信機器は、前記請求項５記載の半導体集積回路を備えたことを特徴とする。

以上により、本発明では、差動スイッチを構成する第１及び第２のトランジスタのしきい値電圧を高くすることができるので、電流スイッチ回路の特性劣化を生じることなく、出力電圧範囲を広く設定することができると共に、製造プロセスのばらつき等に起因するしきい値電圧のばらつきに拘わらず、出力電圧範囲を一定に保って、製造ばらつきに対して強くできる。

特に、本発明では、複数個の電流スイッチ回路を備えてＤ／Ａコンバータを構成する場合には、１つのしきい値電圧制御回路をその複数個の電流スイッチ回路で共用できるので、このＤ／Ａコンバータを備える半導体チップの面積増大を効果的に抑制できると共に、消費電力を低減できる。

また、本発明では、差動スイッチを構成する第１及び第２のトランジスタのしきい値電圧を、製造方法によって高く設定するので、回路規模増大を伴わずに、電流スイッチ回路の特性劣化を生じさせることなく、出力電圧範囲を広くすることが可能である。

以上説明したように、本発明によれば、差動スイッチを構成する第１及び第２のトランジスタのしきい値電圧を高くすることによって、電流スイッチ回路の特性劣化を生じることなく、出力電圧範囲を広く設定したので、半導体チップの面積の増大や消費電力の増大を抑制できると共に、製造プロセスのばらつきに拘わらず出力電圧範囲を所定範囲に一定に保持することができる。

本発明の実施形態１の電流スイッチ回路を備えたＤ／Ａコンバータの全体概略構成を示す図である。同Ｄ／Ａコンバータに備える電流スイッチ回路の内部構成を示す回路図である。本発明の実施形態２の電流スイッチ回路の内部要部構成を示す回路図である。本発明の実施形態３の電流スイッチ回路の内部要部構成を示す回路図である。従来の電流スイッチ回路、その駆動部及び出力負荷抵抗を示す回路図である。従来の他の電流スイッチ回路、その駆動部及び出力負荷抵抗を示す回路図である。

以下、本発明の実施形態について、図面を参照しながら説明する。尚、従来技術と同一の構成要素については、同一の番号を付して説明する。

（実施形態１）
図１は、本実施形態の電流スイッチ回路を備えたＤ／Ａコンバータの全体概略構成を示す。

同図は、３ｂｉｔのデジタル信号をアナログ信号に変換する電流駆動型Ｄ／Ａコンバータ１０を示している。本Ｄ／Ａコンバータ１０は、カスコード接続されたトランジスタからなる４つの電流源ＩＳ１〜ＩＳ４を有しており、その電流値は、バイアス回路１０３からゲート端子に印加されるバイアス電圧Ｖｉｂ、Ｖｂｃにより、決定される。

それら各々の電流源ＩＳ１〜４の出力端子は、差動スイッチＳＷ１〜ＳＷ４に接続されて、電流スイッチ基本回路１０１、１０２ａ〜１０２ｃを構成する。電流スイッチ基本回路１０１はＬＳＢ電流を出力するＬＳＢ用電流スイッチ基本回路（下位電流スイッチ）、電流スイッチ基本回路１０２ａ〜１０２ｃはＭＳＢ電流を出力する３つのＭＳＢ用電流スイッチ基本回路（上位電流スイッチ）である。上位電流スイッチ基本回路１０２ａ〜１０２ｃは、３個の同じ大きさの電流を出力する温度計コード電流スイッチであり、下位電流スイッチ基本回路１０１は、温度計電流源の１／２に重み付けされたバイナリーコード電流スイッチである。

各々の差動スイッチＳＷ１〜ＳＷ４は、それ等の一方の出力端子同士が接続されて正転出力端子ＤＡＯＵＴを形成し、他方の出力端子同士が接続されて反転出力端子ＮＤＡＯＵＴを形成する。

一方、デジタル入力端子ＩＮ１〜ＩＮ３から入力されるデジタル入力信号は、先ず、デコーダー回路１０４でデジタル信号Ｄ１〜Ｄ４にデコードされ、それらデコードされた信号が、差動スイッチＳＷ１〜ＳＷ４を制御することにより、各電流源ＩＳ１〜ＩＳ４の出力電流を正転出力端子ＤＡＯＵＴへ流すか、反転出力端子ＮＤＡＯＵＴへ流すかを切り替えている。

以上のようにして、デジタル入力コードに応じて、正転出力端子ＤＡＯＵＴ及び反転出力端子ＮＤＡＯＵＴで、電流源ＩＳ１〜ＩＳ４からの電流が加算され、アナログ出力電流が得られる。

正転出力端子ＤＡＯＵＴと反転出力端子ＮＤＡＯＵＴには、各々、グランド間に抵抗素子１３、１４が接続され、アナログ出力電流は電圧に変換され、デジタル入力コードに応じた差動のアナログ出力電圧が得られることになる。

図２は、前記Ｄ／Ａコンバータ１０に備える電流スイッチ基本回路１０１、１０２ａ〜１０２ｃの内部構成を示す。これ等の電流スイッチ基本回路は図２では、電流スイッチ基本回路１〜Ｎとして記載される。

図２において、電流スイッチ基本回路１〜Ｎは同一構成であるので、電流スイッチ基本回路１の内部構成のみを具体的に示している。電流スイッチ基本回路１は、電流源１１及び差動スイッチ１２を有する。５はしきい値電圧制御回路であって、前記電流スイッチ基本回路１としきい値電圧制御回路５とにより、本願発明の電流スイッチ回路Ａを構成する。同様に、電流スイッチ基本回路２〜Ｎの各々と前記しきい値電圧制御回路５とにより、本願発明の電流スイッチ回路Ａが構成される。従って、図２では、各電流スイッチ基本回路１〜Ｎがしきい値電圧制御回路５を共用して、各々、電流スイッチ回路Ａを形成する構成となっている。

前記電流スイッチ基本回路１において、低電源電圧で動作させるため電流源１１は、ゲート絶縁膜の膜厚の薄い低耐圧Ｐチャンネル型ＭＯＳトランジスタＴｒ１１１、Ｔｒ１１２から構成され、一方のトランジスタＴｒ１１１のソース端子は第１の電源電位ＶＤＤと接続され、そのドレイン端子はトランジスタＴｒ１１２のソース端子に接続され、ゲート端子には安定化した電圧Ｖｂｉａｓ１が印加される。他方のトランジスタＴｒ１１２のドレイン端子はノードＮ１に接続され、そのゲート端子には安定化した電圧Ｖｂｉａｓ２が印加される。また、それ等の２個のトランジスタＴｒ１１１、Ｔｒ１１２のサブストレート端子は、第１の電源電位ＶＤＤと接続される。

前記差動スイッチ１２は、前記電流源１１と同じ低耐圧Ｐチャンネル型ＭＯＳトランジスタＴｒ１２１、Ｔｒ１２２から構成され、一方のトランジスタＴｒ１２１のソース端子はノードＮ１と接続され、そのドレイン端子は正転出力端子（第１の出力端子）ＤＡＯＵＴ１に接続され、ゲート端子には駆動部２より出力される正相のディジタル信号が印加される。他方のトランジスタＴｒ１２２のソース端子はノードＮ１に接続され、そのドレイン端子は反転出力端子（第２の出力端子）ＮＤＡＯＵＴ１に接続され、ゲート端子には駆動部２より出力される逆相のディジタル信号が印加される。また、前記２個のトランジスタＴｒ１２１、Ｔｒ１２２のサブストレート端子は、しきい値電圧制御回路５の出力端子Ｖｂｏｕｔに接続される。

駆動部２は、ディジタル信号が入力される入力端子Ｄと、出力端子ＤＡＴＡ、ＮＤＡＴＡとを有しており、一方の出力端子ＤＡＴＡは、前記差動スイッチ１２を構成するトランジスタＴｒ１２１のゲート端子に接続され、他方の出力端子ＮＤＡＴＡはトランジスタＴｒ１２２のゲート端子に接続される。

出力負荷抵抗Ｒ１は、正転出力端子ＤＡＯＵＴ１と第２の電源電位ＶＳＳとの間に接続され、出力負荷抵抗Ｒ２は、反転出力端子ＮＤＡＯＵＴ1と第２の電源電位ＶＳＳとの間に接続される。

前記しきい値電圧制御回路５は、基準電圧発生回路５１と、しきい値電圧モニター回路５２１を具備するサブストレート電圧制御回路５２とから構成される。前記基準電圧発生回路５１は、抵抗Ｒ５１１、Ｒ５１２、Ｎチャンネル型ＭＯＳトランジスタＴｒ５１１、オペアンプＯＰ５１１とから構成され、抵抗Ｒ５１１はバイアス電圧ＶＢとノードＶａとの間に接続され、トランジスタＴｒ５１１のドレイン端子はノードＶａと、そのソース端子はノードＮ５１１と接続され、ゲート端子はオペアンプＯＰ５１１の出力端子と接続される。オペアンプＯＰ５１１の正入力端子は外部端子Ｖｉｎと接続されており、その負入力端子はノードＮ５１１と接続されている。抵抗Ｒ５１２は、ノードＮ５１１と第２の電源電位ＶＳＳとの間に接続されている。

前記サブストレート電圧制御回路５２は、オペアンプＯＰ５２１と、しきい値電圧モニター回路５２１から構成される。しきい値電圧モニター回路５２１は、しきい値電圧モニター用のＰチャンネル型ＭＯＳトランジスタＴｒ５２１と、電流源Ｉ５２１とを備える。前記しきい値電圧モニター用のトランジスタＴｒ５２１のソース端子はバイアス電圧ＶＢと接続され、そのドレイン端子及びゲート端子は共にノードＮ５２１に接続され、このノードＮ５２１はオペアンプＯＰ５２１の正入力端子に接続される。前記電流源Ｉ５２１は、ノードＮ５２１と第２の電源電位ＶＳＳとの間に接続されていて、数μＡ程度の微小電流を流す。オペアンプＯＰ５２１の負入力端子は、基準電圧発生回路５１のノードＶａと接続され、その出力端子は前記しきい値電圧モニター用のトランジスタＴｒ５２１のサブストレート端子と出力端子Ｖｂｏｕｔとに接続される。

バイアス電圧ＶＢは、しきい値電圧を制御したいトランジスタのソース端子（本実施形態では、ノードＮ１）の電圧に等しく設定される。

以上のように構成された、電流スイッチ回路Ａ、その駆動部２及び出力負荷抵抗Ｒ１、Ｒ２について、以下にその動作を説明する。

電流源１１内のトランジスタＴｒ１１１は定電流源として動作しており、バイアス電圧Ｖｂｉａｓ１は所望の電流値を満たすように設定される。電流源１１内のトランジスタＴｒ１１２は、トランジスタＴｒ１１１にカスコード接続されており、電流源の出力抵抗を増加させて、ノードＮ１の電圧変動に対して電流を一定に保つ役割を担っている。差動スイッチ１２は、電流源１１から出力された定電流Ｉｏｕｔを、駆動部２より出力される相補的なディジタル信号に応じて定電流Ｉｏｕｔの流れる方向を切り換え、正転出力端子ＤＡＯＵＴ１又は反転出力端子ＮＤＡＯＵＴ1に出力電流Ｉｏｕｔを流す。

駆動部２は入力されるディジタル信号Ｄｉｎに応じて、差動スイッチ１２へ出力する相補的なディジタル信号を生成する。

出力負荷抵抗Ｒ１、Ｒ２は、出力電流Ｉｏｕｔが流れることによりＲ１、Ｒ２の抵抗値と出力電流Ｉｏｕｔの電流値で求まる正相の出力電圧を正転出力端子ＤＡＯＵＴ1、又は逆相の出力電圧を反転出力端子ＮＤＡＯＵＴ１に発生させる。

しきい値電圧制御回路５内の基準電圧発生回路５１は、負帰還回路であり、外部からの入力電圧ＶｉｎがオペアンプＯＰ５１１の正入力端子に入力される。（入力電圧Ｖｉｎには、電源電圧、温度に依存しないバンドギャップリファレンス（ＢＧＲ）の出力電圧が望ましい。）そして、ノードＮ５１１の電圧は入力電圧Ｖｉｎに等しくなるので、抵抗Ｒ５１１、Ｔｒ５１１、Ｒ５１２には、入力電圧Ｖｉｎと抵抗Ｒ５１２の抵抗値とで決まる電流が流れ、その電流値は下記（３）式から求まる。

Ｉ５１＝Ｖｉｎ／Ｒ５１２…（３）
ノードＶａの電位は、バイアス電圧ＶＢから抵抗Ｒ５１１の電圧降下分を差し引いた電位となり、以下の式（４）で求まる
Ｖａ＝ＶＢ−Ｉ５１・Ｒ５１１
・・・（４）
サブストレート電圧制御回路５２において、しきい値電圧モニター回路５２１を構成するしきい値電圧モニター用トランジスタＴｒ５２１に流れる電流は、電流源Ｉ５２１によって決まり、電流源Ｉ５２１は微小電流しか流さないように設定する。その場合、下記（５）式より、しきい値電圧モニター用トランジスタＴｒ５２１のゲート−ソース間電圧Ｖｇｓは、そのしきい値電圧Ｖｔｈと同程度の値（しきい値電圧モニター用トランジスタＴｒ５２１がオン、オフする境界付近。Ｖｇｓ≒Ｖｔｈ）となる。

Ｉｄ＝κ（Ｖｇｓ−Ｖｔｈ）^２
・・・（５）
尚、式（５）において、κはトランジスタサイズに依存した定数である。

また、基準電圧発生回路５１の出力電圧ＶａがオペアンプＯＰ５２１の負入力端子に入力されると、下記式（６）に従って、しきい値電圧モニター用トランジスタＴｒ５２１のしきい値電圧が制御され、ノードＮ５２１の電圧がＶａに等しくなり、しきい値電圧モニター用トランジスタＴｒ５２１のゲート端子にかかる電圧もノードＶａの電位となる。

Ｖｔｈ＝Ｖｔ０＋γ（√（２φｆ＋Ｖｓｂ）−√（２φｆ））
＝Ｖｔ０＋Ｖｃ
・・・（６）
ここで、Ｖｔ０はＶｓｂ＝０Ｖ時のしきい値電圧、Ｖｃはγ（√（２φｆ＋Ｖｓｂ）−√（２Φｆ））から求まる値、φｆはフェルミレベル、γはトランジスタ固有のパラメータ、Ｖｂｓはサブストレート−ソース間電圧である。

すなわち、しきい値電圧モニター用トランジスタＴｒ５２１のゲート端子には前記（４）式から求まる電圧Ｖａが印加され、しきい値電圧モニター用トランジスタＴｒ５２１のソース端子はバイアス電圧ＶＢが印加されるため、このしきい値電圧モニター用トランジスタＴｒ５２１にかかるゲート−ソース間電圧Ｖｇｓは、｜Ｖｇｓ｜＝｜ＶＢ−Ｖａ｜となる。また、｜Ｖｔｈ｜≒｜Ｖｇｓ｜の関係から下記（７）式が成り立つ。

｜Ｖｔｈ｜≒｜Ｖｇｓ｜＝｜ＶＢ−Ｖａ｜
＝｜ＶＢ−（ＶＢ−Ｉ５１・Ｒ５１１）｜
＝｜Ｉ５１・Ｒ５１１｜
＝｜（Ｖｉｎ／Ｒ５１２）・Ｒ５１１｜
・・・（７）
つまり、前記（７）式から、外部入力電圧Ｖｉｎ、内部抵抗Ｒ５１１、Ｒ５１２により、しきい値電圧モニター用トランジスタＴｒ５２１のしきい値電圧を制御できることが判る。

また、前述したように、しきい値電圧モニター用トランジスタＴｒ５２１のゲート−ソース間電圧Ｖｇｓはほぼしきい値電圧Ｖｔｈに等しいので、サブストレート電圧制御回路５２は、しきい値電圧モニター用トランジスタＴｒ５２１のしきい値電圧を｜ＶＢ−Ｖａ｜に等しくするような電圧を出力端子Ｖｂｏｕｔに出力することになる。

差動スイッチ１２を構成する２個のトランジスタＴｒ１２１、Ｔｒ１２２のサブストレート端子にも同様に、電圧Ｖｂｏｕｔを印加しているので、しきい値電圧モニター用トランジスタＴｒ５２１と同等の特性を示すトランジスタを用いることにより、しきい値電圧モニター用トランジスタＴｒ５２１と同等のしきい値電圧に設定することができることが判る。そのためには、差動スイッチ１２を構成する２個のトランジスタＴｒ１２１、Ｔｒ１２２のゲート長を前記しきい値電圧モニター用トランジスタＴｒ５２１と同じゲート長Ｌにするのが望ましい。また、Ｄ／Ａコンバータ１０内で複数のサイズの差動スイッチを構成するトランジスタを用いる場合には、しきい値電圧モニター用トランジスタＴｒ５２１のゲート幅Ｗは、図１に示したＬＳＢ用電流スイッチ基本回路１０１の差動スイッチに用いる最小サイズのトランジスタのゲート幅Ｗ以上に大きくする方が望ましい。

尚、本実施形態では、差動スイッチ１２を構成するトランジスタＴｒ１２１、Ｔｒ１２２に低耐圧トランジスタを用いたが、電流源１１のトランジスタＴｒ１１１の所定厚さのゲート絶縁膜よりもゲート絶縁膜の厚い高耐圧トランジスタを用いたり、ゲート絶縁膜は薄いが、製造プロセス工程における不純物注入工程において不純物濃度を低く設定することにより、差動スイッチ１２を構成するＰチャンネルトランジスタＴｒ１２１、Ｔｒ１２２のしきい値電圧を、電流源１１を構成するＰチャンネルトランジスタＴｒ１１１のしきい値電圧よりも大きくする構成を採用しても良い。

以上のように、この第１の実施形態の電流スイッチ回路Ａは、しきい値電圧制御回路５を備えることにより、差動スイッチ１２を構成するトランジスタＴｒ１２１、Ｔｒ１２２のしきい値電圧をほぼ一定に制御することができる。

また、サブストレート電圧制御回路５２が接続されることにより、出力電圧範囲（差動スイッチ１２を構成するＰチャンネル型ＭＯＳトランジスタＴｒ１２１、Ｔｒ１２２が飽和領域で動作する領域）を、従来での技術では０〜０．３Ｖ程度の範囲に限定されていたものが、０〜（ＶＤＤ−Ｖａ）Ｖまで広げることができるといった利点があり、同時に、しきい値電圧を制御できるので、製造プロセスばらつき、特に、しきい値電圧ばらつきによらず出力電圧範囲を一定に保つことができて、製造ばらつき、及び温度変化に強いといった利点もある。

（実施形態２）
図３は、本発明の第２の実施形態を示す電流スイッチ回路Ａ内の電流スイッチ基本回路１、その駆動部２、及び出力負荷抵抗Ｒ１、Ｒ２の構成図である。実施形態１とは異なり、電流スイッチ回路Ａ内には、しきい値電圧制御回路は存在しない。

電流スイッチ基本回路１は、電流源１１と差動スイッチ１２とから構成される。低電源電圧で動作させるため電流源１１は、ゲート絶縁膜の膜厚の薄い低耐圧Ｐチャンネル型ＭＯＳトランジスタＴｒ１１１、Ｔｒ１１２から構成され、一方のトランジスタＴｒ１１１のソース端子は第１の電源電位ＶＤＤと接続され、そのドレイン端子はＴｒ１１２のソース端子に接続され、ゲート端子には安定化した電圧Ｖｂｉａｓ１が印加される。他方のトランジスタＴｒ１１２のドレイン端子はノードＮ１に接続され、そのゲート端子には安定化した電圧Ｖｂｉａｓ２が印加される。また、前記２個のトランジスタＴｒ１１１、Ｔｒ１１２のサブストレート端子には、第１の電源電位ＶＤＤと接続される。

差動スイッチ１２は、前記電流源１１と同じ低耐圧Ｐチャンネル型ＭＯＳトランジスタＴｒ１２１、Ｔｒ１２２から構成され、一方のトランジスタＴｒ１２１のソース端子はノードＮ１と接続され、そのドレイン端子は正転出力端子ＤＡＯＵＴ１に接続され、ゲート端子には駆動部２より出力される正相のディジタル信号が印加される。他方のトランジスタＴｒ１２２のソース端子はノードＮ１に接続され、そのドレイン端子は反転出力端子ＮＤＡＯＵＴ１に接続され、ゲート端子には駆動部２より出力される逆相のディジタル信号が印加される。また、これ等２個のトランジスタＴｒ１２１、Ｔｒ１２２のサブストレート端子には、第１の電源電位ＶＤＤよりも高い第３の電源電位ＶＤＤ１が印加される。

駆動部２は、ディジタル信号が入力される入力端子Ｄと、相補の出力端子ＤＡＴＡ、ＮＤＡＴＡを有しており、出力端子ＤＡＴＡは前記差動スイッチ１２を構成するトランジスタＴｒ１２１のゲート端子に接続され、他方の出力端子ＮＤＡＴＡは他方のトランジスタＴｒ１２２のゲート端子に接続される。

以上のように構成された、電流スイッチ回路Ａ内の電流スイッチ基本回路１、その駆動部２及び出力負荷抵抗Ｒ１、Ｒ２について、以下にその動作を説明する。

電流源１１内のトランジスタＴｒ１１１は定電流源として動作しており、バイアス電圧Ｖｂｉａｓ１は所望の電流値を満たすように設定される。電流源１１内のトランジスタＴｒ１１２は、トランジスタＴｒ１１１にカスコード接続されていて、電流源１１の出力抵抗を増加させて、ノードＮ１の電圧変動に対し電流を一定に保つ役割を担っている。差動スイッチ１２は、電流源１１から出力された定電流Ｉｏｕｔを駆動部２より出力される相補的なディジタル信号に応じて定電流Ｉｏｕｔの流れる方向を切り換え、正転出力端子ＤＡＯＵＴ１又は反転出力端子ＮＤＡＯＵＴ1に出力電流Ｉｏｕｔを流す。

駆動部２は、入力されるディジタル信号Ｄｉｎに応じて、差動スイッチ１２へ出力する相補的なディジタル信号を生成する。

出力負荷抵抗Ｒ１、Ｒ２は、出力電流Ｉｏｕｔが流れることにより、抵抗Ｒ１、Ｒ２の抵抗値と出力電流Ｉｏｕｔの電流値とで求まる正相の出力電圧を正転出力端子ＤＡＯＵＴ1に、逆相の出力電圧を反転出力端子ＮＤＡＯＵＴ１に発生させる。

また、前述したように、しきい値電圧Ｖｔは前記（６）式で求まるので、しきい値電圧は、サブストレート端子に印加する電圧に正比例することが判る。この効果を利用し、差動スイッチ１２を構成するトランジスタＴｒ１２１、Ｔｒ１２２のサブストレート端子に第１の電源電圧ＶＤＤより高い第３の電源電圧ＶＤＤ１を印加することにより、式（６）に示すように、しきい値電圧をＶｃ（Ｖ）高くすることができる。

尚、本実施形態では、差動スイッチ１２を構成するトランジスタＴｒ１２１、Ｔｒ１２２に低耐圧トランジスタを用いているが、ゲート絶縁膜の厚い高耐圧トランジスタや、ゲート絶縁膜は薄いが、不純物の注入濃度の異なる高いしきい値電圧のトランジスタを用いて良いことは言うまでもない。

以上のように、この第２の実施形態の電流スイッチ回路Ａ内の電流スイッチ基本回路１は、従来のように駆動部にオフセット回路３０１という付加回路を用いることなく、差動スイッチ１２を構成するトランジスタＴｒ１２１、Ｔｒ１２２のしきい値電圧を変化させることができるので、回路の素子数を増加させることなく、出力電圧範囲（差動スイッチ１２を構成するＰチャンネル型ＭＯＳトランジスタＴｒ１２１、Ｔｒ１２２が飽和領域で動作する範囲）を、従来では０〜０．３Ｖ程度の範囲に限定されていたものが、０〜０．３＋Ｖｃ（Ｖ）まで広げることができるといった利点がある。

（実施形態３）
図４は、本発明の第３の実施形態を示す電流スイッチ回路Ａ内の電流スイッチ基本回路１、その駆動部２、及び出力負荷抵抗Ｒ１、Ｒ２の構成を示す。実施形態１とは異なり、電流スイッチ回路Ａ内には、しきい値電圧制御回路は存在しない。

同図において、電流スイッチ基本回路１は、電流源１１と差動スイッチ１２とから構成される。低電源電圧で動作させるため電流源１１は、ゲート絶縁膜の膜厚の薄い低耐圧Ｐチャンネル型ＭＯＳトランジスタＴｒ１１１、Ｔｒ１１２から構成される。一方のトランジスタＴｒ１１１のソース端子は第１の電源電位ＶＤＤと接続され、そのドレイン端子はＴｒ１１２のソース端子に接続され、ゲート端子には安定化した電圧Ｖｂｉａｓ１が印加される。他方のトランジスタＴｒ１１２のドレイン端子はノードＮ１に接続され、そのゲート端子には安定化した電圧Ｖｂｉａｓ２が印加される。また、これ等２個のトランジスタＴｒ１１１、Ｔｒ１１２のサブストレート端子には第１の電源電位ＶＤＤと接続される。

差動スイッチ１２は、ゲート絶縁膜の膜厚の厚い高耐圧Ｐチャンネル型ＭＯＳトランジスタＴｒ１２３、Ｔｒ１２４から構成される。一方のトランジスタＴｒ１２３のソース端子はノードＮ１と接続され、そのドレイン端子は正転出力端子ＤＡＯＵＴ１に接続され、ゲート端子には駆動部２より出力される正相のディジタル信号が印加される。他方のトランジスタＴｒ１２４のソース端子はノードＮ１に接続され、そのドレイン端子は反転出力端子ＮＤＡＯＵＴ１に接続され、ゲート端子には駆動部２より出力される逆相のディジタル信号が印加される。ここで、高耐圧トランジスタのしきい値電圧Ｖｔｈの絶対値は、前記低耐圧トランジスタのしきい値電圧の絶対値（Ｖｔｈ≒０．３Ｖ）に比較して高く、例えば０．８Ｖ程度とする。

駆動部２は、ディジタル信号が入力される入力端子Ｄと、相補の出力端子ＤＡＴＡ、ＮＤＡＴＡを有しており、出力端子ＤＡＴＡは前記差動スイッチ１２を構成するトランジスタＴｒ１２３のゲート端子に接続され、出力端子ＮＤＡＴＡはトランジスタＴｒ１２４のゲート端子に接続される。

以上のように構成された電流スイッチ基本回路１、その駆動部２及び出力負荷抵抗Ｒ１、Ｒ２について、以下にその動作を説明する。

電流源１１内のＴｒ１１１は定電流源として動作しており、バイアス電圧Ｖｂｉａｓ１は所望の電流値を満たすように設定される。電流源１１内のトランジスタＴｒ１１２は、トランジスタＴｒ１１１にカスコード接続されており、電流源１１の出力抵抗を増加させて、ノードＮ１の電圧変動に対して電流を一定に保つ役割を担っている。差動スイッチ１２は、電流源１１から出力された定電流Ｉｏｕｔを、駆動部２より出力される相補的なディジタル信号に応じて定電流Ｉｏｕｔの流れる方向を切り換え、正転出力端子ＤＡＯＵＴ１又は反転出力端子ＮＤＡＯＵＴ1に出力電流Ｉｏｕｔを流す。

先に述べたように、最大出力電圧は差動スイッチ１２を構成するトランジスタＴｒ１２３、Ｔｒ１２４のしきい値電圧に等しく、前記差動スイッチ１２を構成するトランジスタＴｒ１２３、Ｔｒ１２４は高耐圧のトランジスタを用いているので、そのしきい値電圧は０．８Ｖ程度である。よって、前記差動スイッチ１２を構成するトランジスタＴｒ１２３、Ｔｒ１２４が低耐圧トランジスタ（Ｖｔｈ≒０．３Ｖ）の場合と比較して、出力電圧範囲を０．５Ｖ高くできる。

尚、本実施形態では、差動スイッチ１２を構成するトランジスタにゲート絶縁膜の膜厚の厚い高耐圧トランジスタを用いたが、ゲート絶縁膜の膜厚が低耐圧トランジスタと同じで、不純物の注入濃度の異なる高いしきい値電圧のトランジスタを用いても良いことは言うまでもない。

以上のように、この第３の実施形態の電流スイッチ回路Ａ内の電流スイッチ基本回路１は、従来のように駆動部にオフセット回路３０１という付加回路を用いることなく、差動スイッチ１２を構成するトランジスタＴｒ１２３、Ｔｒ１２４のしきい値電圧の絶対値を高くすることにより、Ｄ／Ａコンバータ回路の素子数を増加させることなく、出力電圧範囲（差動スイッチ１２を構成するＰチャンネル型ＭＯＳトランジスタＴｒ１２３、Ｔｒ１２４が飽和領域で動作する領域）を、従来での技術では０〜０．３Ｖ程度の範囲に限定されていたものが、０〜０．８Ｖまで広げることができる利点がある。

尚、以上の説明では、差動スイッチ１２を構成する２個のトランジスタＴｒ１２１、Ｔｒ１２２をＰチャネル型の電界効果トランジスタで構成したが、Ｎチャネル型の電界効果トランジスタで構成しても良いのは勿論である（電流源をＮチャネル型の電界効果トランジスタで構成した場合は、差動スイッチもＮチャネル型であるのが一般的である）。このような電流スイッチ基本回路１は電流加算型Ｄ／Ａコンバータ１０に内蔵されることが好適であるが、他の回路にも使用できるのは勿論である。

また、以上で説明した電流加算型Ｄ／Ａコンバータ１０は、無線ＬＡＮ用ＬＳＩ、携帯電話又はケーブルモデム若しくはＡＤＳＬモデム等の各アナログ信号送信用の送信部（半導体集積回路）や、それ等の送信部を備えた無線ＬＡＮ装置等の通信機器に使用される。

更に、以上の説明では、電流スイッチ回路Ａを例として記載したが、しきい値電圧制御回路５は、トランジスタのしきい値が変わることにより特性が変わる他の回路（例えば、ソースフォロア回路やオペアンプ回路等）に応用できることは勿論である。

以上説明したように、本発明は、例えば電流スイッチ回路に具備される差動スイッチを構成するトランジスタのしきい値電圧を制御して高く設定することにより、低電源電圧時に課題となる、ダイナミックレンジの低下を改善し、出力電圧範囲を大きく取ることができ、また、面積及び消費電力の増大も抑えることができ、更には、製造プロセスばらつき、特に、しきい値電圧ばらつきによらず出力電圧範囲を一定に保つことができ、製造ばらつきに強いという特徴も有するので、Ｄ／Ａコンバータや、これを備えた半導体集積回路、及び前記半導体集積回路を備えた通信機器として有用である。

Ａ電流スイッチ回路
１電流スイッチ基本回路
２駆動部
５しきい値電圧制御回路
１０Ｄ／Ａコンバータ
１１、２１電流源
１２、２２差動スイッチ
１３、１４抵抗素子
５１基準電圧発生回路
５２サブストレート電圧制御回路
５２１しきい値電圧モニター回路
Ｖｂｉａｓ１バイアス電圧１の印加端子
Ｖｂｉａｓ２バイアス電圧２の印加端子
ＶＢバイアス電圧３
ＤＡＯＵＴ１、ＤＡＯＵＴ１０正転出力端子（第１の出力端子）
ＮＤＡＯＵＴ１、ＮＤＡＯＵＴ１０反転出力端子（第２の出力端子）
Ｔｒ１１１電流源に備えるトランジスタ
Ｔｒ５２１しきい値電圧モニター用トランジスタ
１０１、１０２ａ〜１０２ｃ電流スイッチ基本回路
１０３バイアス回路
１０４デコーダー回路

Claims

電流源、及び前記電流源の出力端に接続された差動スイッチを有する電流スイッチ回路であり、
前記電流源は、流す電流値を設定するバイアス電圧がゲート端子に印加された少なくとも１つのトランジスタを有し、
前記差動スイッチは、第１及び第２のトランジスタを有し、前記両トランジスタは、その各ソース端子が前記電流源の出力端に並列に接続され、その両ドレイン端子が第１及び第２の出力端子となり、その両ゲート端子に相補の信号が入力されており、
更に、前記差動スイッチの前記第１及び第２のトランジスタは、それらのしきい値電圧の絶対値が、前記電流源を構成するトランジスタのしきい値電圧の絶対値よりも高く設定されている電流スイッチ回路において、
前記電流源に備えるトランジスタは、そのゲート絶縁膜の厚さが所定厚さの低耐圧トランジスタで構成され、
前記差動スイッチを構成する第１及び第２のトランジスタは、そのゲート絶縁膜の厚さが前記低耐圧トランジスタのゲート絶縁膜の所定厚さよりも厚い高耐圧トランジスタで構成されていて、
前記差動スイッチを構成する前記第１及び第２のトランジスタのしきい値電圧が、前記電流源に備えるトランジスタのしきい値電圧よりも高く設定されている
ことを特徴とする電流スイッチ回路。
電流源、及び前記電流源の出力端に接続された差動スイッチを有する電流スイッチ回路であり、
前記電流源は、流す電流値を設定するバイアス電圧がゲート端子に印加された少なくとも１つのトランジスタを有し、
前記差動スイッチは、第１及び第２のトランジスタを有し、前記両トランジスタは、その各ソース端子が前記電流源の出力端に並列に接続され、その両ドレイン端子が第１及び第２の出力端子となり、その両ゲート端子に相補の信号が入力されており、
更に、前記差動スイッチの前記第１及び第２のトランジスタは、それらのしきい値電圧の絶対値が、前記電流源を構成するトランジスタのしきい値電圧の絶対値よりも高く設定されている電流スイッチ回路において、
前記差動スイッチを構成する第１及び第２のトランジスタは、
その不純物の注入濃度が、前記電流源を構成するトランジスタの不純物の注入濃度とは異なる濃度に設定されて、
前記差動スイッチを構成する前記第１及び第２のトランジスタのしきい値電圧が、前記電流源に備えるトランジスタのしきい値電圧よりも高く設定されている
ことを特徴とする電流スイッチ回路。
前記請求項１及び２の何れか１項に記載の電流スイッチ回路において、
前記電流源を構成するトランジスタのサブストレート端子には、所定電圧が印加され、
前記差動スイッチを構成する第１及び第２のトランジスタのサブストレート端子には、前記所定電圧よりも高い電圧が印加されていて、
前記差動スイッチを構成する前記第１及び第２のトランジスタのしきい値電圧が、前記電流源に備えるトランジスタのしきい値電圧よりも高く設定されている
ことを特徴とする電流スイッチ回路。
前記請求項１〜３の何れか１項に記載の電流スイッチ回路を備えた
ことを特徴とするＤ／Ａコンバータ。
前記請求項４記載のＤ／Ａコンバータを備えた
ことを特徴とする半導体集積回路。
前記請求項５記載の半導体集積回路を備えた
ことを特徴とする通信機器。