JP4537840B2 - 電流源セルおよびそれを用いたｄ／ａコンバータ - Google Patents

Description

本発明は、デジタル入力信号に応じて所定の電流を出力する電流源セルおよびそれを用いたＤ／Ａコンバータに係り、特に十分な精度を有する電流源セルおよびそれを用いたＤ／Ａコンバータに関する。

Ｄ／Ａコンバータ（デジタル／アナログコンバータ）は、各種演算処理されたデジタルデータをアナログ信号で動作する機器に入力するために使用されている。

従来、カレントミラー回路にアナログスイッチを接続した構成の電流源セルを並列接続したＤ／Ａコンバータでは、Ｄ／Ａコンバータを構成するトランジスタに寄生容量が存在するため、アナログスイッチをスイッチングする際に出力波形にスイッチングノイズが発生する問題があった。

更に、近年の低電圧、高精度化の要求に伴い、従来の電流源セルでは出力抵抗が不足するため、Ｄ／Ａコンバータの直線性の劣化や出力波形に歪が生じる等の問題があった。

これに対して、アナログスイッチに常時導通状態のトランジスタを直列接続することにより、スイッチングノイズの発生を抑え、出力波形の歪を防止したＤ／Ａコンバータが知られている（例えば、特許文献１参照。）。

特許文献１に開示されたＤ／Ａコンバータでは、デジタル入力信号をデコードして制御信号を出力するデコーダと、デコーダから出力される制御信号に応じて所定の電流を出力する複数の電流源セルと、複数の電流源セルの出力電流の和を電圧に変換する抵抗とを有している。

電流源セルは、デコーダから出力される制御信号により相補的にスイッチングされる第１および第２トランジスタと、第１および第２トランジスタの電流通路の一端に共通接続された定電流源と、第１および第２トランジスタの電流通路の他端と第１および第２出力端との相互間にそれぞれ接続され、常時導通状態とされた第３および第４トランジスタとを有している。

第３および第４トランジスタのゲートには閾値電圧より十分大きな基準電圧がそれぞれ供給され、且つ第３および第４トランジスタのドレイン・ソース間電圧Ｖｄｓが十分大きい場合には、第３および第４トランジスタは飽和領域で導通している。

通常、第３および第４トランジスタがｎ型ＭＯＳトランジスタである場合はゲートに電源電圧Ｖｄｄを供給し、ｐ型ＭＯＳトランジスタである場合はゲートに接地電位Ｖｓｓが供給される。

スイッチング用の第１および第２トランジスタに、常時導通した第３および第４トランジスタが直列接続されているので、トランジスタの寄生容量に対して第３および第４トランジスタの導通抵抗によるダンピング効果が働き、第１および第２トランジスタのスイッチングによるスイッチングノイズの発生が抑えられる。

更に、第３および第４トランジスタは第１および第２のトランジスタを介して定電流源と直列に接続されているので、第３および第４トランジスタが飽和領域で導通していれば、電流源セルの出力抵抗は定電流源のみの出力抵抗よりも大きな出力抵抗となり、Ｄ／Ａコンバータの出力電圧が変動してもＤ／Ａコンバータとして良好な直線性を有することになる。

然しながら、特許文献１に開示されたＤ／Ａコンバータでは、半導体装置の微細化に伴う電源電圧の低下により相対的にＤ／Ａコンバータの出力電圧の動作振幅が大きくなると、第３および第４トランジスタのドレイン・ソース間電圧Ｖｄｓが不足し、第３および第４トランジスタが飽和領域から非飽和領域で導通するようになるため、電流源セルの出力抵抗が著しく低下し、Ｄ／Ａコンバータの直線性が劣化および出力波形の歪となる問題がある。

Ｄ／Ａコンバータの出力電圧の動作振幅が大きな領域においても、第１および第２トランジスタのスイッチングによるスイッチングノイズの発生を抑え、良好な直線性を有し、出力波形の歪を防ぐには、第３および第４トランジスタが常に飽和領域で導通し、更に出力抵抗が非常に高い電流源セルが必要になる。

然しながら、第３および第４トランジスタがｐ型ＭＯＳトランジスタで構成され、ゲートに接地電位Ｖｓｓが供給されている場合、第３および第４トランジスタを飽和領域で導通させるためには、出力電圧の動作振幅を第３および第４トランジスタの閾値電圧の絶対値よりも小さく設定する必要がある。

現在、通常使われるトランジスタの閾値電圧は、約０．５Ｖ程度で、第３および第４トランジスタのソース電位とバルク電位の差から生じる基板バイアス効果を考慮しても約０．７Ｖ程度である。

これは出力振幅が１．０Ｖ程度の大振幅動作が要求されるＤ／Ａコンバータには適合しない。

また、第３および第４トランジスタの出力抵抗を大きくするためにゲート長を長くすると、Ｄ／Ａコンバータの出力端子における寄生容量が増えるので、Ｄ／Ａコンバータの周波数特性が劣化する問題がある。
特許第２５７３４２７号明細書（５頁、図６）

本発明は、大振幅動作時においても十分な精度を有する電流源セルおよびそれを用いたＤ／Ａコンバータを提供することを目的とする。

上記目的を達成するために、本発明の一態様の電流源セルは、制御信号により相補的にスイッチングされる第１および第２トランジスタと、前記第１および第２トランジスタの電流通路の一端に共通接続された定電流源と、前記第１および第２トランジスタの電流通路の他端と第１および第２出力端との相互間にそれぞれ接続され、常時導通状態とされた第３および第４トランジスタと、第１入力端が前記第１および第２トランジスタの電流通路の一端に共通接続され、第２入力端が所定の基準電位に接続され、出力端が前記第３および第４トランジスタの制御端子に共通接続された差動反転増幅手段と、を具備することを特徴としている。

また、本発明の一態様のＤ／Ａコンバータは、デジタル入力信号をデコードして制御信号を出力するデコーダと、前記制御信号に応じて所定の電流を出力する複数の電流源セルと、前記複数の電流源セルの出力電流の和を電圧に変換する抵抗とを有し、前記電流源セルは、前記制御信号により相補的にスイッチングされる第１および第２トランジスタと、前記第１および第２トランジスタの電流通路の一端に共通接続された定電流源と、前記第１および第２トランジスタの電流通路の他端と第１および第２出力端の相互間にそれぞれ接続され、常時導通状態とされた第３および第４トランジスタと、第１入力端が前記第１および第２トランジスタの電流通路の一端に共通接続され、第２入力端が所定の基準電位に接続され、出力端が前記第３および第４トランジスタの制御端子に共通接続された差動反転増幅手段と、を具備することを特徴としている。

本発明によれば、大振幅動作時においても第３および第４トランジスタを常時飽和領域で動作させることができ、第３および第４トランジスタと反転増幅手段との負帰還作用によって非常に高い出力抵抗の電流源セルが得られる。

その結果、スイッチングノイズの発生を防ぎ、大振幅動作時においても直線性に優れ、出力信号の歪が少ない電流源セルが得られる。従って、大振幅動作、高精度なＤ／Ａコンバータを提供すことができる。

以下、本発明の実施例について図面を参照しながら説明する。

図１は本発明の実施例に係る電流源セルを用いたＤ／Ａコンバータの構成を示すブロック図、図２は各ブロックの回路構成を示す回路図、図３は電流源セルを示す回路図である。

図１に示すように、Ｄ／Ａコンバータ１０は、デジタル信号をデコードして制御信号を出力するデコーダ１１と、デコーダ１１の制御信号出力端ａに制御信号入力端ｂがそれぞれ接続された複数の電流源セル１２と、複数の電流源セル１２の第１出力端ｃが共通接続された抵抗ＲＬｐと、第２出力端ｄが共通接続された抵抗ＲＬｎと、複数の電流源セル１２の電流制御端ｅが共通接続された電流制御部１３とを有している。

デコーダ１１は、ｎビットのデジタル信号Ｄ１〜Ｄｎをデコードしてｍ個、例えば２のｎ乗個の制御信号Ｖ１〜Ｖｍを生成し、各制御信号を各電流源セル１２の制御信号入力端ｂに入力する。

各電流源セル１２は、制御信号に応じて電流源セル１２に内蔵されたスイッチ（図示せず）を相補的に切り替えて、抵抗ＲＬｐ、ＲＬｎのいずれかを選択し、選択された抵抗ＲＬｐ、ＲＬｎに所定の電流を出力する。

抵抗ＲＬｐ、ＲＬｎは、それぞれを選択した電流源セル１２の出力電流の和を電圧に変換してアナログ信号を外部機器（図示せず）に出力する。
抵抗ＲＬｐ、ＲＬｎには相補的に電流が供給されるので、抵抗ＲＬｐを流れる電流と抵抗ＲＬｎを流れる電流の和は常に一定である。

電流制御部１３は、複数の電流源セル１２が所定の電流を出力するために必要な制御電圧を供給している。

図２に示すように、電流制御部１３は、ソースＳ２０が電源Ｖｄｄに接続され、ドレインＤ２０が抵抗Ｒｒｅｆを介して接地されたｐ型のＭＯＳトランジスタ２０（以下、単にトランジスタともいう）と、一方の入力端が基準電圧Ｖｒｅｆに接続され、他方の入力端がトランジスタ２０のドレインＤ２０に接続され、出力端がトランジスタ２０のゲートＧ２０に接続された差動増幅器２１とを有している。

差動増幅器２１は他方の入力端の電位が一方の入力端の電位Ｖｒｅｆと等しくなるように動作するので、直列に接続されたトランジスタ２０と抵抗Ｒｒｅｆにはトランジスタ２０のドレインＤ２０の電位が基準電圧Ｖｒｅｆに等しくなるように電流Ｉｒｅｆが流れる。

更に、トランジスタ２０のゲートＧ２０は、ソースＳ２２が電源Ｖｄｄに接続されたｐ型のトランジスタ２２のゲートＧ２２に接続されているので、トランジスタ２０とトランジスタ２２はカレントミラー回路２３を構成している。
これにより、トランジスタ２２はトランジスタ２０を流れる電流Ｉｒｅｆにミラー回路２３のミラー比を乗じた一定の電流が流れる定電流源として機能している。

図３に示すように、電流源セル１２は、定電流源を構成するトランジスタ２２と、ソースＳ１、Ｓ２がトランジスタ２２のドレインＤ２２に共通接続されたｐ型の第１および第２トランジスタＭ１、Ｍ２と、ソースＳ３がドレインＤ１に接続され、ドレインＤ３が第１出力端３０に接続されたｐ型の第３トランジスタＭ３と、ソースＳ４がドレインＤ２に接続され、ドレインＤ４が第２出力端３１に接続されたｐ型の第４トランジスタＭ４とを有している。

更に、入力端が第１トランジスタＭ１のゲートＧ１に接続され、出力端が第２トランジスタＭ２のゲートＧ２に接続されたインバータ３２と、一方の入力端が第１および第２トランジスタＭ１、Ｍ２のソースＳ１、Ｓ２に共通接続され、他方の入力端が所定の基準電圧Ｖｒｅｆ２に接続され、出力端が第３および第４トランジスタＭ３、Ｍ４のゲートＧ３、Ｇ４に共通接続された差動増幅器３３とを有している。

第１トランジスタＭ１のゲートＧ１に、デコーダ１１からの制御信号Ｖ１が入力されると、第２トランジスタＭ２のゲートＧ２には、制御信号Ｖ１を反転させた制御信号Ｖ１―が入力されるので、第１および第２トランジスタＭ１、Ｍ２は制御信号Ｖ１に応じて相補的にスイッチングされる。

即ち、制御信号Ｖ１により第１トランジスタＭ１がオンの場合に、第２トランジスタＭ２がオフになるので、トランジタス２２を流れる電流は第１出力端３０に接続された抵抗ＲＬｐに供給される。

一方、制御信号Ｖ１により第１トランジスタＭ１がオフの場合に、第２トランジスタＭ２がオンになるので、トランジタス２２を流れる電流は第２出力端３１に接続された抵抗ＲＬｎに供給される。

第１および第２トランジスタＭ１、Ｍ２は、スイッチング速度を確保するために非飽和領域で動作し、第３および第４トランジスタＭ３、Ｍ４は、大振幅動作時においても常時飽和領域で導通するようにゲートＧ３、Ｇ４に差動増幅器３３の出力電圧が印加されている。

次に、スイッチング用の第１トランジスタＭ１を介して直列接続された定電流源を構成するトランジスタ２２とダンピング抵抗機能と出力抵抗増強機能を有する第３トランジスタＭ３に、差動増幅器３３が接続された回路の動作について説明する。

図４は電流源セルの出力抵抗を比較するために、電流源セルが相補的にスイッチングされた後の電流通路に注目した場合の例で、図４（ａ）が本実施例の回路、図４（ｂ）が従来例の回路である。

図４（ａ）に示すように、本実施例の回路では差動増幅器３３は他方の入力端の電位が一方の入力端の電位Ｖａと等しくなるように動作するので、接続点ａの電位はＶａに固定され、トランジスタ２２のドレインＤ２２端での電圧変動にはほとんど影響されなくなる。

一方、図４（ｂ）に示すように、従来例の回路ではトランジスタＭ３のドレインＤ３端での電圧変動に対して接続点ｂの電位は少なからず変動する。

接続点ａの電圧変動が小さくなるほどトランジスタＭ３を流れる電流、即ち出力電流は従来よりも変動しにくくなる。これは、本実施例の回路の出力抵抗が従来の回路の出力抵抗よりも高いことを意味している。

図４（ａ）の本実施例の回路の出力抵抗Ｒｏｕｔ１および図４（ｂ）の従来例の回路の出力抵抗Ｒｏｕｔ２は下記式で表わされる。
Ｒｏｕｔ１＝Ａ３３・ｇｍ３・ｒｄｓ３・ｒｄｓ２２ （１）
Ｒｏｕｔ２＝ｇｍ３・ｒｄｓ３・ｒｄｓ２２ （２）
ここで、Ａ３３は差動増幅器３３の利得、ｇｍ３は第３トランジスタＭ３の伝達コンダクタンス、ｒｄｓ３、ｒｄｓ２２はそれぞれ第１トランジスタＭ１、トランジスタ２２、の出力抵抗を示している。

また、スイッチング用の第１トランジスタＭ１は非飽和領域でオンしているので導通抵抗は非常に小さく無視できる。

これより、本実施例の回路の出力抵抗は、従来例の回路の出力抵抗よりも差動増幅器３３の利得に応じて大きくなることが分かる。

従って、大振幅動作時においても直線性に優れ、出力信号に歪が少ない電流を出力することが可能である。

図５はＤ／Ａコンバータ１０の出力特性を従来と比較して示したもので、図５（ａ）が本実施例による場合、図５（ｂ）が従来のＤ／Ａコンバータによる場合である。
また、図５（ｃ）は図５（ａ）と図５（ｂ）の差を明示するために、図５（ａ）と図５（ｂ）を重ね合わせて示したものである。

ここでは、電源電圧Ｖｄｄが２．５Ｖのときに、Ｄ／Ａコンバータ１０が０．５Ｖと１．０Ｖを繰り返し周期約１８ｎｓで交互に出力する場合のシミュレーションによる結果である。

図５（ａ）に示すように、本実施例のＤ／Ａコンバータ１０では、出力電圧が０．５Ｖから１Ｖに切り替わる時点ａにおいてスパイクノイズは見られず、スイッチングノイズが抑制されている。更に、１Ｖ付近ｂにおいても出力信号はすばやくセットリングしている。

一方、図５（ｂ）に示すように、従来のＤ／Ａコンバータでは、出力電圧が０．５Ｖから１Ｖに切り替わる時点ｃにおいて負極性のスパイクが見られ、スイッチングノイズが発生している。
更に、０．８Ｖから１．０Ｖ付近ｄにおける出力信号のセットリング時間に急激な増加が見られることから出力信号に歪が発生していることがわかる。

従って、図５（ｃ）に示すように、出力電圧が０．５Ｖから１Ｖに切り替わり時点ｅにおいてスイッチングノイズが抑えられ、０．８Ｖから１．０Ｖ付近ｆにおける出力波形の歪が改善されていることがわかる。

図６は、出力振幅が１．０Ｖの条件でＤ／Ａコンバータ１０の出力の直線性を、従来と比較して示したもので、実線ａが本実施例による場合、破線ｂが従来例による場合である。

図６の横軸は１２ビットのデジタル値を十進法で表わしたデジタル入力を示し、縦軸はＤ／Ａコンバータの積分非直線性を示している。
積分非直線性とは、理想的なＤ／Ａ変換直線から実際のＤ／Ａコンバータの出力を引いた誤差をある相対偏差で示しており、Ｄ／Ａコンバータの直線性を示す一つの指標である。本実施例では、積分非直線性が従来例の最大１／５以下に改善されている事が分かる。

以上説明したように、実施例１に係る電流源セル１２を用いたＤ／Ａコンバータ１０では、第３および第４トランジスタＭ３、Ｍ４を大振幅動作時においても常時飽和領域で動作させているので、電流源セルの出力抵抗を差動増幅器３３の利得に応じて大きくすることができる。

その結果、大振幅動作時においてもスイッチングノイズの発生を防ぎ、直線性の優れた出力信号の歪が少ない電流源セルが得られる。従って、十分な精度を有するＤ／Ａコンバータを提供することができる。

図７は本発明の実施例２に係るＤ／Ａコンバータの電流源セルを示す図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。

本実施例が実施例１と異なる点は、差動反転増幅手段をトランジスタと定電流源の直列回路の反転増幅手段としたことにある。

即ち、図７に示すように、実施例２に係る電流源セル５０は、直列接続されたｐ型の第５トランジスタＭ５と第２定電流源５１とを有し、第５トランジスタＭ５のゲートＧ５が第１および第２トランジスタＭ１、Ｍ２のソースＳ１、Ｓ２に共通接続され、第５トランジスタＭ５のドレインＤ５と第２定電流源５１の接続点ａが第３および第４トランジスタＭ３、Ｍ４のゲートＧ３、Ｇ４に共通接続されている。

更に、第５トランジスタＭ５のソースＳ５が電源Ｖｄｄに接続され、第２定電流源５１の接続点ａと反対の端が接地されている。

第２定電流源５１により第５トランジスタＭ５には一定の電流が流れるのでゲートＧ５の電位は一定に保たれる。
即ち、カレントミラー回路２３において、定電流源を構成するトランジスタ２２のドレインＤ２２端は第３トランジスタＭ３のドレインＤ３端での電圧変動にはほとんど影響されなくなる。

また第２定電流源５１の電流と第５トランジスタＭ５の素子サイズによりゲート電位Ｇ５は所望の値に設定することができる。
即ち、第３および第４トランジスタＭ３、Ｍ４のドレイン・ソース間電圧が大振幅動作時においてもある程度確保されるので、第３および第４トランジスタＭ３、Ｍ４を常時飽和領域で動作させることができる。

その結果、大振幅動作時においても、第３および第４トランジスタＭ３、Ｍ４が常時飽和領域で動作し、第２定電流源５１と第５トランジスタＭ５で構成される反転増幅手段の利得に応じた非常に高い出力抵抗を得ることが可能である。

以上説明したように、実施例２に係る電流源セル５０では、差動反転増幅手段を第５トランジスタＭ５と第２定電流源５１の直列回路の反転増幅手段としたので、基準電圧Ｖｒｅｆ２が不要であり、回路が簡単になる利点がある。

ここでは、電流源セル５０をｐ型のＭＯＳトランジスタにより構成した場合について説明したが、ｎ型のＭＯＳトランジスタを用いて構成しても構わない。
図８はｎ型のＭＯＳトランジスタを用いた場合の電流源セル６０を示す回路図、図９は電流源セル６０を用いたＤ／Ａコンバータ７０を示す回路図である。

本発明の実施例１に係るＤ／Ａコンバータの構成を示すブロック図。 本発明の実施例１に係るＤ／Ａコンバータの各ブロックの回路構成を示す回路図。 本発明の実施例１に係る電流源セルの構成を示す回路図。 本発明の原理を説明するための図で、図４（ａ）は実施例１に係る回路、図４（ｂ）は従来例の回路を示す図。 本発明の実施例１に係るＤ／Ａコンバータの出力特性を示す図。 本発明の実施例１に係るＤ／Ａコンバータの出力特性を示す図。 本発明の実施例２に係る電流源セルの構成を示す回路図。 本発明の実施例２に係る電流源セルの他の構成を示す回路図。 本発明の実施例２に係る他の電流源セルを用いたＤ／Ａコンバータを示す回路図。

符号の説明

１０、７０ Ｄ／Ａコンバータ
１１ デコーダ
１２、５０、６０ 電流源セル
１３ 電流制御部
２０、２２、Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５ ｐ型ＭＯＳトランジスタ
２１、３３ 差動増幅器
２３ カレントミラー回路
３０ 第１出力端、
３１ 第２出力端
３２ インバータ
５１、６７ 第２定電流源
６１、６２、６３、６４、６５、６６ ｎ型ＭＯＳトランジスタ
ＲＬｐ、ＲＬｎ、Ｒｒｅｆ 抵抗
Ｖｄｄ 電源
Ｖｒｅｆ、Ｖｒｅｆ２、Ｖａ、Ｖｂ 基準電圧

Claims (5)

1. 制御信号により相補的にスイッチングされる第１および第２トランジスタと、
   前記第１および第２トランジスタの電流通路の一端に共通接続された定電流源と、
   前記第１および第２トランジスタの電流通路の他端と第１および第２出力端との相互間にそれぞれ接続され、常時導通状態とされた第３および第４トランジスタと、
   第１入力端が前記第１および第２トランジスタの電流通路の一端に共通接続され、第２入力端が所定の基準電位に接続され、出力端が前記第３および第４トランジスタの制御端子に共通接続された差動反転増幅手段と、
   を具備することを特徴とする電流源セル。
2. 制御信号により相補的にスイッチングされる第１および第２トランジスタと、
   前記第１および第２トランジスタの電流通路の一端に共通接続された定電流源と、
   前記第１および第２トランジスタの電流通路の他端と第１および第２出力端との相互間にそれぞれ接続され、常時導通状態とされた第３および第４トランジスタと、
   入力端が前記第１および第２トランジスタの電流通路の一端に共通接続され、出力端が前記第３および第４トランジスタの制御端子に共通接続された反転増幅手段と、
   を具備することを特徴とする電流源セル。
3. 前記反転増幅手段が、直列接続された第５トランジスタと第２定電流源とを有し、
   前記第５トランジスタの制御端子が前記第１および第２トランジスタの電流通路の一端に共通接続され、前記第５トランジスタと前記第２定電流源の接続点が、前記第３および第４トランジスタの制御端子に共通接続されていること、
   を特徴とする請求項２に記載の電流源セル。
4. デジタル入力信号をデコードして制御信号を出力するデコーダと、前記制御信号に応じて所定の電流を出力する複数の電流源セルと、前記複数の電流源セルの出力電流の和を電圧に変換する抵抗とを有し、
   前記電流源セルは、前記制御信号により相補的にスイッチングされる第１および第２トランジスタと、前記第１および第２トランジスタの電流通路の一端に共通接続された定電流源と、前記第１および第２トランジスタの電流通路の他端と第１および第２出力端の相互間にそれぞれ接続され、常時導通状態とされた第３および第４トランジスタと、第１入力端が前記第１および第２トランジスタの電流通路の一端に共通接続され、第２入力端が所定の基準電位に接続され、出力端が前記第３および第４トランジスタの制御端子に共通接続された差動反転増幅手段と、
   を具備することを特徴とするＤ／Ａコンバータ。
5. デジタル入力信号をデコードして制御信号を出力するデコーダと、前記制御信号に応じて所定の電流を出力する複数の電流源セルと、前記複数の電流源セルの出力電流の和を電圧に変換する抵抗とを有し、
   前記電流源セルは、前記制御信号により相補的にスイッチングされる第１および第２トランジスタと、前記第１および第２トランジスタの電流通路の一端に共通接続された定電流源と、前記第１および第２トランジスタの電流通路の他端と第１および第２出力端の相互間にそれぞれ接続され、常時導通状態とされた第３および第４トランジスタと、入力端が前記第１および第２トランジスタの電流通路の一端に共通接続され、出力端が前記第３および第４トランジスタの制御端子に共通接続された反転増幅手段と、
   を具備したことを特徴とするＤ／Ａコンバータ。

Images