JP2008312075A - Ｍｏｓ抵抗制御装置、ｍｏｓ減衰器、無線送信機 - Google Patents

Ｍｏｓ抵抗制御装置、ｍｏｓ減衰器、無線送信機 Download PDF

Info

Publication number
JP2008312075A
JP2008312075A JP2007159634A JP2007159634A JP2008312075A JP 2008312075 A JP2008312075 A JP 2008312075A JP 2007159634 A JP2007159634 A JP 2007159634A JP 2007159634 A JP2007159634 A JP 2007159634A JP 2008312075 A JP2008312075 A JP 2008312075A
Authority
JP
Japan
Prior art keywords
attenuator
voltage
signal
current source
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007159634A
Other languages
English (en)
Inventor
Hirota Araki
裕太 荒木
Shoji Otaka
章二 大高
Kyo Hashimoto
経 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007159634A priority Critical patent/JP2008312075A/ja
Priority to US12/025,314 priority patent/US20080311867A1/en
Publication of JP2008312075A publication Critical patent/JP2008312075A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/211—Indexing scheme relating to amplifiers the input of an amplifier can be attenuated by a continuously controlled transistor attenuator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)
  • Transmitters (AREA)

Abstract

【課題】ＭＯＳ減衰器としての可変特性を所望に合わせ込んでそのばらつきを吸収することが可能なＭＯＳ抵抗制御装置、これを用いる無線送信機を提供すること。
【解決手段】ソースが第１の基準電位に接続されたＭＯＳトランジスタと、該ＭＯＳトランジスタのドレインと第２の基準電位との間に挿入・接続された第１の制御電流源と、第１、第２の入力端、および出力端を有し、該第１の入力端がＭＯＳトランジスタのドレインと第１の制御電流源との接続ノードに接続され、該出力端がＭＯＳトランジスタのゲートに接続されたオペアンプと、該オペアンプの第２の入力端に一端が接続されたインピーダンス素子と、該インピーダンス素子に一端の側から電流を入力する基準電流源と、インピーダンス素子に一端の側からさらに電流を入力する第２の制御電流源と、ＭＯＳトランジスタのドレインに電流を入力する第３の制御電流源とを具備する。
【選択図】図１

Description

本発明は、ＭＯＳトランジスタのソースドレイン間抵抗の制御を行うＭＯＳ抵抗制御装置およびこれを利用したＭＯＳ減衰器、並びにこのＭＯＳ減衰器を用いた無線送信機に関する。
様々な電子回路において、抵抗素子としてＭＯＳトランジスタの線形領域を利用することは広く行われている。線形領域におけるＭＯＳトランジスタのドレインソース間抵抗Ｒｍｏｓは、Ｒｍｏｓ≒１／｛β（Ｖｇｓ−Ｖｔｈ）｝で近似できる。ここでβは、β＝（μｎ・Ｃｏｘ）・（Ｗ／Ｌ）であり、μｎは電子移動度、ＣｏｘはＭＯＳトランジスタのゲート容量、Ｌはゲート長、Ｗはゲート幅である。また、Ｖｇｓはゲートソース間電圧、Ｖｔｈはしきい値電圧である。上記の式より、線形領域を利用したＭＯＳ抵抗は、ゲート電圧を可変することで、値を可変できる。
ＭＯＳ抵抗の値を制御する回路の例として例えば下記特許文献１に開示のものがある。この回路はオペアンプによる帰還回路を使用する。概略的には、目的のＭＯＳ抵抗を実現するゲート電圧を、ソースドレイン間電圧のオペアンプへのフィードバックにより得ている。発生させたゲートへの供給電圧をほかのＭＯＳトランジスタのゲートに供給することで供給先のＭＯＳトランジスタが所望のＭＯＳ抵抗に制御される。
また、ＭＯＳ抵抗を利用した応用回路として、下記非特許文献１に開示の可変減衰器がある。概略的には、対地の抵抗および通過の抵抗としてＭＯＳ抵抗を用い、対地のＭＯＳトランジスタのゲート電圧を可変することで可変減衰器とする。対地の抵抗のみを変化させると減衰器として特性インピーダンスが所定値からはずれる（＝非整合状態になる）ので、通過のＭＯＳトランジスタのゲートには、特性インピーダンスが所定値を保つようにすべく所定電圧を加える。この所定電圧を得るため、信号を通過させる可変減衰器と同様な構成を有する模擬回路（レプリカ）およびオペアンプによるフィードバック構成を備えている。
また、ＭＯＳ抵抗を利用した可変減衰器として下記特許文献２に開示のものもある。この可変減衰器では、上記のものとは逆に、通過の抵抗となるＭＯＳトランジスタのゲート電圧を外部から可変することで可変減衰器とする。対地のＭＯＳトランジスタのゲートには、減衰器として所定の特性インピーダンスが保たれるように所定電圧が加えられる。この所定電圧は、上記の可変減衰器と同様に、模擬回路とオペアンプによるフィードバック構成とを有する回路で生成され、対地のＭＯＳトランジスタのゲートに供給される。
一般に、外部から減衰量を制御する可変減衰器は、制御入力に対する減衰値の変化特性（すなわち、制御入力を横軸に取り、対応する減衰値を縦軸に取った場合のグラフ形状）ができるだけばらつかずに意図どおりになるのが好ましい。このようなばらつきは、回路を構成している素子の製造段階の特性ばらつきによって不可避的に生じる。これを改善することについて非特許文献１、特許文献２に開示、示唆はない。
特開平１０−２００３３４号公報 米国特許第４９７５６０４号明細書 Hakan Dogan, Robert G.Meyer and Ali M.Niknejad BWRC, UC Berkeley, "A DC-10GHz Linear-in-dB Attenuator in 0.13um CMOS Technology", IEEE 2004 CUSTOM INTEGRATED CIRCUITS CONFERENCE pp609-612
本発明は、ＭＯＳトランジスタのソースドレイン間抵抗の制御を行うＭＯＳ抵抗制御装置およびこれを利用したＭＯＳ減衰器、並びにこのＭＯＳ減衰器を用いた無線送信機において、ＭＯＳ減衰器としての可変特性を所望に合わせ込んでそのばらつきを吸収することが可能なＭＯＳ抵抗制御装置およびこれを利用したＭＯＳ減衰器、並びにこのＭＯＳ減衰器を用いた無線送信機を提供することを目的とする。
本発明の一態様であるＭＯＳ抵抗制御装置は、ソースが第１の基準電位に接続されたＭＯＳトランジスタと、前記ＭＯＳトランジスタのドレインと第２の基準電位との間に挿入・接続された第１の制御電流源と、第１、第２の入力端、および出力端を有し、該第１の入力端が前記ＭＯＳトランジスタの前記ドレインと前記第１の制御電流源との接続ノードに接続され、該出力端が前記ＭＯＳトランジスタのゲートに接続されたオペアンプと、前記オペアンプの前記第２の入力端に一端が接続されたインピーダンス素子と、前記インピーダンス素子に前記一端の側から電流を入力する基準電流源と、前記インピーダンス素子に前記一端の側からさらに電流を入力する第２の制御電流源と、前記ＭＯＳトランジスタの前記ドレインに電流を入力する第３の制御電流源とを具備することを特徴とする。
すなわち、第２の制御電流源および第３の制御電流源を設けることにより、第１の制御電流源の出力電流に対するＭＯＳ抵抗の可変特性を所望に変化させることを意図する。第２の制御電流源は、インピーダンス素子にその一端の側から電流を、基準電流源とともに入力する機能を有している。第３の制御電流源は、ＭＯＳトランジスタのドレインに電流を、第１の制御電流源とともに入力する機能を有している。
オペアンプの第１、第２の入力端間はイマジナリショートとなるので、第２の制御電流源の出力電流を増すと、インピーダンス素子の一端側の電圧が高くなりＭＯＳトランジスタのドレイン電圧が増す（すなわちＭＯＳトランジスタの抵抗が大きくなる）。また、第３の制御電流源の出力電流が増すと、ＭＯＳトランジスタがその分の電流を増加して流すようにその抵抗が小さくなる。このように第２、第３の制御電流源により、ＭＯＳトランジスタの抵抗についてその値を両方向に変化させることができる。これにより、オペアンプの出力電圧に、ＭＯＳ減衰器に対してその可変特性を所望に合わせ込んでそのばらつきを吸収するような制御電圧を生成することが可能である。
また、本発明の別の態様であるＭＯＳ減衰器は、ソースが第１の基準電位に接続されたＭＯＳトランジスタと、前記ＭＯＳトランジスタのドレインと第２の基準電位との間に挿入・接続された第１の電圧制御電流源と、第１、第２の入力端、および出力端を有し、該第１の入力端が前記ＭＯＳトランジスタの前記ドレインと前記第１の電圧制御電流源との接続ノードに接続され、該出力端が前記ＭＯＳトランジスタのゲートに接続された第１のオペアンプと、前記第１のオペアンプの前記第２の入力端に一端が接続されたインピーダンス素子と、前記インピーダンス素子に前記一端の側から電流を入力する基準電流源と、前記インピーダンス素子に前記一端の側からさらに電流を入力する第２の電圧制御電流源と、前記ＭＯＳトランジスタの前記ドレインに電流を入力する第３の電圧制御電流源と、前記ＭＯＳトランジスタの前記ドレインにさらに電流を入力する、前記第１の電圧制御電流源が有するトランスコンダクタンスの係数倍のトランスコンダクタンスを有する第４の電圧制御電流源と、入力端と出力端とを有し、かつ、該入力端から該出力端への間に複数の対地のＭＯＳトランジスタと１以上の通過のＭＯＳトランジスタとを有し、該複数の対地のＭＯＳトランジスタのゲートそれぞれに前記第１のオペアンプの前記出力端が接続され、該１以上の通過のＭＯＳトランジスタのゲートに、該入力端と該出力端との間の特性インピーダンスを所定に設定する制御電圧が供給された第１の減衰器と、前記第１の減衰器の前記入力端と第３の基準電位との間に挿入・接続された、前記特性インピーダンスに相当するインピーダンスの第１の抵抗器と、前記第１の減衰器の前記出力端と第４の基準電位との間に挿入・接続された第２の抵抗器と、前記第１の減衰器の前記出力端の電圧を所定電圧との比較にて増幅し前記第１の減衰器のための前記制御電圧を生成する第２のオペアンプと、入力端と出力端とを有し、かつ、該入力端から該出力端への間に複数の対地のＭＯＳトランジスタと１以上の通過のＭＯＳトランジスタとを有し、該複数の対地のＭＯＳトランジスタのゲートそれぞれに前記第１のオペアンプの前記出力端が接続され、該１以上の通過のＭＯＳトランジスタのゲートに前記制御電圧が供給された第２の減衰器とを具備することを特徴とする。
このＭＯＳ減衰器は、ＭＯＳ抵抗制御装置としての機能を含んでいる。その機能により生成されたＭＯＳ抵抗の制御電圧が、信号通過用である第２の減衰器における対地のＭＯＳトランジスタのＭＯＳ抵抗の値を制御する。したがって、ＭＯＳ減衰器としての可変特性を所望に合わせ込んでそのばらつきを吸収することが達成される。
また、本発明のさらに別の態様である無線送信機は、２相のベースバンド信号を生成するベースバンド信号処理部と、前記２相のベースバンド信号で互いに直交する２つのキャリア信号を直交変調し被変調信号を生成する直交変調器と、（以下、ＭＯＳ減衰器：）ソースが第１の基準電位に接続されたＭＯＳトランジスタと、前記ＭＯＳトランジスタのドレインと第２の基準電位との間に挿入・接続された第１の電圧制御電流源と、第１、第２の入力端、および出力端を有し、該第１の入力端が前記ＭＯＳトランジスタの前記ドレインと前記第１の電圧制御電流源との接続ノードに接続され、該出力端が前記ＭＯＳトランジスタのゲートに接続された第１のオペアンプと、前記第１のオペアンプの前記第２の入力端に一端が接続されたインピーダンス素子と、前記インピーダンス素子に前記一端の側から電流を入力する基準電流源と、前記インピーダンス素子に前記一端の側からさらに電流を入力する第２の電圧制御電流源と、前記ＭＯＳトランジスタの前記ドレインに電流を入力する第３の電圧制御電流源と、前記ＭＯＳトランジスタの前記ドレインにさらに電流を入力する、前記第１の電圧制御電流源が有するトランスコンダクタンスの係数倍のトランスコンダクタンスを有する第４の電圧制御電流源と、入力端と出力端とを有し、かつ、該入力端から該出力端への間に複数の対地のＭＯＳトランジスタと１以上の通過のＭＯＳトランジスタとを有し、該複数の対地のＭＯＳトランジスタのゲートそれぞれに前記第１のオペアンプの前記出力端が接続され、該１以上の通過のＭＯＳトランジスタのゲートに、該入力端と該出力端との間の特性インピーダンスを所定に設定する制御電圧が供給された第１の減衰器と、前記第１の減衰器の前記入力端と第３の基準電位との間に挿入・接続された、前記特性インピーダンスに相当するインピーダンスの第１の抵抗器と、前記第１の減衰器の前記出力端と第４の基準電位との間に挿入・接続された第２の抵抗器と、前記第１の減衰器の前記出力端の電圧を所定電圧との比較にて増幅し前記第１の減衰器のための前記制御電圧を生成する第２のオペアンプと、入力端と出力端とを有し、かつ、該入力端から該出力端への間に複数の対地のＭＯＳトランジスタと１以上の通過のＭＯＳトランジスタとを有し、該複数の対地のＭＯＳトランジスタのゲートそれぞれに前記第１のオペアンプの前記出力端が接続され、該１以上の通過のＭＯＳトランジスタのゲートに前記制御電圧が供給された第２の減衰器とを備え、前記第２の減衰器の前記入力端に前記被変調信号が入力され、該第２の減衰器の前記出力端に減衰被変調信号を発生するＭＯＳ減衰器（以上、ＭＯＳ減衰器）と、前記減衰被変調信号を電力増幅して電力増幅信号を生成する電力増幅器と、前記電力増幅信号を電波放射するアンテナとを具備し、前記ベースバンド信号処理部が、前記ＭＯＳ減衰器の中の前記第１、第２、第３、第４の電圧制御電流源への制御電圧をさらに生成することを特徴とする。
この無線送信機は、上記のＭＯＳ減衰器を利用した送信機である。
本発明によれば、ＭＯＳトランジスタのソースドレイン間抵抗の制御を行うＭＯＳ抵抗制御装置およびこれを利用したＭＯＳ減衰器、並びにこのＭＯＳ減衰器を用いた無線送信機において、ＭＯＳ減衰器としての可変特性を所望に合わせ込んでそのばらつきを吸収することができる。
（第１の実施の形態）
以下では実施形態を図面を参照しながら説明する。図１は、一実施形態に係るＭＯＳ抵抗制御装置の構成を示している。同図に示すように、このＭＯＳ抵抗制御装置１０は、ＭＯＳトランジスタ１１、オペアンプ１２、抵抗器１３（インピーダンス素子）、基準電流源１４、電圧制御電流源１５、１７、１８を有する。オペアンプ１２の出力は、このＭＯＳ抵抗制御装置１０の出力端子１６に出力Ｖｏｕｔとしても供給される。
ＭＯＳトランジスタ（ｎチャネルＭＯＳトランジスタ）１１は、ソースがグラウンド（第１の基準電位）に接続され、また、ＭＯＳトランジスタ１１のチャネルが形成される半導体領域（基板、ボディ）は、図面に記号化して表わされているように、グラウンドの電位にされている。さらに、ドレインが電圧制御電流源１５の一端に接続され、ゲートにはオペアンプ１２の出力電圧が供給される。
オペアンプ１２は、２つの入力端と１つの出力端を有し、反転入力として基準電流源１４（Ｉｒｅｆ）の出力電流が一端に流し込まれる抵抗器１３（Ｒｒｅｆ）のその一端の電圧が供給される。非反転入力としてＭＯＳトランジスタ１１のドレインと電圧制御電流源１５との接続ノードに発生する電圧が供給される。出力端はＭＯＳトランジスタ１１のゲートに接続される。電圧制御電流源１５は、ＭＯＳトランジスタ１１のドレインと電源電圧（第２の基準電位）との間に挿入、接続され、電流ＩｃｎｔをＭＯＳトランジスタ１１に流し込む。
電圧制御電流源１７、１８がない構成では、電圧制御電流源１５が出力する電流ＩｃｎｔのみによりＭＯＳトランジスタ１１のソースドレイン間抵抗Ｒｍｏｓが制御される。これは、オペアンプ１２の入力端間がイマジナリショートなのでＭＯＳトランジスタ１１のドレイン電圧は不変（＝Ｒｒｅｆ・Ｉｒｅｆ）であり、電流Ｉｃｎｔが変化するとＭＯＳトランジスタ１１のソースドレイン間抵抗Ｒｍｏｓが変化して対応するためである。すなわち、Ｒｍｏｓ＝Ｒｒｅｆ・Ｉｒｅｆ／Ｉｃｎｔである。
この特性は、横軸にＩｃｎｔをとり縦軸にＲｍｏｓをとって描くと、図２における曲線１のようになる。このようなＩｃｎｔからＲｍｏｓへの入出力特性は、このＭＯＳ抵抗制御装置１０を構成する各構成要素の特性ばらつきにより変動する。なお、ＭＯＳトランジスタ１１にＲｍｏｓを発生させているそのゲート電圧は、出力端子１６を介してほかのＭＯＳトランジスタのゲートに供給され、供給先のＭＯＳトランジスタをその所望のＭＯＳ抵抗Ｒｍｏｓに制御することができる。
このＭＯＳ抵抗制御装置１０では、ＩｃｎｔからＲｍｏｓへの入出力特性をある程度所望に合わせ込み可能にするため、基準電圧源１４に並列に電圧制御電流源１７（Ｉｇｍｃｐ１）を、電圧制御電流源１５に並列に電圧制御電流源１８（Ｉｇｍｃｐ２）をそれぞれ設けている。このようなＩｇｍｃｐ１、Ｉｇｍｃｐ２の作用は、式の上から容易に分かる。すなわち、Ｒｍｏｓ＝Ｒｒｅｆ・（Ｉｒｅｆ＋Ｉｇｍｃｐ１）／（Ｉｃｎｔ＋Ｉｇｍｃｐ２）になるので、Ｉｇｍｃｐ１をゼロから増やしていくと、図２における曲線１は、曲線２ａ、２ｂ、…のように縦方向に伸張していく。また、Ｉｇｍｃｐ２をゼロから増やしていくと、図２における曲線１は、曲線３ａ、３ｂ、…のように左方向に平行移動していく。
したがって、ＩｃｎｔからＲｍｏｓへの入出力特性を、最初の曲線１の位置を中心にある程度両方向に変化させることができる。これにより、入出力特性が当初ばらついた場合にもこれを吸収することができる。ここで、Ｉｇｍｃｐ１、Ｉｇｍｃｐ２がＩｃｎｔからＲｍｏｓへの入出力特性に及ぼす作用は同じではないので、Ｉｇｍｃｐ１、Ｉｇｍｃｐ２を独立に増加できるようにすれば、合わせ込みの範囲をより増すことができる。さらには、Ｉｇｍｃｐ１、Ｉｇｍｃｐ２がある程度の値のときを典型時とし、これらを減少させるようにも可能に構成すれば、さらに合わせ込みの自由度が増す。
なお、電圧制御電流源１５、１７、１８は、それぞれ、電流制御電流源でもよい。さらには、電圧や電流のようなアナログ量により制御される制御電流源とするほかに、ディジタル量により制御される制御電流源としてもよい。
（第２の実施の形態）
次に、別の実施形態について図３を参照して説明する。図３は、別の実施形態に係るＭＯＳ抵抗制御装置の構成を示している。図３においてすでに説明した図中に登場のものと同一のものには同一符号を付している。その部分の説明は省略する。
この実施形態のＭＯＳ抵抗制御装置３０は、電圧制御電流源１５に並列に設けられる制御電流源を、電圧制御電流源１８（Ｉｇｍｃｐ２）に代えて電圧制御電流源３１（Ｋ・Ｉｃｎｔ）にしたものである。すなわち、電圧制御電流源３１は、電圧制御電流源１５の出力電流Ｉｃｎｔに連動してこの係数倍（Ｋ倍）の出力電流を発生するものである。
この場合には、Ｒｍｏｓ＝Ｒｒｅｆ・（Ｉｒｅｆ＋Ｉｇｍｃｐ１）／｛（１＋Ｋ）Ｉｃｎｔ｝になるので、Ｉｇｍｃｐ１をゼロから増やしていくと、図４における曲線１は、曲線２ａ、２ｂ、…のように縦方向に伸張していく（これは図２での場合と同じである）。また、Ｋをゼロから増やしていくと、図４における曲線１は、曲線４ａ、４ｂ、…のように左方向に伸張していく。
したがって、この場合にも、ＩｃｎｔからＲｍｏｓへの入出力特性を、最初の曲線１の位置を中心にある程度両方向に変化させることができる。これにより、入出力特性が当初ばらついた場合にもこれを吸収することができる。ここで、Ｉｇｍｃｐ１、ＫがＩｃｎｔからＲｍｏｓへの入出力特性に及ぼす作用は同じではないので、Ｉｇｍｃｐ１、Ｋを独立に増加できるようにすれば、合わせ込みの範囲をより増すことができる。さらには、Ｉｇｍｃｐ１、Ｋがある程度の値のときを典型時とし、これらを減少させるようにも可能に構成すれば、さらに合わせ込みの自由度が増す。
（第３の実施の形態）
次に、さらに別の実施形態について図５を参照して説明する。図５は、さらに別の実施形態に係るＭＯＳ抵抗制御装置の構成を示している。図５においてすでに説明した図中に登場のものと同一のものには同一符号を付している。その部分の説明は省略する。
この実施形態のＭＯＳ抵抗制御装置５０は、電圧制御電流源１５に並列に設けられる制御電流源として、電圧制御電流源１８（Ｉｇｍｃｐ２）に加え、電圧制御電流源３１（Ｋ・Ｉｃｎｔ）をも設けている。すなわち、図１に示した実施形態と図３に示した実施形態とを組み合わせたものと言える。効果としても、図１に示したものと図３に示したものとを併せもったものとなる。
この場合には、Ｒｍｏｓ＝Ｒｒｅｆ・（Ｉｒｅｆ＋Ｉｇｍｃｐ１）／｛（１＋Ｋ）Ｉｃｎｔ＋Ｉｇｍｃｐ２｝になる。Ｉｇｍｃｐ１、Ｉｇｍｃｐ２、ＫがそれぞれＩｃｎｔからＲｍｏｓへの入出力特性に及ぼす作用はすでに説明したとおりである。特に、Ｉｇｍｃｐ２とＫとが上記入出力特性に及ぼす作用は、移動方向は同じでも平行移動（図２の曲線３ａ、３ｂ）と伸張（図４の曲線４ａ、４ｂ）の違いがあり、特性の合わせ込みの自由度が上記の図１、図３に示した場合よりさらに増す。
（第４の実施の形態）
次に、一実施形態に係るＭＯＳ減衰器を図６を参照して説明する。図６は、一実施形態に係るＭＯＳ減衰器の構成を示している。図６において、すでに説明した図中に示した構成要素と同一のものには同一符号を付している。その部分の説明は省略する。
このＭＯＳ減衰器６０は、図５に示したＭＯＳ抵抗制御装置５０を利用する。すなわち、電圧制御電流源１５の出力電流Ｉｃｎｔを変化することで減衰量を可変できる。ＭＯＳ抵抗制御装置５０を除く部分として、レプリカとしての、ＭＯＳトランジスタによる減衰器６１と、信号通過用の（実際の）、ＭＯＳトランジスタによる減衰器６３とを有する。
レプリカの減衰器６１には、その入力側とグラウンド（第３の基準電位）との間に信号源のインピーダンスに相当の抵抗Ｒ０が挿入・接続され、出力側と電源電圧（第４の基準電位）との間に終端抵抗に相当の抵抗Ｒ１（この値は、抵抗Ｒ０と同じでなくてもよい）が挿入・接続される。レプリカの減衰器６１の内部は、対地のＭＯＳトランジスタＴ１、Ｔ２、Ｔ３と通過のＭＯＳトランジスタＴ４、Ｔ５とが設けられる。対地のＭＯＳトランジスタＴ１、Ｔ２、Ｔ３の各ゲートには、ＭＯＳ抵抗制御装置５０の出力電圧が供給される。通過のＭＯＳトランジスタＴ４、Ｔ５の各ゲートには、レプリカの減衰器６１の特性インピーダンスを所定に設定するための電圧としてオペアンプ６２の出力が導かれている。
信号通過用の減衰器６３は、レプリカの減衰器６１の構成とほぼ同様に構成されている（ＭＯＳトランジスタＴ６、Ｔ７、Ｔ８、Ｔ９、Ｔ１０）。信号通過用の減衰器６３のＭＯＳトランジスタＴ６、Ｔ７、Ｔ８、Ｔ９、Ｔ１０の各ゲートに挿入された抵抗Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８は、減衰器６３を通過する高周波信号の影響が減衰器６３の外に現われにくいようにするためである。対地のＭＯＳトランジスタＴ６、Ｔ７、Ｔ８の各ゲートにＭＯＳ抵抗制御装置５０の出力電圧が供給されるべく接続を有する点、および通過のＭＯＳトランジスタＴ９、Ｔ１０の各ゲートにオペアンプ６２の出力が導かれている点も同じである。
レプリカの減衰器６１の出力側は抵抗Ｒ１に接続されるとともにオペアンプ６２の非反転の入力端にも導かれる。オペアンプ６２の反転の入力端には抵抗Ｒ２と抵抗Ｒ３とによる分圧電圧が導かれる。このような構成によれば、オペアンプ６２の両入力端がイマジナリショートなので、Ｒ１＝Ｒ２としたとき、レプリカの減衰器６１の出力側からその内部を見込む抵抗がＲ３に等しくなるように、オペアンプ６２によるフィードバックがＭＯＳトランジスタＴ４、Ｔ５の両ゲートにかかる。したがって、Ｒ３、Ｒ０を設定すべき特性インピーダンスに相当の値とすれば、レプリカの減衰器６１の特性インピーダンスは所定に設定されることになる。これにより、信号通過用の減衰器６３の特性インピーダンスも所定に設定される。
なお、Ｒ２、Ｒ３の接続は単純な分圧回路なので、消費電流削減のためそれぞれ値を同じ係数倍してもよい。この場合は当然ながらＲ１＝Ｒ２ではなくなり、Ｒ３は上記特性インピーダンスと同じではなくなる。
図６に示すＭＯＳ減衰器６０では、レプリカの減衰器６１および信号通過用の減衰器６３それぞれの対地のＭＯＳトランジスタＴ１、Ｔ２、Ｔ３、Ｔ６、Ｔ７、Ｔ８のゲート電圧として、上記説明のＭＯＳ抵抗制御装置５０の出力電圧が供給されている。したがって、対地のＭＯＳトランジスタＴ１、Ｔ２、Ｔ３、Ｔ６、Ｔ７、Ｔ８には、電圧制御電流源１５の出力電流Ｉｃｎｔに基づくＭＯＳトランジスタ１１のＭＯＳ抵抗Ｒｍｏｓに相当した抵抗が発生する。好ましくは、ＭＯＳトランジスタＴ１、Ｔ２、Ｔ３、Ｔ６、Ｔ７、Ｔ８は、ＭＯＳトランジスタ１１とのペア性が向上するようにそれぞれこれと近接したレイアウトにするのがよい。
なお、レプリカの減衰器６１における対地のＭＯＳトランジスタＴ２、および信号通過用の減衰器６３における対地のＭＯＳトランジスタＴ７は、２つのπ型構成の共通部分として設けられたＭＯＳ抵抗である。よって、ＭＯＳトランジスタＴ１（Ｔ６）、Ｔ３（Ｔ８）に比べてサイズ（ゲート幅）を２倍にし、そのＭＯＳ抵抗を半分にする（電流密度として等しくする）設計がより実際的な設計である。
さて、上記を前提に、信号通過用の減衰器６３におけるＲＦｉｎからＲＦｏｕｔへの信号の減衰量Ａ（真値）は、よく知られているように、Ａ＝｛（Ｒｓｈｕｎｔ−Ｚ０）／（Ｒｓｈｕｎｔ−Ｚ０）｝２である。ここで、Ｒｓｈｕｎｔは対地のＭＯＳトランジスタＴ６、Ｔ８のＭＯＳ抵抗に等しく（＝トランジスタＴ７のＭＯＳ抵抗からみると２倍）、Ｚ０は特性インピーダンスである。デシベル表示では、Ａ（ｄＢ）＝２０ｌｏｇ｛（Ｒｍｏｓ−Ｚ０）／（Ｒｍｏｓ−Ｚ０）｝２であり、図５において説明したＲｍｏｓ＝Ｒｒｅｆ・（Ｉｒｅｆ＋Ｉｇｍｃｐ１）／｛（１＋Ｋ）Ｉｃｎｔ＋Ｉｇｍｃｐ２｝を代入すると、このＭＯＳ減衰器６０は、電圧制御電流源１５の出力電流Ｉｃｎｔを入力とし、減衰器６３の減衰量を出力とする可変減衰器となっている。
上記の式からＩｃｎｔ対減衰量（ｄＢ）の特性は、図７中に示す直線７１のようになる。直線７１は、厳密には直線ではないが、Ｉｃｎｔの実際的に限られた範囲においては直線とみなすことができる。ここで、Ｉｇｍｃｐ１をゼロから増加すると直線７１は、その傾きが直線７２ａ、７３ｂ、…のようにより急峻になり、Ｋをゼロから増加すると、逆に、その傾きが直線７４ａ、７４ｂ、…のようにより緩やかになる。さらに、Ｉｇｍｃｐ２をゼロから増加すると直線７１は、直線７３ａ、７３ｂのように、その位置が上方向に平行移動する（つまりｙ切片が増加する）。
すなわち、このＭＯＳ減衰器６０では、初期の特性である直線７１が設計意図からずれている場合、Ｉｇｍｃｐ１、Ｋ、Ｉｇｍｃｐ２を制御することよって、Ｉｃｎｔ対減衰量（ｄＢ）の特性を所望に合わせ込むことができる。これにより、Ｉｃｎｔ対減衰量の特性が当初ばらついた場合にもこれを吸収することができる。
（第５の実施の形態）
次に、Ｉｇｍｃｐ１、Ｋ、Ｉｇｍｃｐ２を制御するための構成を備えたＭＯＳ減衰器について図８を参照して説明する。図８は、図６に示したＭＯＳ減衰器６０における可変減衰特性の合わせ込みを実現する構成例を示している。図８においてすでに説明した図中に登場のものと同一のものには同一符号を付している。その部分の説明は省略する。
図８に示すように、このＭＯＳ減衰器は、ＭＯＳ減衰器６０のほかに、検波器８１、８２、差分検出器８３、補正制御信号発生回路８４、ベースバンドＬＳＩ（ベースバンド信号処理部）８５を有する。ベースバンドＬＳＩ８５を有しているのは、このＭＯＳ減衰器を無線送信機に用いることを前提としているためである。ベースバンドＬＳＩ８５は、少なくとも、送信すべき信号の変調前の処理を担当している。これに加えベースバンドＬＳＩ８５は、Ｉｃｎｔを制御する制御信号をＭＯＳ減衰器６０に対して出力し、その制御信号の情報は、図示するように、ベースバンドＬＳＩ８５から補正制御信号発生回路８４にももたらされる。
検波器８１は、ＭＯＳ減衰器６０のＲＦｉｎ（入力）の信号を検波してその検波出力を差分検出器８３にその一方の側の入力として供給する。検波器８２は、ＭＯＳ減衰器６０のＲＦｏｕｔ（出力）の信号を検波してその検波出力を差分検出器８３にその他方の側の入力として供給する。検波器８１、８２は、例えば、ダイオードを使用したピークディテクト回路として実現できる。差分検出器８３は、検波器８１からの信号と検波器８２からの信号との差分を求める。これはすなわち、ＭＯＳ減衰器６０における減衰量の検出である。以上のように、検波器８１、８２、差分検出器８３は、ＭＯＳ減衰器６０における減衰量の検出部として機能する。
以上のような差分の算出は、ベースバンドＬＳＩ８５からのＩｃｎｔの制御信号を変えて最低２回行われる。これにより、ＭＯＳ減衰器６０におけるＩｃｎｔ対減衰量の特性直線が求められる。より具体的には、図９を参照すると分かりやすい。図９は、図８に示した構成での可変減衰特性の合わせ込みを説明している。まず、ベースバンドＬＳＩ８５からＩｃｎｔをｃ１に設定して、差分検出器８３で差分たる減衰量ｇ１が求められると、図９のグラフ上でプロット点９１ａが得られる。次に、Ｉｃｎｔを変えてこれをｃ２に設定して差分たる減衰量ｇ２が求められると、プロット点９１ｂが得られる。これにより、特性直線は、これらのプロット点を通る直線９１として求められる。
直線９１が意図する（所望の）傾きであるかないかは、ｃ１、ｃ２に対応してあらかじめあるべき傾きの情報を補正制御信号発生回路８４が有していれば、補正制御信号発生回路８４で判断ができる。ｃ１、ｃ２については、ベースバンドＬＳＩ８５からその情報が得られる。さらに補正制御信号発生回路８４は、直線９１が意図する傾きでない場合に、Ｉｇｍｃｐ１または／およびＫを加減する信号を補正制御信号の一部として発生する。これは、すでに説明した事項を参考に、傾きが足りなければ増す方向に、大きければより緩やかになる方向に信号を出力する。これにより、このＭＯＳ減衰器は減衰特性の傾きがより好ましい方向に変化する。
以上の減衰特性の傾き変更は、数回繰り返して行うようにしてもよい。または、なるべく少ない回数で済むように、初期に得られた傾きに対して好ましいＩｇｍｃｐ１または／およびＫの変化量についての情報をあらかじめ補正制御信号発生回路８４に保持させておくようにしてもよい。減衰特性の傾き変更により例えば直線９２のような減衰特性が得られる。
次に、差分検出器８３における差分の算出を、ベースバンドＬＳＩ８５からＩｃｎｔをｃ３に設定して行う。より具体的には、図９を参照すると、ベースバンドＬＳＩ８５からＩｃｎｔをｃ３に設定して、差分検出器８３で差分たる減衰量ｇ３が求められると、図９のグラフ上でプロット点９２ａが得られる。
直線９２が意図する（所望の）上下方向位置であるかないかは、ｃ３に対応してあらかじめあるべき減衰量の情報ｇ４を補正制御信号発生回路８４が有していれば、補正制御信号発生回路８４で判断ができる。ｃ３については、ベースバンドＬＳＩ８５からその情報が得られる。そこで、補正制御信号発生回路８４は、直線９２が所望の上下方向位置でない場合に、Ｉｇｍｃｐ２を増加する信号を補正制御信号の別の一部として発生する。これにより、このＭＯＳ減衰器は減衰特性の上下方向位置もがより好ましい方向に変化する。
以上の減衰特性の上下方向位置変更は、数回繰り返して行うようにしてもよい。または、なるべく少ない回数で済むように、初期に得られた減衰量ｇ３に対して好ましいＩｇｍｃｐ２についての情報をあらかじめ補正制御信号発生回路８４に保持させておくようにしてもよい。減衰特性の上下方向位置変更により例えば直線９０のような所望の減衰特性が得られる。
以上説明のように、補正制御信号発生回路８４は、Ｉｇｍｃｐ１、Ｋ、Ｉｇｍｃｐ２の制御用信号を生成する信号生成部として機能する。以上の説明では、Ｉｇｍｃｐ２を増加させることで減衰特性の上下方向位置を上方向にのみ移動させる前提で説明をしたが、初期状態でＩｇｍｃｐ２をある程度流すように設定をしておけば、その状態からは上下いずれの方向にも減衰特性の位置を変更することができる。すなわち、以上により、減衰特性の傾きが所望より大きい場合および小さい場合、並びに、減衰特性の上下方向位置が所望よりどちらの方向にずれている場合でも、ＭＯＳ減衰器としての可変特性を設計意図の特性に合わせ込んでばらつきを吸収することができる。
なお、ＭＯＳ減衰器６０の入力側のレベルがあらかじめ分かっている場合（例えば一定である場合）には、検波器８１を削除して検波器８２からの信号を差分検出器８３に導くのみで、実質的に、ＭＯＳ減衰器６０での減衰量を検出できる。
（具体例１）
次に、図１０は、図８に示した構成のより具体的な例（一例）を示している。図１０においてすでに説明した図中に登場のものと同一のものには同一符号を付している。その部分の説明は省略する。この実施形態は、差分検出器８３の内部構成として、スイッチ８３ａ、アナログディジタル変換器８３ｂ、８３ｃ、減算器８３ｄを有し、補正制御信号発生回路８４の内部構成として、レジスタ８４ａ、減算器８４ｂ、ロジック回路８４ｃ、ディジタルアナログ変換器８４ｄを有している。またベースバンドＬＳＩ８５Ａから電圧制御電流源１５への制御信号は、当初ディジタルで出力されこれをアナログにするためディジタルアナログ変換器１０１を有している。
差分検出器８３および補正制御信号発生回路８４は、全体としてディジタルで処理を行う。このため、検波器８１からの検波出力はアナログディジタル変換器８３ｃでディジタル信号に変換される。また、検波器８２からの検波出力はスイッチ８３ａを介してアナログディジタル変換器８３ｂでディジタル信号に変換される。ディジタル化された２つの検波出力からその差分が減算器８３ｄで求められ、すでに説明したように、これらが減衰量ｇ１、ｇ２、ｇ３（図９を参照）としてレジスタ８４ａにディジタル値で保持され得る。
レジスタ８４ａに保持されたディジタル値の減衰量ｇ１、ｇ２は減算器８４ｂで差分が求められる。これにより減衰特性の傾きが求められると、ロジック回路８４ｃでは直線９１（図９を参照）が意図する傾きになるように、Ｉｇｍｃｐ１または／およびＫを加減するディジタル信号を補正制御信号の一部として発生する。このディジタルの補正制御信号はディジタルアナログ変換器８４ｄでアナログ信号に変換され、電圧制御電流源１７または／および電圧制御電流源３１に供給される。
また、レジスタ８４ａに保持されたディジタル値の減衰量ｇ３はロジック回路８４ｃに供給され、ロジック回路８４ｃでは直線９２（図９を参照）が所望の上下方向位置になるようにＩｇｍｃｐ２を加減するディジタル信号を補正制御信号の別の一部として発生する。このディジタルの補正制御信号はディジタルアナログ変換器８４ｄでアナログ信号に変換され、電圧制御電流源１８に供給される。
以上説明のように、ロジック回路８４ｃは、減算器８４ｂでのディジタル値の差分に対応してあらかじめ定められたディジタル値を出力するディジタル出力変換部として機能し、かつ、ディジタル値の減衰量ｇ３に対応してあらかじめ定められたディジタル値を出力するディジタル出力変換部として機能する。
図１０に示す構成は、差分検出器８３および補正制御信号発生回路８４がディジタル化されており、検出誤差、補正誤差などをアナログ処理の場合に比べて非常に小さく抑えることができる。また、アナログディジタル変換器８３ｂ、８３ｃなどは、これらの回路が、特殊な場合のみ（すなわちＭＯＳ減衰器６０の特性合わせ込み時のみ）必要なものなので、別の回路で使用されているものを兼用化して回路規模を小さくすることができる。また、ＣＭＯＳプロセスによる素子ですべて構成することが可能であり、集積化する場合に容易にワンチップ化でき、それによって応用機器の小型化を図ることができる。さらには、差分検出器８３および補正制御信号発生回路８４をベースバンドＬＳＩ８５Ａの中に含めてしまうこともできる。
（具体例２）
次に、図１１は、図８に示した構成のより具体的な例（別の例）を示している。図１１においてすでに説明した図中に登場のものと同一のものには同一符号を付している。その部分の説明は省略する。この実施形態は、差分検出器８３を変形させた差分検出器８３Ａとして、スイッチ８３ａ、アナログディジタル変換器８３ｂ、８３ｃ、減算器８３ｄに加え、ディジタル減衰器８３ｅ、８３ｆを有している。また、補正制御信号発生回路８４を変形させた補正制御信号発生回路８４Ａとして、レジスタ８４ａＡ、減算器８４ｂ、ロジック回路８４ｃＡ、ディジタルアナログ変換器８４ｄを有している。また、ベースバンドＬＳＩ８５Ｂからディジタル減衰器８３ｅ、８３ｆに減衰量の制御信号が供給されている。
この構成での動作は、レジスタ８４ａＡに保持されたディジタル値の減衰量ｇ１、ｇ２を用いて、Ｉｇｍｃｐ１または／およびＫを加減するディジタル信号が補正制御信号の一部としてロジック回路８４ｃＡによって発生されるところまでは図１０での説明と同じである。この場合には、ディジタル減衰器８３ｅ、８３ｆは、減衰器として機能させない（すなわち信号がそのまま通過する）ようにベースバンドＬＳＩ８５Ｂから制御がなされる。
次に、この構成例では、減算器８３ｄの出力に減衰量ｇ３（図９を参照）を直接得る代わりに、所望の減衰量に相当して、アナログディジタル変換器８３ｃと減算器８３ｃとの間にあるディジタル減衰器８３ｆの減衰量を制御し、減算器８３ｃの出力には、ゼロを中心とするディジタル値を得る。ゼロを中心とするディジタル値なので、現状の減衰特性の上下方向位置が合わせ込みの位置の上にあるのか下にあるのかが分かる。したがって、ロジック回路８４ｃＡでの動作は、ゼロを中心とするディジタル値に対応してあらかじめ定められたディジタル値を出力する動作になる。これは、図１０中に示したロジック回路８４ｃより機能負担が小さく、より回路規模を小さくできる。なお、ディジタル減衰器８３ｅは、ディジタル減衰器８３ｆを設けたことによるダミーであり通常は制御する必要はない。
この例での減衰特性の上下方向位置変更は、上記の「ゼロを中心とするディジタル値」が所定値より小さくなるまで数回繰り返して行うようにしてもよい。または、なるべく少ない回数で済むように、初期に得られたディジタル値に対する好ましいＩｇｍｃｐ２についての情報をあらかじめロジック回路８４ｃＡに保持させておくようにしてもよい。
（第６の実施の形態）
次に、以上説明のＭＯＳ減衰器を携帯電話機などの無線送信機、無線受信機に応用する場合について図１２を参照して説明する。図１２は、図６に示したＭＯＳ減衰器を用いた送受信機の構成例（一例）を示している。すでに説明の図中に登場の構成要素と同一のものには同一符号を付してある。この例では、送受の切り替えを時分割で行うＴＤＤ（time division duplex）方式を示すが、実施形態としてこれに限られるものではなく例えばＦＤＤ（frequency division duplex）方式でもよい。
図１２に示すように、この兼用機は、ベースバンド信号処理部１２１、ＬＰＦ１２２、１２３、直交変調器１２４、ＭＯＳ減衰器６０、ドライバ１２５、ＢＰＦ１２６、電力増幅器１２７、送受信スイッチ１２８、アンテナ１２９、バンドパスフィルタ１３０、低雑音増幅器１３１、バンドパスフィルタ１３２、直交復調器１３３、ＬＰＦ１３４、１３５、キャリブレーション用スイッチ１４１を有する。ベースバンド信号処理部１２１は、少なくとも、ＬＰＦ１２２、１２３に入力させるアナログ信号を出力するディジタルアナログ変換器１２１ａ、１２１ｂと、ＬＰＦ１３４、１３５からのアナログ信号をディジタル化するアナログディジタル変換器１２１ｃ、１２１ｄと、ＭＯＳ減衰器６０における減衰量に相当の量の検出部として機能する検出部１２１ｅと、Ｉｇｍｃｐ１、Ｋ、Ｉｇｍｃｐ２の制御用信号を生成する補正制御信号生成部１２１ｆとを有する。
この兼用機の通常時の動作を各構成要素の機能とともに説明する。まず、送信時であるが、ベースバンド信号処理部１２１ではベースバンドにおける送信信号の生成のため各処理がなされる。その処理の最後であるディジタルアナログ変換器１２１ａ、１２１ｂにより信号がアナログ化され、このアナログ化されたベースバンド信号はＬＰＦ１２２、１２３で所定の帯域制限がされる。これで得られたベースバンド信号は、直交変調器１２４に導かれて直交するキャリアを変調する。変調と同時にそれらは合成され、被変調信号となってＭＯＳ減衰器６０に供給される。
ＭＯＳ減衰器６０は、被変調信号を所定に減衰させる。所定に減衰された被変調信号は、ドライバ１２５でＢＰＦ１２６を駆動すべく増幅され、さらにＢＰＦを介して電力増幅器１２７に導かれる。電力増幅器１２７では、被変調信号に対してアンテナ１２９から電波放射するための電力増幅がなされる。電力増幅された被変調信号は、送受信スイッチ１２８が送受のうちの送側に切り替えられた状態においてアンテナ１２９に供給される。アンテナ１２９に供給された被変調信号は電波として放射される。
次に、受信時であるが、電波として空中に放射された信号はアンテナ１２９により捉えられ、ＲＦ信号として送受信スイッチ１２８が受側に切り替えられた状態においてバンドパスフィルタ１３０に導かれる。バンドパスフィルタ１３０では不要周波数成分の除去がされ、その出力が低雑音増幅器１３１で低雑音特性の下、増幅される。低雑音増幅されたＲＦ信号はバンドパスフィルタ１３２に導かれて不要周波数成分の除去がされ、その出力たるＲＦ信号が直交復調器１３３に入力される。
直交復調器１３３では、入力されたＲＦ信号を、２相のローカルキャリア波形を用い直交する２つの軸で復調する。復調で得られた信号は、ＬＰＦ１３４、１３５で不要周波数成分が除去され、さらに、ベースバンド信号処理部１２１に導かれ、その初段のアナログディジタル変換器１２１ｃ、１２１ｄによりディジタル化された後、所定のベースバンド処理がなされる。
以上の通常時の動作のほか、この兼用機は、ＭＯＳ減衰器６０を所望の減衰特性に設定する動作をキャリブレーションとして行う。このため、ベースバンド信号処理部１２１に、検出部１２１ｅおよび補正制御信号生成部１２１ｆが設けられ、さらに、送信側のドライバ１２５の出力を受信側のＢＰＦ１３２に導くためのキャリブレーション用スイッチ１４１が設けられている。このスイッチ１４１は、通常時にはオフ（開いた状態）にされ、キャリブレーション時にオン（閉じた状態）にされる。スイッチ１４１のオン状態では、ドライバ１２５の出力がＢＰＦ１３２に入力される。なお、キャリブレーション時は受信していないので、低雑音増幅器１３１からの信号はない。
以上のような構成を前提として、ＭＯＳ減衰器６０の減衰特性が所望に補正されることにより、ベースバンド信号処理部１２１からのＭＯＳ減衰器６０に対する制御特性がほぼばらつきのないものになる。より具体的には以下である。
検出部１２１ｅは、機能として、図８において説明した実施形態の差分検出器８３に相当しており、補正制御信号生成部１２１ｆは、同実施形態の補正制御信号発生回路８４に相当している。ただし、図８に示した実施形態のようにＭＯＳ減衰器６０の入力端および出力端の信号を直接拾う代わりに、ＭＯＳ減衰器６０の入力端の信号レベル検知に相当しては、ディジタルアナログ変換器１２１ａ、１２１ｂに入力されている信号からこれを推定し、ＭＯＳ減衰器６０の出力端の信号レベル検知に相当しては、ＭＯＳ減衰器６０からドライバ１２５、スイッチ１４１、ＢＰＦ１３２、直交復調器１３３、ＬＰＦ１３４、１３５を介してベースバンド信号処理部１２１に戻ってきた信号からこれを推定するようにしている。
このようなキャリブレーションをするための構成は、ベースバンド信号処理部１２１の内部構成を除けばスイッチ１４１を設けるだけの変更で実現がされ、すでにある回路の改変が最低限で済む利点がある。なお、当然ながら、回路の改変をあまり厭わなければ、キャリブレーション動作のため、例えば、ドライバ１２５の出力（＝電力増幅器１２７の入力側の信号）をベースバンド信号処理部１２１にフィードバックする経路を専用に設けてもよい。
（第７の実施の形態）
次に、ＭＯＳ減衰器を無線送信機、無線受信機に応用する別の場合について図１３を参照して説明する。図１３は、図６に示したＭＯＳ減衰器を用いた送受信機の構成例（別の例）を示している。すでに説明の図中に登場の構成要素と同一のものには同一符号を付してある。その説明は省略する。この例も、送受の切り替えを時分割で行うＴＤＤ（time division duplex）方式を示すが、実施形態としてこれに限られるものではなく例えばＦＤＤ（frequency division duplex）方式でもよい。
この構成例では、電力増幅器１２７に代えて可変増幅機能を有する電力増幅器１２７Ａを用い、さらに、電力増幅器１２７Ａの出力側に方向性結合器１５１を設けたことが図１２に示した場合と異なる。なお、キャリブレーション用スイッチ１４１はないが、上記例での説明と同様機能のキャリブレーションは、方向性結合器１５１を利用してＭＯＳ減衰器６０の出力端に相当の信号を検出することで行なうことができる。
電力増幅器１２７Ａに可変増幅機能を持たせ、その出力側に方向性結合器１５１を設ける構成自体は、ＦＤＤ方式の場合、Ｗ−ＣＤＭＡなどの場合に行なわれている送信電力制御のための構成例として公知である。つまり、このような送信電力制御は、電力増幅器１２７Ａの出力側に設けられた方向性結合器１５１により送信電力の分波を受けその情報をベースバンド信号処理部１２１Ａに供給し、この情報によりベースバンド信号処理部１２１Ａが電力増幅器１２７Ａの増幅率を所望に制御する。
この例では、送信電力制御のためのこの構成を、ＭＯＳ減衰器６０のキャリブレーション動作のためにも利用する。すなわち、キャリブレーション時には、ＭＯＳ減衰器６０の出力端の信号レベル検知に相当しては、方向性結合器１５１で検出される信号からこれを推定する。なお、ＭＯＳ減衰器６０の入力端の信号に相当しては、ディジタルアナログ変換器１２１ａ、１２１ｂに入力されている信号からこれを推定するが、これは図１２における例と同じである。
以上説明の図１２、図１３の無線送受信機では、ＭＯＳ減衰器６０を直交変調器１２４の出力側であってドライバ１２５の入力側に配置している。しかし、ＭＯＳ減衰器６０は、この位置でなくても、送信側の処理経路のどこか別の位置に挿入、配置するようにしてもよい。また、受信側の処理経路のどこかにも挿入、配置するようにして、信号の減衰特性（利得制御特性）のばらつきが抑制された受信処理構成にすることもできる。
なお、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
一実施形態に係るＭＯＳ抵抗制御装置の構成を示す回路図。 図１に示したＭＯＳ抵抗制御装置でのＭＯＳ抵抗の制御特性の変化を示すグラフ。 別の実施形態に係るＭＯＳ抵抗制御装置の構成を示す回路図。 図３に示したＭＯＳ抵抗制御装置でのＭＯＳ抵抗の制御特性の変化を示すグラフ。 さらに別の実施形態に係るＭＯＳ抵抗制御装置の構成を示す回路図。 一実施形態に係るＭＯＳ減衰器の構成を示す回路図。 図６に示したＭＯＳ減衰器における可変減衰特性の変化を説明するグラフ。 図６に示したＭＯＳ減衰器における可変減衰特性の合わせ込みを実現する構成例を示すブロック図。 図８に示した構成での可変減衰特性の合わせ込みを説明するグラフ。 図８に示した構成のより具体例（一例）を示すブロック図。 図８に示した構成のより具体例（別の例）を示すブロック図。 図６に示したＭＯＳ減衰器を用いた送受信機の構成例（一例）を示すブロック図。 図６に示したＭＯＳ減衰器を用いた送受信機の構成例（別の例）を示すブロック図。
符号の説明
１０…ＭＯＳ抵抗制御装置、１１…ｎチャネルＭＯＳトランジスタ、１２…オペアンプ、１３…抵抗器（インピーダンス素子）、１４…基準電流源、１５…電圧制御電流源、１６…出力端子、１７…電圧制御電流源、１８…電圧制御電流源、３０…ＭＯＳ抵抗制御装置、３１…電圧制御電流源、５０…ＭＯＳ抵抗制御装置、６０…ＭＯＳ減衰器、６１…ＭＯＳトランジスタによる減衰器（レプリカ）、６２…オペアンプ、６３…ＭＯＳトランジスタによる減衰器（信号通過用）、８１…検波器、８２…検波器、８３、８３Ａ…差分検出器、８３ａ…スイッチ、８３ｂ、８３ｃ…アナログディジタル変換器、８３ｄ…減算器、８３ｅ…ディジタル減衰器、８３ｆ…ディジタル減衰器、８４…補正制御信号発生回路、８４ａ、８４ａＡ…レジスタ、８４ｂ…減算器、８４ｃ、８４ｃＡ…ロジック回路（信号生成部）、８４ｄ…ディジタルアナログ変換器、８５、８５Ａ、８５Ｂ…ベースバンドＬＳＩ（ベースバンド信号処理部）、１０１…ディジタルアナログ変換器、１２１…ベースバンド信号処理部、１２１ａ、１２１ｂ…ディジタルアナログ変換器、１２１ｃ、１２１ｄ…アナログディジタル変換器、１２１ｅ…検出部、１２１ｆ…補正制御信号生成部、１２２、１２３…ＬＰＦ、１２４…直交変調器、１２５…ドライバ、１２６…ＢＰＦ、１２７、１２７Ａ…電力増幅器、１２８…送受信スイッチ、１２９…アンテナ、１３０…ＢＰＦ、１３１…低雑音増幅器、１３２…ＢＰＦ、１３３…直交復調器、１３４、１３５…ＬＰＦ、１４１…キャリブレーション用スイッチ、１５１…方向性結合器。

Claims (14)

  1. ソースが第１の基準電位に接続されたＭＯＳトランジスタと、
    前記ＭＯＳトランジスタのドレインと第２の基準電位との間に挿入・接続された第１の制御電流源と、
    第１、第２の入力端、および出力端を有し、該第１の入力端が前記ＭＯＳトランジスタの前記ドレインと前記第１の制御電流源との接続ノードに接続され、該出力端が前記ＭＯＳトランジスタのゲートに接続されたオペアンプと、
    前記オペアンプの前記第２の入力端に一端が接続されたインピーダンス素子と、
    前記インピーダンス素子に前記一端の側から電流を入力する基準電流源と、
    前記インピーダンス素子に前記一端の側からさらに電流を入力する第２の制御電流源と、
    前記ＭＯＳトランジスタの前記ドレインに電流を入力する第３の制御電流源と
    を具備することを特徴とするＭＯＳ抵抗制御装置。
  2. 前記第１、第３の制御電流源が、ともに電圧制御電流源であり、
    前記第３の制御電流源のトランスコンダクタンスが、前記第１の制御電流源のトランスコンダクタンスの係数倍であること
    を特徴とする請求項１記載のＭＯＳ抵抗制御装置。
  3. 前記ＭＯＳトランジスタの前記ドレインに入力される前記電流に加えて該ドレインに電流を入力する第４の制御電流源をさらに具備することを特徴とする請求項２記載のＭＯＳ抵抗制御装置。
  4. ソースが第１の基準電位に接続されたＭＯＳトランジスタと、
    前記ＭＯＳトランジスタのドレインと第２の基準電位との間に挿入・接続された第１の電圧制御電流源と、
    第１、第２の入力端、および出力端を有し、該第１の入力端が前記ＭＯＳトランジスタの前記ドレインと前記第１の電圧制御電流源との接続ノードに接続され、該出力端が前記ＭＯＳトランジスタのゲートに接続された第１のオペアンプと、
    前記第１のオペアンプの前記第２の入力端に一端が接続されたインピーダンス素子と、
    前記インピーダンス素子に前記一端の側から電流を入力する基準電流源と、
    前記インピーダンス素子に前記一端の側からさらに電流を入力する第２の電圧制御電流源と、
    前記ＭＯＳトランジスタの前記ドレインに電流を入力する第３の電圧制御電流源と、
    前記ＭＯＳトランジスタの前記ドレインにさらに電流を入力する、前記第１の電圧制御電流源が有するトランスコンダクタンスの係数倍のトランスコンダクタンスを有する第４の電圧制御電流源と、
    入力端と出力端とを有し、かつ、該入力端から該出力端への間に複数の対地のＭＯＳトランジスタと１以上の通過のＭＯＳトランジスタとを有し、該複数の対地のＭＯＳトランジスタのゲートそれぞれに前記第１のオペアンプの前記出力端が接続され、該１以上の通過のＭＯＳトランジスタのゲートに、該入力端と該出力端との間の特性インピーダンスを所定に設定する制御電圧が供給された第１の減衰器と、
    前記第１の減衰器の前記入力端と第３の基準電位との間に挿入・接続された、前記特性インピーダンスに相当するインピーダンスの第１の抵抗器と、
    前記第１の減衰器の前記出力端と第４の基準電位との間に挿入・接続された第２の抵抗器と、
    前記第１の減衰器の前記出力端の電圧を所定電圧との比較にて増幅し前記第１の減衰器のための前記制御電圧を生成する第２のオペアンプと、
    入力端と出力端とを有し、かつ、該入力端から該出力端への間に複数の対地のＭＯＳトランジスタと１以上の通過のＭＯＳトランジスタとを有し、該複数の対地のＭＯＳトランジスタのゲートそれぞれに前記第１のオペアンプの前記出力端が接続され、該１以上の通過のＭＯＳトランジスタのゲートに前記制御電圧が供給された第２の減衰器と
    を具備することを特徴とするＭＯＳ減衰器。
  5. 前記第１の電圧制御電流源に第１の制御電圧を与えたときの前記第２の減衰器における該第２の減衰器の前記入力端から前記出力端への信号減衰量を第１の減衰量として検出する第１の検出部と、
    前記第１の電圧制御電流源に前記第１の制御電圧とは異なる第２の制御電圧を与えたときの前記第２の減衰器における該第２の減衰器の前記入力端から前記出力端への信号減衰量を第２の減衰量として検出する第２の検出部と、
    前記第１の減衰量と前記第２の減衰量との差分が、前記第１、第２の制御電圧に対応してあらかじめ定められた値になるような前記第２の電圧制御電流源および／または前記第４の電圧制御電流源への制御電圧を第１の補正制御信号として生成する第１の信号生成部と、
    前記第１の電圧制御電流源に第３の制御電圧を与えたときの前記第２の減衰器における該第２の減衰器の前記入力端から前記出力端への信号減衰量を第３の減衰量として検出する第３の検出部と、
    前記第３の減衰量が、前記第３の制御電圧に対応してあらかじめ定められた値になるような前記第３の電圧制御電流源への制御電圧を第２の補正制御信号として生成する第２の信号生成部と
    をさらに具備することを特徴とする請求項４記載のＭＯＳ減衰器。
  6. 前記第１の検出部が、前記第２の減衰器の前記入力端の信号を検波して第１の検波出力を生成する第１の検波器と、前記第１の検波出力をアナログディジタル変換して第１のディジタル化検波出力を生成する第１のアナログディジタル変換器と、前記第２の減衰器の前記出力端の信号を検波して第２の検波出力を生成する第２の検波器と、前記第２の検波出力をアナログディジタル変換して第２のディジタル化検波出力を生成する第２のアナログディジタル変換器と、前記第１のディジタル化検波出力と前記第２のディジタル化検波出力との差分を求める減算器とを有し、
    前記第２、第３の検出部が、それぞれ、前記第１の検出部の前記第１、第２の検波器、前記第１、第２のアナログディジタル変換器、および前記減算器を前記第１の検出部と共有していること
    を特徴とする請求項５記載のＭＯＳ減衰器。
  7. 前記第１の信号生成部が、前記第１の減衰量と前記第２の減衰量との差分を第１のディジタル値として生成する第２の減算器と、前記第１のディジタル値に対応してあらかじめ定められた第２のディジタル値を出力するように構成された第１のディジタル出力変換部と、前記第２のディジタル値をディジタルアナログ変換し得られたアナログ信号を前記第１の補正制御信号とする第１のディジタルアナログ変換器とを有し、
    前記第２の信号生成部が、前記第３の減衰量に対応してあらかじめ定められた第３のディジタル値を出力するように構成された第２のディジタル出力変換部と、前記第３のディジタル値をディジタルアナログ変換し得られたアナログ信号を前記第２の補正制御信号とする第２のディジタルアナログ変換器とを有すること
    を特徴とする請求項６記載のＭＯＳ減衰器。
  8. 前記第１の電圧制御電流源に第１の制御電圧を与えたときの前記第２の減衰器における該第２の減衰器の前記入力端から前記出力端への信号減衰量を第１の減衰量として検出する第１の検出部と、
    前記第１の電圧制御電流源に前記第１の制御電圧とは異なる第２の制御電圧を与えたときの前記第２の減衰器における該第２の減衰器の前記入力端から前記出力端への信号減衰量を第２の減衰量として検出する第２の検出部と、
    前記第１の減衰量と前記第２の減衰量との差分が、前記第１、第２の制御電圧に対応してあらかじめ定められた値になるような前記第２の電圧制御電流源および／または前記第４の電圧制御電流源への制御電圧を第１の補正制御信号として生成する第１の信号生成部と、
    前記第１の電圧制御電流源に第３の制御電圧を与えたときの前記第２の減衰器における該第２の減衰器の前記入力端から前記出力端への信号減衰量を第３の減衰量として該第３の減衰量と、前記第３の制御電圧に対応してあらかじめ定められている値との差分値を検出する第３の検出部と、
    前記差分値が所定値より小さな値になるような前記第３の電圧制御電流源への制御電圧を第２の補正制御信号として生成する第２の信号生成部と
    をさらに具備することを特徴とする請求項４記載のＭＯＳ減衰器。
  9. 前記第１の検出部が、前記第２の減衰器の前記入力端の信号を検波して第１の検波出力を生成する第１の検波器と、前記第１の検波出力をアナログディジタル変換して第１のディジタル化検波出力を生成する第１のアナログディジタル変換器と、前記第２の減衰器の前記出力端の信号を検波して第２の検波出力を生成する第２の検波器と、前記第２の検波出力をアナログディジタル変換して第２のディジタル化検波出力を生成する第２のアナログディジタル変換器と、前記第１のディジタル化検波出力と前記第２のディジタル化検波出力との差分を求める第１の減算器とを有し、
    前記第２の検出部が、前記第１の検出部の前記第１、第２の検波器、前記第１、第２のアナログディジタル変換器、および前記第１の減算器を前記第１の検出部と共有し、
    前記第３の検出部が、前記第２の減衰器の前記入力端の信号を検波して第３の検波出力を生成する第３の検波器と、前記第３の検波出力をアナログディジタル変換して第３のディジタル化検波出力を生成する第３のアナログディジタル変換器と、前記第３のディジタル化検波出力から減衰検波出力を、前記第３の減衰量の値に対応してあらかじめ定められた減衰指令信号に基づいて生成するディジタル減衰器と、前記第２の減衰器の前記出力端の信号を検波して第４の検波出力を生成する第４の検波器と、前記第４の検波出力をアナログディジタル変換して第４のディジタル化検波出力を生成する第４のアナログディジタル変換器と、前記減衰検波出力と前記第４のディジタル化検波出力との差分を求める第２の減算器とを有し、
    前記第１の信号生成部が、前記第１の減衰量と前記第２の減衰量との差分を第１のディジタル値として生成する第３の減算器と、前記第１のディジタル値に対応してあらかじめ定められた第２のディジタル値を出力するように構成された第１のディジタル出力変換部と、前記第２のディジタル値をディジタルアナログ変換し得られたアナログ信号を前記第１の補正制御電圧とする第１のディジタルアナログ変換器とを有し、
    前記第２の信号生成部が、前記差分値に対応してあらかじめ定められた第３のディジタル値を出力するように構成された第２のディジタル出力変換部と、前記第３のディジタル値をディジタルアナログ変換し得られたアナログ信号を前記第２の補正制御信号とする第２のディジタルアナログ変換器とを有すること
    を特徴とする請求項８記載のＭＯＳ減衰器。
  10. ２相のベースバンド信号を生成するベースバンド信号処理部と、
    前記２相のベースバンド信号で互いに直交する２つのキャリア信号を直交変調し被変調信号を生成する直交変調器と、
    ソースが第１の基準電位に接続されたＭＯＳトランジスタと、前記ＭＯＳトランジスタのドレインと第２の基準電位との間に挿入・接続された第１の電圧制御電流源と、第１、第２の入力端、および出力端を有し、該第１の入力端が前記ＭＯＳトランジスタの前記ドレインと前記第１の電圧制御電流源との接続ノードに接続され、該出力端が前記ＭＯＳトランジスタのゲートに接続された第１のオペアンプと、前記第１のオペアンプの前記第２の入力端に一端が接続されたインピーダンス素子と、前記インピーダンス素子に前記一端の側から電流を入力する基準電流源と、前記インピーダンス素子に前記一端の側からさらに電流を入力する第２の電圧制御電流源と、前記ＭＯＳトランジスタの前記ドレインに電流を入力する第３の電圧制御電流源と、前記ＭＯＳトランジスタの前記ドレインにさらに電流を入力する、前記第１の電圧制御電流源が有するトランスコンダクタンスの係数倍のトランスコンダクタンスを有する第４の電圧制御電流源と、入力端と出力端とを有し、かつ、該入力端から該出力端への間に複数の対地のＭＯＳトランジスタと１以上の通過のＭＯＳトランジスタとを有し、該複数の対地のＭＯＳトランジスタのゲートそれぞれに前記第１のオペアンプの前記出力端が接続され、該１以上の通過のＭＯＳトランジスタのゲートに、該入力端と該出力端との間の特性インピーダンスを所定に設定する制御電圧が供給された第１の減衰器と、前記第１の減衰器の前記入力端と第３の基準電位との間に挿入・接続された、前記特性インピーダンスに相当するインピーダンスの第１の抵抗器と、前記第１の減衰器の前記出力端と第４の基準電位との間に挿入・接続された第２の抵抗器と、前記第１の減衰器の前記出力端の電圧を所定電圧との比較にて増幅し前記第１の減衰器のための前記制御電圧を生成する第２のオペアンプと、入力端と出力端とを有し、かつ、該入力端から該出力端への間に複数の対地のＭＯＳトランジスタと１以上の通過のＭＯＳトランジスタとを有し、該複数の対地のＭＯＳトランジスタのゲートそれぞれに前記第１のオペアンプの前記出力端が接続され、該１以上の通過のＭＯＳトランジスタのゲートに前記制御電圧が供給された第２の減衰器とを備え、前記第２の減衰器の前記入力端に前記被変調信号が入力され、該第２の減衰器の前記出力端に減衰被変調信号を発生するＭＯＳ減衰器と、
    前記減衰被変調信号を電力増幅して電力増幅信号を生成する電力増幅器と、
    前記電力増幅信号を電波放射するアンテナとを具備し、
    前記ベースバンド信号処理部が、前記ＭＯＳ減衰器の中の前記第１、第２、第３、第４の電圧制御電流源への制御電圧をさらに生成すること
    を特徴とする無線送信機。
  11. 前記ベースバンド信号処理部が、前記ＭＯＳ減衰器における前記第１の電圧制御電流源に第１の制御電圧を与えたときの前記第２の減衰器における該第２の減衰器の前記入力端から前記出力端への信号減衰量に相当する減衰量を第１の減衰量として検出する第１の検出部と、前記ＭＯＳ減衰器における前記第１の電圧制御電流源に前記第１の制御電圧とは異なる第２の制御電圧を与えたときの前記第２の減衰器における該第２の減衰器の前記入力端から前記出力端への信号減衰量に相当する減衰量を第２の減衰量として検出する第２の検出部と、前記第１の減衰量と前記第２の減衰量との差分が、前記第１、第２の制御電圧に対応してあらかじめ定められた値になるような前記第２の電圧制御電流源および／または前記第４の電圧制御電流源への制御電圧を第１の補正制御信号として生成する第１の信号生成部と、前記第１の電圧制御電流源に第３の制御電圧を与えたときの前記第２の減衰器における該第２の減衰器の前記入力端から前記出力端への信号減衰量に相当する減衰量を第３の減衰量として検出する第３の検出部と、前記第３の減衰量が、前記第３の制御電圧に対応してあらかじめ定められた値になるような前記第３の電圧制御電流源への制御電圧を第２の補正制御信号として生成する第２の信号生成部とをさらに備え、
    前記ベースバンド処理部が、前記第２の減衰器の前記出力端の側の信号のレベルを検知するため、前記第２の減衰器の前記出力端の側の信号であって前記電力増幅器の入力の側の信号を由来とする信号の供給を受けること
    を特徴とする請求項１０記載の無線送信機。
  12. 前記ベースバンド信号処理部が、前記ＭＯＳ減衰器における前記第１の電圧制御電流源に第１の制御電圧を与えたときの前記第２の減衰器における該第２の減衰器の前記入力端から前記出力端への信号減衰量に相当する減衰量を第１の減衰量として検出する第１の検出部と、前記ＭＯＳ減衰器における前記第１の電圧制御電流源に前記第１の制御電圧とは異なる第２の制御電圧を与えたときの前記第２の減衰器における該第２の減衰器の前記入力端から前記出力端への信号減衰量に相当する減衰量を第２の減衰量として検出する第２の検出部と、前記第１の減衰量と前記第２の減衰量との差分が、前記第１、第２の制御電圧に対応してあらかじめ定められた値になるような前記第２の電圧制御電流源および／または前記第４の電圧制御電流源への制御電圧を第１の補正制御信号として生成する第１の信号生成部と、前記第１の電圧制御電流源に第３の制御電圧を与えたときの前記第２の減衰器における該第２の減衰器の前記入力端から前記出力端への信号減衰量に相当する減衰量を第３の減衰量として該第３の減衰量と、前記第３の制御電圧に対応してあらかじめ定められている値との差分値を検出する第３の検出部と、前記差分値が所定値より小さな値になるような前記第３の電圧制御電流源への制御電圧を第２の補正制御信号として生成する第２の信号生成部とをさらに備え、
    前記ベースバンド処理部が、前記第２の減衰器の前記出力端の側の信号のレベルを検知するため、前記第２の減衰器の前記出力端の側の信号であって前記電力増幅器の入力の側の信号を由来とする信号の供給を受けること
    を特徴とする請求項１０記載の無線送信機。
  13. 前記ベースバンド信号処理部が、前記ＭＯＳ減衰器における前記第１の電圧制御電流源に第１の制御電圧を与えたときの前記第２の減衰器における該第２の減衰器の前記入力端から前記出力端への信号減衰量に相当する減衰量を第１の減衰量として検出する第１の検出部と、前記ＭＯＳ減衰器における前記第１の電圧制御電流源に前記第１の制御電圧とは異なる第２の制御電圧を与えたときの前記第２の減衰器における該第２の減衰器の前記入力端から前記出力端への信号減衰量に相当する減衰量を第２の減衰量として検出する第２の検出部と、前記第１の減衰量と前記第２の減衰量との差分が、前記第１、第２の制御電圧に対応してあらかじめ定められた値になるような前記第２の電圧制御電流源および／または前記第４の電圧制御電流源への制御電圧を第１の補正制御信号として生成する第１の信号生成部と、前記第１の電圧制御電流源に第３の制御電圧を与えたときの前記第２の減衰器における該第２の減衰器の前記入力端から前記出力端への信号減衰量に相当する減衰量を第３の減衰量として検出する第３の検出部と、前記第３の減衰量が、前記第３の制御電圧に対応してあらかじめ定められた値になるような前記第３の電圧制御電流源への制御電圧を第２の補正制御信号として生成する第２の信号生成部とをさらに備え、
    前記ベースバンド信号処理部が、前記第２の減衰器の前記出力端の側の信号のレベルを検知するため、前記電力増幅器の出力の側の信号を由来とする信号の供給を受けること
    を特徴とする請求項１０記載の無線送信機。
  14. 前記ベースバンド信号処理部が、前記ＭＯＳ減衰器における前記第１の電圧制御電流源に第１の制御電圧を与えたときの前記第２の減衰器における該第２の減衰器の前記入力端から前記出力端への信号減衰量に相当する減衰量を第１の減衰量として検出する第１の検出部と、前記ＭＯＳ減衰器における前記第１の電圧制御電流源に前記第１の制御電圧とは異なる第２の制御電圧を与えたときの前記第２の減衰器における該第２の減衰器の前記入力端から前記出力端への信号減衰量に相当する減衰量を第２の減衰量として検出する第２の検出部と、前記第１の減衰量と前記第２の減衰量との差分が、前記第１、第２の制御電圧に対応してあらかじめ定められた値になるような前記第２の電圧制御電流源および／または前記第４の電圧制御電流源への制御電圧を第１の補正制御信号として生成する第１の信号生成部と、前記第１の電圧制御電流源に第３の制御電圧を与えたときの前記第２の減衰器における該第２の減衰器の前記入力端から前記出力端への信号減衰量に相当する減衰量を第３の減衰量として該第３の減衰量と、前記第３の制御電圧に対応してあらかじめ定められている値との差分値を検出する第３の検出部と、前記差分値が所定値より小さな値になるような前記第３の電圧制御電流源への制御電圧を第２の補正制御信号として生成する第２の信号生成部とをさらに備え、
    前記ベースバンド信号処理部が、前記第２の減衰器の前記出力端の側の信号のレベルを検知するため、前記電力増幅器の出力の側の信号を由来とする信号の供給を受けること
    を特徴とする請求項１０記載の無線送信機。
JP2007159634A 2007-06-18 2007-06-18 Ｍｏｓ抵抗制御装置、ｍｏｓ減衰器、無線送信機 Withdrawn JP2008312075A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007159634A JP2008312075A (ja) 2007-06-18 2007-06-18 Ｍｏｓ抵抗制御装置、ｍｏｓ減衰器、無線送信機
US12/025,314 US20080311867A1 (en) 2007-06-18 2008-02-04 Mos resistance controlling device, mos attenuator and radio transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007159634A JP2008312075A (ja) 2007-06-18 2007-06-18 Ｍｏｓ抵抗制御装置、ｍｏｓ減衰器、無線送信機

Publications (1)

Publication Number Publication Date
JP2008312075A true JP2008312075A (ja) 2008-12-25

Family

ID=40132799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007159634A Withdrawn JP2008312075A (ja) 2007-06-18 2007-06-18 Ｍｏｓ抵抗制御装置、ｍｏｓ減衰器、無線送信機

Country Status (2)

Country Link
US (1) US20080311867A1 (ja)
JP (1) JP2008312075A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010213222A (ja) * 2009-03-12 2010-09-24 Renesas Electronics Corp 信号増幅用半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048890B1 (en) * 2009-12-18 2015-06-02 Maxim Integrated Products, Inc. Transmitter circuit with integrated power control
US8620242B2 (en) * 2010-08-19 2013-12-31 Broadcom Corporation High performance transmitter preamplification chain with calibration feedback
JPWO2012085996A1 (ja) * 2010-12-20 2014-05-22 富士通株式会社 電位計測装置
WO2020201834A1 (en) * 2019-03-29 2020-10-08 Interdigital Ce Patent Holdings Control device
US10725089B1 (en) * 2019-08-26 2020-07-28 Nanya Technology Corporation Semiconductor device and operating method thereof
US11005531B1 (en) * 2020-04-13 2021-05-11 Nxp B.V. System and method for communicating over a single-wire transmission line
JP2022112832A (ja) * 2021-01-22 2022-08-03 東芝テック株式会社 通信装置及び通信方法
CN116865715A (zh) * 2023-08-30 2023-10-10 上海安其威微电子科技有限公司 一种射频衰减电路和射频芯片

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975604A (en) * 1987-05-29 1990-12-04 Triquint Semiconductor, Inc. Automatic return-loss optimization of a variable fet attenuator
JP2556293B2 (ja) * 1994-06-09 1996-11-20 日本電気株式会社 Ｍｏｓ ｏｔａ
US6703682B2 (en) * 1999-12-22 2004-03-09 Texas Advanced Optoelectronic Solutions, Inc. High sheet MOS resistor method and apparatus
JP2002076800A (ja) * 2000-08-30 2002-03-15 Nec Corp 電圧減算・加算回路及びそれを実現するｍｏｓ差動増幅回路
JP2002084145A (ja) * 2000-09-08 2002-03-22 Nec Corp Ｍｏｓ線形トランスコンダクタンスアンプ
JP2003078367A (ja) * 2001-08-30 2003-03-14 Fujitsu Ltd 増幅回路
TW200520378A (en) * 2003-12-09 2005-06-16 Prolific Technology Inc Impedance matching circuit and method
JP4537840B2 (ja) * 2004-12-13 2010-09-08 株式会社東芝 電流源セルおよびそれを用いたｄ／ａコンバータ
US7239204B2 (en) * 2005-05-24 2007-07-03 Texas Instruments Incorporated Current shunt instrumentation amplifier with extended bipolar input common mode range
JP4920374B2 (ja) * 2006-11-09 2012-04-18 株式会社東芝 Ｍｏｓ抵抗制御装置、ｍｏｓ減衰器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010213222A (ja) * 2009-03-12 2010-09-24 Renesas Electronics Corp 信号増幅用半導体装置

Also Published As

Publication number Publication date
US20080311867A1 (en) 2008-12-18

Similar Documents

Publication Publication Date Title
JP2008312075A (ja) Ｍｏｓ抵抗制御装置、ｍｏｓ減衰器、無線送信機
JP4468422B2 (ja) カーテシアンループを用いた無線送信装置
JP4354465B2 (ja) 可変利得増幅器及びこの可変利得増幅器を備えた通信装置
US10050587B2 (en) Power amplifier circuit and semiconductor integrated circuit
US8433272B2 (en) Reconfigurable high linearity low noise figure receiver requiring no interstage saw filter
US9660589B2 (en) Power amplifier module
US20080278231A1 (en) Amplifier
WO2009147891A1 (ja) カーテシアンループを用いた無線送信装置
US8618879B2 (en) Semiconductor device
US7353010B1 (en) Techniques for fast automatic gain control
JP2008219620A (ja) 送信電力制御回路
JP5355687B2 (ja) 高周波電力検波回路及び無線通信装置
US20120236912A1 (en) Method and system for compensating for estimated distortion in a transmitter by utilizing a digital predistortion scheme with a quadrature feedback mixer configuration
CN109905094B (zh) 一种可变增益放大器及连续时间线性均衡器
JP5880980B2 (ja) 電力増幅モジュール
US20090243730A1 (en) Converting circuit for converting differential signal to single-ended signal
US8063703B2 (en) Output circuit of radio-frequency transmitter
JP2007519353A (ja) 電子回路
JP2008072590A (ja) 増幅回路及び通信装置
Lee et al. Wideband VGAs using a CMOS transconductor in triode region
US20110090010A1 (en) Variable gain amplification device
WO2008054705A2 (en) Low noise amplifier having improved linearity
JP2007235525A (ja) 可変利得増幅回路および半導体集積回路および出力電力調整回路および出力電力調整方法および送信機および受信機および送受信機
JP2008098771A (ja) 低雑音増幅器
US10033341B2 (en) Programmable impedance network in an amplifier

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100907