JP4468422B2 - カーテシアンループを用いた無線送信装置 - Google Patents
カーテシアンループを用いた無線送信装置 Download PDFInfo
- Publication number
- JP4468422B2 JP4468422B2 JP2007208091A JP2007208091A JP4468422B2 JP 4468422 B2 JP4468422 B2 JP 4468422B2 JP 2007208091 A JP2007208091 A JP 2007208091A JP 2007208091 A JP2007208091 A JP 2007208091A JP 4468422 B2 JP4468422 B2 JP 4468422B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- amplitude
- control signal
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0475—Circuits with means for limiting noise, interference or distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
- H04B2001/0433—Circuits with power amplifiers with linearisation using feedback
Description
(第1の実施形態)
図1を参照して本発明の一実施形態に従う無線送信装置について説明する。図1において、入力端子11,12には図示しないベースバンド処理部あるいはコントローラ40からの送信すべき入力I/Q信号ICH,QCHが入力される。入力I/Q信号ICH,QCHは、合成器13,14によって後述する帰還I/Q信号mICH,mQCHと合成(加算または減算)され、合成I/Q信号が生成される。合成I/Q信号は、ベースバンド増幅器15により増幅されることによって、直交変調器16に入力される。ベースバンド増幅器15は、好ましくは可変利得増幅器が用いられ、さらに必要に応じて無線送信装置の安定性を確保するためのフィルタ機能も含まれる。
図4は、コントローラ40の具体例であり、制御信号生成器41、デジタル−アナログ変換器(DAC)42、アナログ−デジタル変換器(ADC)43及びメモリ44を有する。制御信号生成器41によって生成されるデジタル値の制御信号がDAC42によりアナログ信号に変換されることにより、振幅制御信号VA及び位相制御信号Vθが生成される。振幅制御信号VAは可変減衰器27に供給され、位相制御信号Vθは可変移相器29に供給される。
コントローラ40の他の具体例によると、図5に示されるようにADC43が除去され、代わりに振幅差検出器35及び位相差検出器36にADC43が内蔵されている。ここではADC43は、振幅差検出器35及び位相差検出器36で共有されているが、振幅差検出器35及び位相差検出器36にそれぞれ内蔵されていても構わない。図5の例によると、振幅差検出器35及び位相差検出器36からデジタル値の振幅差検出信号及び位相差検出信号が出力され、メモリ44に直接取り込まれる。
以下、図6を用いてキャリブレーションモードにおける処理手順について説明する。図6の手順は、コントローラ40によって制御される。
次に、図7を用いて送信モードでの処理手順について説明する。図7の手順もコントローラ40によって制御される。送信モードが開始すると、振幅制御信号VA及び位相制御信号Vθをメモリ44からロードして可変減衰器27及び可変移相器29に設定する(ステップS201)。次に、スイッチ34をオンとすることにより、カーテシアンループを閉じる(ステップS202)。。ただし、このときは必要に応じて電力増幅器23の出力端子またはアイソレータ37の出力端子は抵抗Rを介して終端させておく。
次に、送信終了時の処理について述べる。送信終了時には、送信ベースバンド信号ICH,QCHをランプダウンして送信電力を下げる。送信電力が所定のレベルまで下がれば、スイッチ34をオフにすることで、カーテシアンループを開とする。次に、カーテシアンループの動作を止め、さらにループ利得の増分を元に戻す。例えば、ベースバンド増幅器15の利得をカーテシアンループによる帰還が施される前の設定に戻すことにより、ループ利得を元の1に戻すことができる。
次に、送信電力変更時の処理について述べる。送信電力レベルをある程度以上小さく設定する場合、カーテシアンループによる線形化は必要とされないため、カーテシアンループの動作を止める。この場合は、上述した送信停止時と同様のシーケンスをとる。
図10は、起動時キャリブレーションモードにおける処理手順を示している。図10では、送信出力をステップ的に変化させ、各送信出力における振幅制御信号VA及び位相制御信号Vθを調整して記憶するところが図6と異なっている。
次に、図11を用いて図10で説明した起動時キャリブレーションが行われた後、送信中にカーテシアンループをかける場合の処理を説明する。まず、スイッチ34をオフとしてカーテシアンループが開の状態で動作を開始し、所望の送信電力Piを設定する(ステップS211)。
第1の実施形態では、デジタルフィードバックによるキャリブレーションモード時の振幅調整及び位相調整の手法では、コントローラ40を介してフィードバック制御が行われる。しかし、キャリブレーションモードにおいてコントローラ40を介さずに、アナログ処理のみで送信モードで必要な振幅制御信号及び位相制御信号を生成することも可能である。ただし、アナログ処理で得られる制御信号はアナログ信号であるので、後の送信モードのためにアナログの制御信号をコントローラ40に取り込み、ADC43によりデジタル値に変換してメモリ44に格納する必要がある。
(可変減衰器の具体例)
図13は、可変減衰器の具体例を示している。図13において破線で囲まれたブロックはダミー減衰器であり、ATTで示されるブロックはダミー減衰器と同一回路の減衰器である。ダミー減衰器は、MOSFET M1−M5及び抵抗R1,R2を含む可変減衰器である。減衰器ATTは、ダミー減衰器と同一構成であるため、MOSFET M1−M5及び抵抗R1,R2が存在するものとして説明する。
図13の可変減衰器では、MOSFET のプロセスばらつきによるしきい値ばらつき(Vth fluctuation)が生じると、利得制御信号VC1が一定でもMOSFETの抵抗が変化してしまう。MOSFETの出力抵抗は、ゲート−ソース間電圧VGSからしきい値電圧Vthを引いた値に依存するからである。また、後述する可変移相器においてもMOSFET のしきい値ばらつきが問題となる場合がある。
図1及び図12に示したように、直交復調器30のミキサ31,32には、ローカル発振器20からのローカル信号が可変移相器29及び90°移相器33を介して供給される。図15は、直交復調器30のためのローカル信号供給経路であり、可変移相器29及び90°移相器33に相当する部分を詳しく示している。
図16は、図15中の移相器PS1,PS2の具体的な回路例を示している。図16の移相器は、MOSFET M1〜M5とキャパシタC1〜C4を有し、入力端子+VIN,−VINに入力される差動信号を位相シフトして出力端子+VOUT,−VOUTから出力する。C1,M3,C2,C3,M4,C4によって移相回路が形成される。電流源I1が共通ソース端子に接続されたM1,M2の差動ペアと、M1,M2のドレイン端子に接続されるM5,M6,R1,R2からなる同相レベル設定回路によって、移相回路のための駆動回路が形成される。
図17は、図16の移相器に対して図15中の移相器PS1が備える極性反転機能を追加した回路図である。図17の移相器では、図16中に示したMOSFET M1,M2の第1差動ペアに加えて、MOSFET M7,M8の第2差動ペアが追加される。第1差動ペアに電流源I1から供給されるテール電流は、極性切替信号pmθによってスイッチされ、第2差動ペアに電流源I2から供給されるテール電流は、反転された極性切替信号pmθ/によってスイッチされる。
次に、図1及び図12中の振幅差検出器35及び位相差検出器36の具体例について説明する。振幅差検出器35及び位相差検出器36をアナログ回路により実現する場合、例えば図18に示すような振幅/位相検出回路を用いることができる。図18は振幅または位相の検出対象の入力A,B,C,Dを受けて検出出力OUTを得る回路である。
図20は、図1及び図12に示したスイッチ34とベースバンド増幅器15の具体的な回路例を示している。図20では、スイッチ34は二つのブロック34−1と34−2に分けて示されている。ここで、VINは入力I/Q信号ICH,QCHを表し、帰還信号VFは帰還I/QmICH,mQCHに相当する。スイッチAまたはスイッチBのいずれか一方をオンとし、他方をオフとすることにより帰還I/Q信号(VF)は極性が変更されて取り込まれる。一方、入力I/Q信号VINについては極性を切り替える必要がないので、そのまま取り込まれる。利得は−R2/R1で与えられる。
直交変調器や直交復調器をアナログ回路で実現した場合、アナログ回路の不完全性により、I成分(同相成分)とQ成分(直交成分)との間の振幅誤差や位相誤差が生じる。このようなI−Q成分間の振幅や位相の誤差は、一般にI/Qインバランスと呼ばれる。カーテシアンループは、以下のようにI/Qインバランスの補償にも適用できる。
13,14・・・合成器
15・・・ベースバンド増幅器
16・・・直交変調器
20・・・ローカル発振器
21・・・可変減衰器
22・・・ドライバ増幅器
23・・・電力増幅器
24・・・電力カップラ(分岐器)
25・・・アンテナ
26・・・アンテナスイッチ
27・・・可変減衰器(振幅調整器)
28・・・低雑音増幅器
29・・・可変移相器(位相調整器)
30・・・直交復調器
34・・・極性反転機能を有するスイッチ
35・・・振幅差検出器
36・・・位相差検出器
37・・・アイソレータ
40・・・コントローラ
41・・・制御信号生成器
42・・・デジタル−アナログ変換器
43・・・アナログ−デジタル変換器
44・・・メモリ
45・・・モード設定部
46・・・ループ利得設定部
47・・・送信電力設定部
Claims (22)
- 送信すべき入力I/Q信号と帰還I/Q信号を合成して合成I/Q信号を生成する合成器と;
前記合成I/Q信号を直交変調して直交変調信号を生成する直交変調器と;
前記直交変調信号を増幅して送信RF信号を出力する電力増幅器と;
前記送信RF信号から分岐された帰還RF信号をローカル信号を用いて直交復調して前記帰還I/Q信号を生成する直交復調器と;
前記入力I/Q信号と前記帰還I/Q信号との間の振幅差及び位相差を検出する検出器と;
前記合成器への前記帰還I/Q信号の入力をオン/オフするためのスイッチと;
前記送信RF信号の送信時の電力を設定する電力設定部と;
前記スイッチがオフの期間に、前記電力が設定された状態の下で前記振幅差を最小化する振幅制御信号及び前記位相差を最小化する位相制御信号を生成する制御信号生成器と;
前記振幅制御信号及び前記位相制御信号を記憶するメモリと;
前記スイッチがオンの期間に、前記メモリに記憶されている振幅制御信号に従って前記帰還RF信号の振幅を調整する振幅調整器と;
前記スイッチがオンの期間に、前記メモリに記憶されている位相制御信号に従って前記ローカル信号の位相を調整する位相調整器と;
前記スイッチがオフのとき第1のループ利得を設定し、前記スイッチがオフからオンに転じたとき前記第1のループ利得より高い第2のループ利得を設定する利得設定部と;
を具備する無線送信装置。 - 送信すべき入力I/Q信号と帰還I/Q信号を合成して合成I/Q信号を生成する合成器と;
前記合成I/Q信号を直交変調して直交変調信号を生成する直交変調器と;
前記直交変調信号を増幅して送信RF信号を出力する電力増幅器と;
前記送信RF信号から分岐された帰還RF信号をローカル信号を用いて直交復調して前記帰還I/Q信号を生成する直交復調器と;
前記入力I/Q信号と前記帰還I/Q信号との間の振幅差及び位相差を検出する検出器と;
前記合成器への前記帰還I/Q信号の入力をオン/オフするためのスイッチと;
前記送信RF信号の複数の電力を設定可能な電力設定部と;
前記スイッチがオフの期間に、前記複数の電力がそれぞれ設定された状態の下で前記振幅差を最小化する複数の振幅制御信号及び前記位相差を最小化する複数の位相制御信号を生成する制御信号生成器と;
前記複数の振幅制御信号及び前記複数の位相制御信号を記憶するメモリと;
前記スイッチがオンの期間に、前記複数の電力のうちの一つが設定された状態に対応する、前記メモリに記憶されている前記振幅制御信号に従って前記帰還RF信号の振幅を調整する振幅調整器と;
前記スイッチがオンの期間に、前記複数の電力のうちの一つが設定された状態に対応する、前記メモリに記憶されている前記位相制御信号に従って前記ローカル信号の位相を調整する位相調整器と;
前記スイッチがオフのとき第1のループ利得を設定し、前記スイッチがオフからオンに転じたとき前記第1のループ利得より高い第2のループ利得を設定する利得設定部と;
を具備する無線送信装置。 - 前記直交変調器の前段に設けられた、前記合成I/Q信号を増幅する利得可変のベースバンド増幅器と;
前記ベースバンド増幅器に対して、前記スイッチがオフのとき第1の利得を設定し、前記スイッチがオフからオンに転じたとき前記第1の利得より高い第2の利得を設定する利得設定部と;をさらに具備する請求項1または2のいずれか1項記載の無線送信装置。 - 前記位相調整器は、前記振幅調整器が前記帰還RF信号の振幅を調整した後に前記ローカル信号の位相を調整するように制御される請求項1または2のいずれか1項記載の無線送信装置。
- 前記振幅調整器は、前記振幅制御信号に従って減衰量が制御される可変減衰器を含む請求項1または2のいずれか1項記載の無線送信装置。
- 前記位相調整器は、前記位相制御信号に従って移相量が制御される可変移相器を含む請求項1または2のいずれか1項記載の無線送信装置。
- 前記スイッチがオフの期間に前記電力増幅器の出力端子を基準電位点に終端する終端ユニットをさらに具備する請求項1または2のいずれか1項記載の無線送信装置。
- 前記制御信号生成器は、単調増加もしくは単調減少する振幅キャリブレーション制御信号によって前記帰還RF信号の振幅が調整されるときの前記振幅差を示す振幅差検出信号を算出する算出器を含み、該振幅差検出信号が正から負もしくは負から正に切り替わるときの前記振幅キャリブレーション制御信号を前記振幅制御信号として生成するように構成される請求項1または2のいずれか1項記載の無線送信装置。
- 前記算出器は、前記入力I/Q信号のベクトルの大きさの2乗または該2乗の根と前記帰還I/Q信号のベクトルの大きさの2乗または該2乗の根との差分を定数倍することによって前記振幅差検出信号を算出するように構成される請求項9記載の無線送信装置。
- 前記入力I/Q信号は、前記制御信号生成器が前記振幅制御信号を生成する際には一定周波数の単一信号がそれぞれ用いられる請求項1または2のいずれか1項記載の無線送信装置。
- 前記制御信号生成器は、単調増加または単調減少する位相キャリブレーション制御信号によって前記帰還RF信号の位相が調整されるときに前記位相差を検出する検出器を含み、該位相差がほぼ0°となるときの前記位相キャリブレーション制御信号を前記位相制御信号として生成するように構成される請求項1または2のいずれか1項記載の無線送信装置。
- 前記制御信号生成器は、単調増加または単調減少する位相キャリブレーション制御信号によって前記帰還RF信号の位相が調整されるときに、前記入力I/Q信号のベクトルのI成分の要素と前記帰還I/Q信号のベクトルのQ成分の要素との積と、前記入力I/Q信号のベクトルのQ成分の要素と前記帰還I/Q信号のベクトルのI成分の要素との積との差を算出する差算出器を含み、該差の符号が正から負もしくは負から正に切り替わるときの前記位相キャリブレーション制御信号を前記位相制御信号として生成するように構成される請求項1または2のいずれか1項記載の無線送信装置。
- 前記制御信号生成器は、さらに、前記位相キャリブレーション制御信号によって前記帰還RF信号の位相が調整されるときに、前記入力I/Q信号のベクトルのI成分の要素と前記帰還I/Q信号のベクトルのI成分の要素との積と、前記入力I/Q信号のベクトルのQ成分の要素と前記帰還I/Q信号のベクトルのQ成分の要素との積との和を算出する和算出器を含み、該和の符号が負の場合は前記帰還I/Q信号の極性を反転させることを示す情報を記憶するように構成される請求項13記載の無線送信装置。
- 前記制御信号生成器は、前記入力I/Q信号のベクトルの大きさの2乗または該2乗の根と前記帰還I/Q信号のベクトルの大きさの2乗または該2乗の根との差分を定数倍することによって前記振幅差を示す振幅差検出信号を算出する算出器を含み、前記スイッチがオフしてから所定時間経過後に前記振幅差検出信号を前記振幅制御信号として生成するように構成され、
前記振幅調整器は、さらに前記スイッチがオフの期間に前記振幅差検出信号に従って前記期間RF信号の振幅を調整するように構成される請求項1または2のいずれか1項記載の無線送信装置。 - 前記制御信号生成器は、前記入力I/Q信号のベクトルのI成分の要素と前記帰還I/Q信号のベクトルのQ成分の要素との積と、前記入力I/Q信号のベクトルのQ成分の要素と前記帰還I/Q信号のベクトルのI成分の要素との積との差を定数倍して前記位相差を示す位相差検出信号を算出する差算出器を含み、前記スイッチがオフしてから所定時間後に前記位相差検出信号を前記位相制御信号として生成するように構成され、
前記位相調整器は、さらに前記スイッチがオフの期間に前記位相差検出信号に従って前記ローカル信号の位相を調整するように構成される請求項1または2のいずれか1項記載の無線送信装置。 - 前記制御信号生成器は、さらに前記入力I/Q信号のベクトルのI成分の要素と前記帰還I/Q信号のベクトルのI成分の要素との積と、前記入力I/Q信号のベクトルのQ成分の要素と前記帰還I/Q信号のベクトルのQ成分の要素との積との和を算出する和算出器を含み、該和の符号が負の場合は前記帰還I/Q信号の極性を反転させることを示す情報を記憶するように構成される請求項16記載の無線送信装置。
- 前記振幅調整器の前記振幅制御信号の入力側に配置され、前記制御信号生成器により生成される振幅制御信号と前記メモリに記憶されている振幅制御信号とを選択的に前記振幅調整器へ伝達するインタフェースをさらに具備する請求項1または2のいずれか1項記載の無線送信装置。
- 前記振幅調整器はMOSFETを含み、前記インタフェースは前記MOSFETのしきい値ばらつきを補償するように構成される請求項18記載の無線送信装置。
- 前記位相調整器の前記位相制御信号の入力側に配置され、前記制御信号生成器により生成される位相制御信号と前記メモリに記憶されている位相制御信号とを選択的に前記位相調整器へ伝達すると共に、インタフェースをさらに具備する請求項1または2のいずれか1項記載の無線送信装置。
- 前記位相調整器はMOSFETを含み、前記インタフェースは前記MOSFETのしきい値ばらつきを補償するように構成される請求項20記載の無線送信装置。
- 前記位相調整器は、
第1入力端子に接続された第1ゲート端子、第1ソース端子及び第1ドレイン端子を有する第1MOSFETと、
前記第2入力端子に接続された第2ゲート端子、第2ソース端子及び第2ドレイン端子を有する第2MOSFETと、
前記第1ソース端子及び第2ソース端子に共通に接続された電流源と、
前記位相制御信号を受ける制御端子に接続された第3ゲート端子と、第1出力端子に接続される第3ドレイン端子、及び第3ソース端子を有する第3MOSFETと、
前記制御端子に接続された第4ゲート端子と、第4ドレイン端子、及び第第2出力端子に接続される第4ソース端子を有する第4MOSFETと、
前記第1ドレイン端子と第3ドレイン端子との間に接続された第1キャパシタと、
前記第3ソース端子と第2ドレイン端子との間に接続された第2キャパシタと、
前記第1ドレイン端子と第4ドレイン端子との間に接続された第3キャパシタと、
前記第4ソース端子と第2ドレイン端子との間に接続された第4キャパシタとを含む請求項1または2のいずれか1項記載の無線送信装置。 - 送信RF信号から分岐された帰還RF信号をローカル信号を用いて復調して得られる帰還I/Q信号を帰還するカーテシアンループの制御方法であって、
送信RF信号の送信時の電力を設定するステップと;
前記カーテシアンループが開のとき第1のループ利得を設定するステップと;
前記カーテシアンループが開の期間に、前記電力が設定された状態の下で送信すべき入力I/Q信号と前記帰還I/Q信号との間の振幅差を最小化する振幅制御信号を生成するステップと;
前記入力I/Q信号と前記帰還I/Q信号との間の位相差を最小化する位相制御信号を生成するステップと;
前記振幅制御信号及び前記位相制御信号を記憶するステップと;
前記カーテシアンループが開から閉に転じたとき前記第1のループ利得より高い第2のループ利得を設定するステップと;
前記カーテシアンループが閉の期間に、記憶されている振幅制御信号に従って前記帰還RF信号の振幅を調整するステップと;
前記カーテシアンループが閉の期間に、記憶されている位相制御信号に従って前記ローカル信号の位相を調整するステップと;を具備する制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007208091A JP4468422B2 (ja) | 2007-08-09 | 2007-08-09 | カーテシアンループを用いた無線送信装置 |
CNA2008101313582A CN101364968A (zh) | 2007-08-09 | 2008-08-06 | 使用卡笛尔环的无线电发射机 |
US12/188,022 US8060038B2 (en) | 2007-08-09 | 2008-08-07 | Radio transmitter using Cartesian loop |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007208091A JP4468422B2 (ja) | 2007-08-09 | 2007-08-09 | カーテシアンループを用いた無線送信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009044525A JP2009044525A (ja) | 2009-02-26 |
JP4468422B2 true JP4468422B2 (ja) | 2010-05-26 |
Family
ID=40347001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007208091A Expired - Fee Related JP4468422B2 (ja) | 2007-08-09 | 2007-08-09 | カーテシアンループを用いた無線送信装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8060038B2 (ja) |
JP (1) | JP4468422B2 (ja) |
CN (1) | CN101364968A (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8107901B2 (en) * | 2001-08-20 | 2012-01-31 | Motorola Solutions, Inc. | Feedback loop with adjustable bandwidth |
WO2009147891A1 (ja) * | 2008-06-02 | 2009-12-10 | 株式会社 東芝 | カーテシアンループを用いた無線送信装置 |
US8175549B2 (en) * | 2008-10-17 | 2012-05-08 | Texas Instruments Incorporated | Closed loop transmitter IQ calibration |
EP2222044B1 (en) * | 2009-02-19 | 2012-08-29 | Research In Motion Limited | Mobile wireless communications device with separate in-phase (I) and quadrature (Q) phase power amplification and power amplifier pre-distortion and IQ balance compensation |
US8774314B2 (en) * | 2009-06-23 | 2014-07-08 | Qualcomm Incorporated | Transmitter architectures |
US20100327932A1 (en) * | 2009-06-26 | 2010-12-30 | Qualcomm Incorporated | Feedback system with improved stability |
US8953663B2 (en) | 2009-09-25 | 2015-02-10 | Intel Corporation | Calibration of quadrature imbalance via loopback phase shifts |
US20110143697A1 (en) * | 2009-12-11 | 2011-06-16 | Qualcomm Incorporated | Separate i and q baseband predistortion in direct conversion transmitters |
US8880010B2 (en) * | 2009-12-30 | 2014-11-04 | Qualcomm Incorporated | Dual-loop transmit noise cancellation |
US8711905B2 (en) | 2010-05-27 | 2014-04-29 | Intel Corporation | Calibration of quadrature imbalances using wideband signals |
US8351492B2 (en) | 2011-01-05 | 2013-01-08 | Qualcomm Incorporated | Estimation of intentional phase shift in a calibration apparatus |
FR2976428A1 (fr) * | 2011-06-07 | 2012-12-14 | St Microelectronics Sa | Emetteur sans fil multistandard |
US8929843B2 (en) * | 2011-09-20 | 2015-01-06 | Qualcomm Incorporated | Antenna power coupler having a variable coupling factor |
US9219554B2 (en) | 2012-01-20 | 2015-12-22 | Mediatek Inc. | Power detection method and related communication device |
US9042482B2 (en) | 2012-03-23 | 2015-05-26 | Intel Mobile Communications GmbH | FBR DC vector offset removal using LO phase switching |
CN103516321B (zh) * | 2012-06-29 | 2016-03-30 | 联想(北京)有限公司 | 一种功率衰减电路及闭环功率控制电路 |
US10003451B2 (en) * | 2015-10-08 | 2018-06-19 | Macom Technology Solutions Holdings, Inc. | Dual-input, high power handling, power combining LNA for full duplex communications systems |
JP6732228B2 (ja) | 2016-03-31 | 2020-07-29 | 華為技術有限公司Huawei Technologies Co.,Ltd. | 端末デバイスのための信号送信方法および端末デバイス |
US10145937B2 (en) * | 2016-04-01 | 2018-12-04 | Texas Instruments Incorporated | Dynamic IQ mismatch correction in FMCW radar |
JP6633604B2 (ja) * | 2017-12-21 | 2020-01-22 | アンリツ株式会社 | アンテナ測定システム及びアンテナ測定方法 |
CN108092417A (zh) * | 2017-12-25 | 2018-05-29 | 珠海格力电器股份有限公司 | 一种无线充电装置及其控制方法 |
US10305522B1 (en) | 2018-03-13 | 2019-05-28 | Qualcomm Incorporated | Communication circuit including voltage mode harmonic-rejection mixer (HRM) |
US10666366B2 (en) * | 2018-07-03 | 2020-05-26 | Apple Inc. | Reverse coupler for transceiver devices |
CN110620559B (zh) * | 2019-09-17 | 2021-06-01 | 上海交通大学 | 射频信号幅相控制模块及方法 |
CN112787675B (zh) * | 2019-11-11 | 2022-09-16 | 海能达通信股份有限公司 | 一种提高发射机性能的方法、存储介质及通信设备 |
CN111277331B (zh) * | 2020-02-29 | 2020-10-27 | 中国通信建设第三工程局有限公司 | 一种光缆信号传输系统 |
CN113114174B (zh) * | 2021-05-21 | 2023-09-26 | 常州大学 | 一种宽频正交信号发生器及信号发生方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5134718A (en) * | 1990-10-31 | 1992-07-28 | Motorola, Inc. | Fast phase shift adjusting method and device for linear transmitter |
GB2301247A (en) * | 1995-05-22 | 1996-11-27 | Univ Bristol | A cartesian loop transmitter amplifier |
JPH10136048A (ja) | 1996-10-29 | 1998-05-22 | Hitachi Denshi Ltd | 負帰還増幅器 |
US5945876A (en) * | 1997-09-26 | 1999-08-31 | Ericsson Inc. | Soft switching for Cartesian feedback loop control with a transmission system |
US6384677B2 (en) * | 2000-01-28 | 2002-05-07 | Hitachi Kokusai Electric Inc. | Power amplifier having negative feedback circuit for transmitter |
US6606483B1 (en) * | 2000-10-10 | 2003-08-12 | Motorola, Inc. | Dual open and closed loop linear transmitter |
GB0104535D0 (en) * | 2001-02-23 | 2001-04-11 | Univ Bristol | Digital cartesian loop |
JP2002299965A (ja) | 2001-03-29 | 2002-10-11 | Hitachi Kokusai Electric Inc | 非線形歪み補償方法及びそれを用いた送信機 |
JP2003198390A (ja) | 2001-12-27 | 2003-07-11 | Hitachi Kokusai Electric Inc | カーテシアンループ方式送信機 |
GB2403086B (en) * | 2003-06-17 | 2005-07-20 | Motorola Inc | Cartesian loop transmitter and method of adjusting an output level of such transmitter |
GB2403613B (en) * | 2003-07-04 | 2005-07-06 | Motorola Inc | Cartesian loop transmitter and method of adjusting an output level of such transmitter |
US7164313B2 (en) * | 2004-11-12 | 2007-01-16 | Aspendos Communications | Method and apparatus for opening a feedback loop |
FR2884986A1 (fr) * | 2005-04-22 | 2006-10-27 | St Microelectronics Sa | Controle de gain pour emetteur a boucle cartesienne avec des traitements numeriques |
US7324193B2 (en) | 2006-03-30 | 2008-01-29 | Tokyo Electron Limited | Measuring a damaged structure formed on a wafer using optical metrology |
JP2008053784A (ja) | 2006-08-22 | 2008-03-06 | Toshiba Corp | 電圧制御発振器、電圧制御発振器用のバイアス装置、電圧制御発振器のバイアス調整プログラム |
WO2009147891A1 (ja) * | 2008-06-02 | 2009-12-10 | 株式会社 東芝 | カーテシアンループを用いた無線送信装置 |
-
2007
- 2007-08-09 JP JP2007208091A patent/JP4468422B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-06 CN CNA2008101313582A patent/CN101364968A/zh active Pending
- 2008-08-07 US US12/188,022 patent/US8060038B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101364968A (zh) | 2009-02-11 |
JP2009044525A (ja) | 2009-02-26 |
US20090042521A1 (en) | 2009-02-12 |
US8060038B2 (en) | 2011-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4468422B2 (ja) | カーテシアンループを用いた無線送信装置 | |
WO2009147891A1 (ja) | カーテシアンループを用いた無線送信装置 | |
JP3942013B2 (ja) | 通信用半導体集積回路および無線通信装置 | |
JP5238491B2 (ja) | 送信基底帯域におけるdcオフセット補正のためのシステム及び方法 | |
EP2070278B1 (en) | Output power correction module for amplifiers in transmitters | |
US8670729B2 (en) | Method and system for level detector calibration for accurate transmit power control | |
US20090033425A1 (en) | Method and System for a Highly Efficient Power Amplifier Utilizing Dynamic Biasing and Predistortion | |
EP2055061B1 (en) | Replica linearized power amplifier | |
US7904045B2 (en) | Phase detector comprising a switch configured to select a phase offset closest to a phase of an amplifier | |
JP5273056B2 (ja) | 電力増幅器 | |
US20130336373A1 (en) | Method and system for compensating for estimated distortion in a transmitter by utilizing a digital predistortion scheme with a quadrature feedback mixer configuration | |
JP2008312075A (ja) | Mos抵抗制御装置、mos減衰器、無線送信機 | |
JP2007519353A (ja) | 電子回路 | |
JP5106442B2 (ja) | カーテシアンループを用いた無線送信装置 | |
US8208872B2 (en) | Distortion correction device and method for power amplifier | |
US9444415B2 (en) | Power amplifier spurious cancellation | |
JP5175624B2 (ja) | カーテシアンループを用いた無線送信装置 | |
WO2007122844A1 (ja) | 直流オフセット補正装置および直流オフセット補正方法 | |
US20080031384A1 (en) | Transmission circuit and communication device | |
JP4937366B2 (ja) | 増幅器、及び通信装置 | |
JP4222368B2 (ja) | 信号処理装置、及びダイレクトコンバージョン受信装置 | |
JP2006121408A (ja) | 変調信号送信回路および無線通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090327 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100224 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |